JPH0696992A - Multilayer electronic component, production method thereof, and characteristics measuring method therefor - Google Patents

Multilayer electronic component, production method thereof, and characteristics measuring method therefor

Info

Publication number
JPH0696992A
JPH0696992A JP5174395A JP17439593A JPH0696992A JP H0696992 A JPH0696992 A JP H0696992A JP 5174395 A JP5174395 A JP 5174395A JP 17439593 A JP17439593 A JP 17439593A JP H0696992 A JPH0696992 A JP H0696992A
Authority
JP
Japan
Prior art keywords
laminated
electronic component
mother
laminated body
laminated electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5174395A
Other languages
Japanese (ja)
Other versions
JP2976049B2 (en
Inventor
Norio Sakai
範夫 酒井
Kenji Kubota
憲二 窪田
Shoichi Kawabata
章一 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26496024&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0696992(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP5174395A priority Critical patent/JP2976049B2/en
Publication of JPH0696992A publication Critical patent/JPH0696992A/en
Application granted granted Critical
Publication of JP2976049B2 publication Critical patent/JP2976049B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To make fine the arranging pitch without requiring any special step for providing an external electrode. CONSTITUTION:In a mother laminate 14 where a plurality of insulating sheets are laminated through conductive films 23, 24, via holes 19 filled with conductive material 18 are provided at positions being separated through cutting. The conductive material 18 provides an external electrode 12 for individual multilayer electronic component 10 obtained through cutting of the mother laminate 14. This constitution allows efficient measurement of characteristics of individual multilayer electronic components under the state of mother laminate without requiring any special step for forming the external electrode 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、内部回路要素を内部
に配置した積層電子部品、その製造方法およびその特性
測定方法に関するもので、特に、積層電子部品における
外部電極の形成態様の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated electronic component having internal circuit elements arranged therein, a method of manufacturing the same, and a characteristic measuring method thereof, and more particularly, to improvement of a mode of forming external electrodes in the laminated electronic component. Is.

【0002】[0002]

【従来の技術】たとえば、積層コンデンサ、積層インダ
クタ、多層回路基板、多層複合電子部品で代表される積
層電子部品は、導電膜および/または抵抗膜のような内
部回路要素を介在させた状態で複数の絶縁性シートが積
層されてなる積層体を備える。絶縁性シートとしては、
典型的には、セラミックシートが用いられる。
2. Description of the Related Art A multilayer electronic component represented by, for example, a multilayer capacitor, a multilayer inductor, a multilayer circuit board, and a multilayer composite electronic component has a plurality of internal circuit elements such as a conductive film and / or a resistance film. And a laminated body formed by laminating the insulating sheets. As an insulating sheet,
Ceramic sheets are typically used.

【0003】図15は、従来の積層電子部品1の外観を
示す斜視図である。積層電子部品1は、内部回路要素
(図示せず)を介在させた状態で複数の絶縁性シートが
積層されてなる積層体2を備える。積層体2のたとえば
4つの側面には、それぞれ、外部電極3が形成される。
これら外部電極3は、積層体2の内部に位置する内部回
路要素と電気的に接続される。外部電極3は、適当な金
属ペーストを、積層体2の各側面の特定の箇所に付与す
ることにより形成されるが、このとき、積層体2の上下
面にも、必然的に、外部電極3の一部が周囲に延びるよ
うになる。
FIG. 15 is a perspective view showing the appearance of a conventional laminated electronic component 1. The laminated electronic component 1 includes a laminated body 2 in which a plurality of insulating sheets are laminated with an internal circuit element (not shown) interposed. External electrodes 3 are formed on, for example, four side surfaces of the laminate 2.
These external electrodes 3 are electrically connected to internal circuit elements located inside the laminated body 2. The external electrode 3 is formed by applying a suitable metal paste to specific positions on each side surface of the laminate 2, but at this time, the external electrode 3 is necessarily formed on the upper and lower surfaces of the laminate 2. Part of it will extend around.

【0004】図16は、従来の他の形式の積層電子部品
4の外観を示す斜視図である。この積層電子部品4も、
内部回路要素(図示せず)を介在させた状態で複数の絶
縁性シートが積層されてなる積層体5を備える。積層体
5のたとえば4つの側面には、内部回路要素に電気的に
接続された外部電極6が形成される。これら外部電極6
は、図16において想像線で示すように、スルーホール
7を分割することによって与えられる。すなわち、所定
の切断線に沿って切断することにより複数の積層電子部
品4が得られるように用意されたマザー積層体におい
て、スルーホール7を形成し、その内周面上に外部電極
6となる導電膜を形成した後、このマザー積層体が、ス
ルーホール7を分割するように切断される。このような
積層電子部品4にあっても、外部電極6となるべき導電
膜の形成方法に起因して、外部電極6の一部は、積層体
5の上下面にまで周方向に延びる。
FIG. 16 is a perspective view showing the appearance of another conventional type of laminated electronic component 4. This laminated electronic component 4 also
A laminated body 5 is formed by laminating a plurality of insulating sheets with an internal circuit element (not shown) interposed. External electrodes 6 electrically connected to the internal circuit elements are formed on, for example, four side surfaces of the stacked body 5. These external electrodes 6
Is given by dividing the through hole 7 as shown by an imaginary line in FIG. That is, through holes 7 are formed in a mother laminated body prepared so that a plurality of laminated electronic components 4 can be obtained by cutting along a predetermined cutting line, and the external electrodes 6 are formed on the inner peripheral surface thereof. After forming the conductive film, the mother laminated body is cut so as to divide the through holes 7. Even in such a laminated electronic component 4, a part of the external electrode 6 extends in the circumferential direction to the upper and lower surfaces of the multilayer body 5 due to the method of forming the conductive film to be the external electrode 6.

【0005】これら積層電子部品1および4は、チップ
状の形態で、外部電極3および6を介して適宜の回路基
板上に表面実装される。
These laminated electronic components 1 and 4 are chip-shaped and surface-mounted on an appropriate circuit board via external electrodes 3 and 6.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品1および4のいずれにおいても、外部電
極3および6は、積層体2および5の上下面にまで延び
るように形成される。そのため、このような積層電子部
品1および4の上下面あるいは上下いずれかの面に、別
の部品を実装して複合化を図ろうとする場合、このよう
な別の部品の配置可能な面積が制約される。
However, in any of the above-described laminated electronic components 1 and 4, the external electrodes 3 and 6 are formed so as to extend to the upper and lower surfaces of the laminated bodies 2 and 5, respectively. Therefore, when another component is mounted on either the upper or lower surface or the upper or lower surface of the laminated electronic components 1 and 4 to form a composite, the area where such another component can be arranged is restricted. To be done.

【0007】また、外部電極3および6の、積層体2お
よび5の上下面にまで延びる部分は、外部電極3および
6の配置ピッチを細かくすることを妨げる。また、外部
電極3および6のこのような上下面に延びる部分は、一
定の寸法および形状とするのが比較的困難であるので、
このことも、外部電極3および6の配置ピッチを細かく
することを妨げる。
Further, the portions of the external electrodes 3 and 6 extending to the upper and lower surfaces of the laminated bodies 2 and 5 prevent the external electrodes 3 and 6 from being arranged at a fine pitch. Further, since it is relatively difficult to make the size and shape of the portions of the external electrodes 3 and 6 that extend to the upper and lower surfaces as described above relatively constant,
This also prevents the arrangement pitch of the external electrodes 3 and 6 from being made fine.

【0008】また、特に図16に示した積層電子部品4
の場合、スルーホール7は、ドリルによってあけられる
が、そのときの直径は、0.3mmより小さくすること
が困難であるため、このことも、また、外部電極6の配
置ピッチに制約を与える。また、スルーホール7を形成
するためのドリルの寿命が比較的短く、それによって、
コストの増大を招いている。
Further, in particular, the laminated electronic component 4 shown in FIG.
In this case, the through holes 7 are drilled, but it is difficult to reduce the diameter at that time to less than 0.3 mm, which also restricts the arrangement pitch of the external electrodes 6. In addition, the life of the drill for forming the through hole 7 is relatively short, so that
This leads to an increase in costs.

【0009】また、図15に示した積層電子部品1の場
合、積層体2の4つの側面にそれぞれ外部電極3を形成
するため、少なくとも、金属ペーストの付与を、4つの
側面のそれぞれについて別々に行なう必要がある。その
結果、外部電極3の形成のための工程数が多くなってし
まう。
Further, in the case of the laminated electronic component 1 shown in FIG. 15, since the external electrodes 3 are formed on the four side surfaces of the laminated body 2, at least the metal paste is applied to each of the four side surfaces separately. I need to do it. As a result, the number of steps for forming the external electrode 3 increases.

【0010】また、積層電子部品1および4は、少なく
とも出荷する前に、その特性を測定しなければならな
い。しかしながら、積層電子部品1および4は、いずれ
も、原則として、チップの状態としてからでないと、特
性を測定することができない。すなわち、図15に示し
た積層電子部品1では、外部電極3を形成した後、特性
の測定が可能となる。また、図16に示した積層電子部
品4にあっても、マザー積層体の段階では、個々の積層
電子部品4の特性を測定することができず、スルーホー
ル7を分割するようにマザー積層体を切断した後に、初
めて特性の測定が可能となる。
Further, the laminated electronic components 1 and 4 must be measured for their characteristics at least before shipping. However, in principle, the laminated electronic components 1 and 4 cannot measure the characteristics unless they are in the state of a chip. That is, in the laminated electronic component 1 shown in FIG. 15, the characteristics can be measured after the external electrode 3 is formed. Further, even in the laminated electronic component 4 shown in FIG. 16, at the stage of the mother laminated body, the characteristics of each laminated electronic component 4 cannot be measured, and the mother laminated body is divided so that the through holes 7 are divided. The characteristics can be measured only after cutting.

【0011】それゆえに、この発明の目的は、外部電極
の配置ピッチを細かくできる積層電子部品およびその製
造方法を提供しようとすることである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a laminated electronic component and a manufacturing method thereof in which the arrangement pitch of external electrodes can be made fine.

【0012】この発明の他の目的は、複数の積層電子部
品の特性測定を能率的に行なうことができる特性測定方
法を提供しようとすることである。
Another object of the present invention is to provide a characteristic measuring method capable of efficiently measuring the characteristic of a plurality of laminated electronic components.

【0013】[0013]

【課題を解決するための手段】この発明による積層電子
部品は、内部回路要素を介在させた状態で複数の絶縁性
シートが積層されてなる積層体、および内部回路要素に
電気的に接続されかつ積層体の外表面に形成された外部
電極を備え、外部電極が、絶縁性シートに設けられかつ
導電材が付与されたビアホールの少なくとも側部を絶縁
性シートの切断によって露出させることによって形成さ
れたものであることを特徴としている。
A laminated electronic component according to the present invention is a laminated body in which a plurality of insulating sheets are laminated with an internal circuit element interposed, and an electrical connection to the internal circuit element. An external electrode is formed on the outer surface of the laminate, and the external electrode is formed by exposing at least a side portion of a via hole provided in the insulating sheet and provided with a conductive material by cutting the insulating sheet. It is characterized by being a thing.

【0014】この発明による積層電子部品の製造方法
は、所定の切断線に沿って切断することによって複数の
積層電子部品が得られるものであって、切断線によって
区画される各領域に個々の積層電子部品のための内部回
路要素を分布させるように、これら内部回路要素を介在
させた状態で複数のマザー絶縁性シートが積層されてな
り、かつ内部回路要素に電気的に接続される導電材が付
与されたビアホールが切断線に沿う切断によって切断面
に露出する位置に設けられた、マザー積層体を準備する
ステップと、マザー積層体を切断線に沿って切断するス
テップとを備えている。
In the method for manufacturing a laminated electronic component according to the present invention, a plurality of laminated electronic components can be obtained by cutting along a predetermined cutting line, and individual laminated layers are formed in each area defined by the cutting line. In order to distribute internal circuit elements for electronic parts, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a conductive material electrically connected to the internal circuit elements is provided. The method includes a step of preparing a mother laminated body, and a step of cutting the mother laminated body along the cutting line, which is provided at a position where the provided via hole is exposed to the cutting surface by cutting along the cutting line.

【0015】この発明による積層電子部品の特性測定方
法は、所定の切断線に沿って切断することによって複数
の積層電子部品が得られるものであって、切断線によっ
て区画される各領域に個々の積層電子部品のための内部
回路要素を分布させるように、これら内部回路要素を介
在させた状態で複数のマザー絶縁性シートが積層されて
なり、かつ内部回路要素に電気的に接続される導電材が
付与されたビアホールが切断線に沿う切断によって切断
面に露出する位置に設けられた、マザー積層体を準備す
るステップと、切断線に沿ってマザー積層体に溝を形成
し、それによって少なくともビアホールを溝の内側面に
露出させるステップと、溝の内側面に露出する状態とな
ったビアホールを外部電極として個々の積層電子部品の
特性を測定するステップとを備えている。
In the method for measuring characteristics of a laminated electronic component according to the present invention, a plurality of laminated electronic components can be obtained by cutting along a predetermined cutting line, and each of the regions partitioned by the cutting line is individually cut. A conductive material in which a plurality of mother insulating sheets are laminated with the internal circuit elements interposed so as to distribute the internal circuit elements for the laminated electronic component, and which is electrically connected to the internal circuit elements. The step of preparing the mother laminated body is provided at a position where the via hole provided with is exposed to the cutting surface by cutting along the cutting line, and forming a groove in the mother laminated body along the cutting line, thereby at least the via hole. Exposing the inner surface of the groove to the inner surface of the groove, and measuring the characteristics of each laminated electronic component using the via hole exposed on the inner surface of the groove as an external electrode. Tsu and a flop.

【0016】上述した特性測定方法において与えられた
積層電子部品の形態、すなわち、溝が形成されたマザー
積層体からなる積層電子部品の集合体は、そのまま、出
荷時の形態とすることもできる。
The form of the laminated electronic component provided in the above-mentioned characteristic measuring method, that is, the aggregate of laminated electronic components composed of the mother laminated body having the groove formed therein may be used as it is as the form at the time of shipment.

【0017】[0017]

【発明の作用および効果】この発明に係る積層電子部品
によれば、導電材が付与されたビアホールの少なくとも
側部を露出させることにより外部電極が与えられる。こ
の場合、ビアホールは、ドリルを用いることなく、パン
チングにより小さい径のものを容易に設けることができ
るので、外部電極の配置ピッチを細かくすることができ
る。また、ドリルを使用する必要がないため、ドリルの
寿命に起因するコストの増大を避けることができる。
According to the laminated electronic component of the present invention, the external electrode is provided by exposing at least the side portion of the via hole provided with the conductive material. In this case, since the via holes can be easily provided with a smaller diameter for punching without using a drill, the arrangement pitch of the external electrodes can be made fine. Further, since it is not necessary to use a drill, it is possible to avoid an increase in cost due to the life of the drill.

【0018】また、ビアホールによる外部電極は、積層
体の少なくとも一方の主面にまで周方向に延びるような
形成態様を必要としないので、この積層体の少なくとも
一方の主面を、複合化のための他の部品の実装面として
広く利用することができる。そのため、部品実装の高密
度化を図ることができる。
Further, since the external electrode formed by the via hole does not need to be formed in such a manner that it extends in the circumferential direction to at least one main surface of the laminated body, at least one main surface of the laminated body is made to be composite. It can be widely used as a mounting surface for other components. Therefore, high density mounting of components can be achieved.

【0019】また、外部電極が、ビアホールに付与され
た導電材によって与えられるので、特に、ビアホールを
満たすように導電材を充填すれば、その膜厚に相当する
寸法を比較的大きくとることができる。したがって、積
層電子部品を回路基板に半田付けするとき、半田食われ
の問題を低減できる。また、外部電極となる導電材は、
ビアホールの一部内に埋め込まれているため、半田付け
の強度を高めることができる。
Further, since the external electrode is provided by the conductive material provided in the via hole, if the conductive material is filled so as to fill the via hole, the dimension corresponding to the film thickness can be made relatively large. . Therefore, when soldering the laminated electronic component to the circuit board, the problem of solder erosion can be reduced. In addition, the conductive material to be the external electrode is
Since it is embedded in a part of the via hole, the strength of soldering can be increased.

【0020】次に、この発明に係る積層電子部品の製造
方法によれば、外部電極となるべき導電材が付与された
ビアホールがマザー積層体内に既に設けられており、こ
のマザー積層体を切断することによって、導電材が露出
して外部電極となるので、外部電極を設けるための特別
な工程が不要となる。
Next, according to the method for manufacturing a laminated electronic component according to the present invention, the via hole provided with the conductive material to be the external electrode is already provided in the mother laminated body, and the mother laminated body is cut. As a result, the conductive material is exposed and becomes an external electrode, so that a special process for providing the external electrode is unnecessary.

【0021】さらに、この発明に係る積層電子部品の特
性測定方法によれば、溝を形成することにより、複数の
積層電子部品が、電気的に互いに独立した状態で、マザ
ー積層体として機械的に一体化されたまま、個々の積層
電子部品の特性を測定することができる。したがって、
機械的に独立した積層電子部品を取り扱う必要がなく、
たとえばスクリーニングすることにより、能率的に多数
の積層電子部品の特性を測定することができる。
Further, according to the method for measuring characteristics of a laminated electronic component according to the present invention, by forming a groove, a plurality of laminated electronic components can be mechanically formed as a mother laminated body in an electrically independent state. The characteristics of the individual laminated electronic components can be measured while being integrated. Therefore,
There is no need to handle mechanically independent laminated electronic components,
For example, by screening, the characteristics of many laminated electronic components can be efficiently measured.

【0022】また、上述した特性測定を実施するための
形態である、溝が形成されたマザー積層体からなる積層
電子部品の集合体を、そのまま、出荷時の形態とすれ
ば、需要者側において、マザー積層体を溝に沿って分割
するだけで、そこから個々の積層電子部品を取出すこと
ができる。この場合、個々の積層電子部品は、その特性
測定を既に終えておくことができるので、問題なく実装
に供することができるとともに、積層電子部品の集合体
は、個々の積層電子部品がばらばらの状態にある場合に
比べて、その梱包および取扱いが容易である点に注目す
べきである。
In addition, if the aggregate of laminated electronic components, which is a form for carrying out the above-mentioned characteristic measurement and is composed of a mother laminated body having grooves formed, is used as it is for the form at the time of shipment, it will be a consumer side. The individual laminated electronic components can be taken out from the mother laminated body only by dividing the mother laminated body along the grooves. In this case, since the characteristics of the individual laminated electronic components can be already measured, the laminated electronic components can be mounted without any problem, and the aggregate of the laminated electronic components has a state in which the individual laminated electronic components are in a separated state. It should be noted that it is easier to pack and handle than the case in.

【0023】[0023]

【実施例】図1は、この発明の一実施例による積層電子
部品10の外観を示す斜視図である。積層電子部品10
は、図示したチップ状の形態で適宜の回路基板上に実装
されるが、図1では、このような回路基板側に向けられ
る面を上方に向けた状態で、積層電子部品10が図示さ
れている。
1 is a perspective view showing the external appearance of a laminated electronic component 10 according to an embodiment of the present invention. Multilayer electronic component 10
Is mounted on an appropriate circuit board in the form of the illustrated chip. In FIG. 1, the laminated electronic component 10 is illustrated with the surface facing the circuit board facing upward. There is.

【0024】積層電子部品10は、内部回路要素(図示
せず)を介在させた状態で複数の絶縁性シートが積層さ
れてなる積層体11を備える。積層体11のたとえば4
つの側面の各々には、積層体11の外表面に露出する外
部電極12が形成される。これら外部電極12は、図示
しないが、内部回路要素に電気的に接続されている。
The laminated electronic component 10 comprises a laminated body 11 in which a plurality of insulating sheets are laminated with an internal circuit element (not shown) interposed. For example, 4 of the laminated body 11
An external electrode 12 exposed on the outer surface of the stacked body 11 is formed on each of the two side surfaces. Although not shown, these external electrodes 12 are electrically connected to internal circuit elements.

【0025】上述したような外部電極12は、以下に述
べる製造方法の説明から明らかになるように、絶縁体シ
ートに設けられかつ導電材が充填されたビアホールの少
なくとも側部を絶縁性シートの切断によって露出させる
ことによって形成されたものである。また、積層体11
のたとえば4つの側面の各々には、段差13が形成され
ているが、このような段差13が形成される理由も、以
下の製造方法の説明から明らかになる。
As will be apparent from the following description of the manufacturing method, the external electrode 12 as described above is formed by cutting at least a side portion of the via hole provided in the insulating sheet and filled with the conductive material with the insulating sheet. It is formed by exposing by. In addition, the laminated body 11
For example, the step 13 is formed on each of the four side surfaces, but the reason why the step 13 is formed will be apparent from the following description of the manufacturing method.

【0026】上述したような積層電子部品10を得るた
め、図2に示すようなマザー積層体14が用意される。
マザー積層体14は、所定の切断線15(一点鎖線)に
沿って切断することにより複数の積層電子部品10を与
えるものであって、切断線15によって区画される各領
域に個々の積層電子部品10のための内部回路要素(図
示せず)を分布させるように、これら内部回路要素を介
在させた状態で複数のマザー絶縁性シート16および1
7が積層されてなるものである。このマザー積層体14
には、図示しない内部回路要素と電気的に接続される導
電材18が充填されたビアホール19が、切断線15に
沿う切断によって分断される位置に設けられている。図
1に示した外部電極12は、これらビアホール19内の
導電材18によって与えられる。
In order to obtain the laminated electronic component 10 as described above, a mother laminated body 14 as shown in FIG. 2 is prepared.
The mother laminated body 14 provides a plurality of laminated electronic components 10 by cutting along a predetermined cutting line 15 (dashed-dotted line), and each laminated electronic component is provided in each region divided by the cutting line 15. A plurality of mother insulating sheets 16 and 1 with the internal circuit elements interposed so that the internal circuit elements (not shown) for 10 are distributed.
7 is laminated. This mother laminate 14
A via hole 19 filled with a conductive material 18 that is electrically connected to an internal circuit element (not shown) is provided at a position where the via hole 19 is divided by cutting along the cutting line 15. The external electrode 12 shown in FIG. 1 is provided by the conductive material 18 in these via holes 19.

【0027】上述のようなマザー積層体14を得るた
め、たとえば、以下のような工程が実施される。なお、
この実施例では、マザー絶縁性シート16および17
は、セラミックシートから構成される。
In order to obtain the mother laminated body 14 as described above, for example, the following steps are carried out. In addition,
In this example, the mother insulating sheets 16 and 17 are
Is composed of a ceramic sheet.

【0028】まず、ドクターブレード法などにより、シ
ート成形を行ない、マザー絶縁性シート16および17
となるべきセラミックグリーンシートを得る。これらセ
ラミックグリーンシートの特定のものには、シートを厚
み方向に貫通する電気的導通を可能とするため、ビアホ
ールがパンチング等により形成される。このとき、図2
において比較的上部に位置するマザー絶縁性シート16
となるべきセラミックグリーンシートには、ビアホール
19がさらに形成される。次に、セラミックグリーンシ
ートの特定のものの上には、内部回路要素となるべき導
電膜および/または抵抗膜が印刷される。このとき、既
に形成されたビアホール内に、導電材が充填される。図
示したビアホール19には、導電材18が充填される。
導電膜の印刷を、図2に示したマザー絶縁性シート16
の下面側から行なえば、マザー絶縁性シート16の上面
側において、導電材18がビアホール19の周縁部に導
電ランドを形成することを防止できる。なお、このよう
な導電ランドが形成されても、この発明の範囲内に入る
ことを指摘しておく。
First, sheet formation is performed by a doctor blade method or the like, and mother insulating sheets 16 and 17 are formed.
Get a ceramic green sheet that should be. A via hole is formed in a particular one of these ceramic green sheets by punching or the like in order to enable electrical conduction through the sheet in the thickness direction. At this time,
Mother insulating sheet 16 located relatively above in
A via hole 19 is further formed in the ceramic green sheet to be formed. Next, a conductive film and / or a resistance film to be an internal circuit element is printed on a specific one of the ceramic green sheets. At this time, the conductive material is filled in the already formed via hole. The illustrated via hole 19 is filled with a conductive material 18.
The conductive film is printed on the mother insulating sheet 16 shown in FIG.
If it is performed from the lower surface side, it is possible to prevent the conductive material 18 from forming conductive lands on the peripheral portion of the via hole 19 on the upper surface side of the mother insulating sheet 16. It should be pointed out that even if such a conductive land is formed, it falls within the scope of the present invention.

【0029】次に、上述したようなマザー絶縁性シート
16および17が積み重ねられ、プレスされる。これに
よって、マザー積層体14が得られる。このマザー積層
体14において、複数のマザー絶縁性シート16の各々
に設けられたビアホール19は、厚み方向に整列し、し
たがって、各ビアホール19内に充填された導電材18
は、直列に連なった状態となっている。
Next, the mother insulating sheets 16 and 17 as described above are stacked and pressed. Thereby, the mother laminated body 14 is obtained. In this mother laminated body 14, the via holes 19 provided in each of the plurality of mother insulating sheets 16 are aligned in the thickness direction, so that the conductive material 18 filled in each via hole 19 is formed.
Are connected in series.

【0030】次に、図3に示すように、マザー積層体1
4には、少なくともビアホール19がたとえば分断され
るように、切断線15(図2)に沿って溝20がたとえ
ばダイシングソーによって形成される。この溝20の形
成によって、溝20の内側面にビアホール19が露出す
る状態となるとともに、ビアホール19内の導電材18
が分断され、溝20によって囲まれた個々の積層電子部
品10となるべき部分は、互いに他のものに対して電気
的に独立した状態となる。また、好ましくは、溝20の
底面とそれに対向するマザー積層体14の下面とに、そ
れぞれ、スリット21および22が設けられる。スリッ
ト21および22は、いずれか一方が省略されてもよ
い。
Next, as shown in FIG. 3, the mother laminated body 1
4, a groove 20 is formed along the cutting line 15 (FIG. 2) by, for example, a dicing saw so that at least the via hole 19 is divided. By forming the groove 20, the via hole 19 is exposed on the inner surface of the groove 20, and the conductive material 18 in the via hole 19 is formed.
The part that is to be the individual laminated electronic component 10 surrounded by the groove 20 is electrically isolated from each other. Further, preferably, slits 21 and 22 are provided on the bottom surface of the groove 20 and the lower surface of the mother laminated body 14 facing the groove 20, respectively. One of the slits 21 and 22 may be omitted.

【0031】なお、図3において、内部回路要素となる
べき幾つかの導電膜23および24が図示されている。
また、導電膜23が導電材18に電気的に接続されてい
る状態も図示されている。
Incidentally, in FIG. 3, some conductive films 23 and 24 to be internal circuit elements are shown.
Further, a state in which the conductive film 23 is electrically connected to the conductive material 18 is also illustrated.

【0032】次に、マザー積層体14は、マザー絶縁性
シート16および17を構成するセラミックを焼結させ
るため、焼成される。その後、必要に応じて、マザー積
層体14の表面に、導電膜および/または抵抗膜が形成
され、また、オーバーコートが施され、また、ソルダー
レジストが付与される。また、必要に応じて、外部電極
3となるべき導電材18や他の導電膜にめっきが施され
る。
Next, the mother laminated body 14 is fired to sinter the ceramics constituting the mother insulating sheets 16 and 17. Thereafter, if necessary, a conductive film and / or a resistance film is formed on the surface of the mother laminated body 14, an overcoat is applied, and a solder resist is applied. In addition, the conductive material 18 or other conductive film to be the external electrode 3 is plated if necessary.

【0033】以上の工程を終えたとき、マザー積層体1
4に含まれる複数の積層電子部品10は、互いに他のも
のに対して電気的に独立しているので、溝20によって
分断されたビアホール19の各部分に存在する導電材1
8を外部電極として、個々の積層電子部品10の特性を
測定することができる。
When the above steps are completed, the mother laminated body 1
Since the plurality of laminated electronic components 10 included in No. 4 are electrically independent from each other, the conductive material 1 present in each part of the via hole 19 divided by the groove 20.
The characteristic of each laminated electronic component 10 can be measured using 8 as an external electrode.

【0034】このように、特性が測定された後、良品と
判断された積層電子部品10上には、必要に応じて、複
合化のための他の電子部品が実装される。ここまで述べ
た工程が、マザー積層体14の状態で能率的に行なわれ
ることができる。なお、積層電子部品10の出荷をこの
段階で行なってもよい。
In this way, after the characteristics have been measured, other electronic components for compounding are mounted on the laminated electronic component 10 determined to be non-defective, if necessary. The steps described so far can be efficiently performed in the state of the mother laminated body 14. The laminated electronic component 10 may be shipped at this stage.

【0035】次に、機械的に独立した複数の積層電子部
品10を得るため、マザー積層体14は、切断線15
(図2)すなわち溝20(図3)に沿って完全に切断さ
れる。この切断は、チョコレートを割るように、マザー
積層体14を溝20に沿って割ることによって容易に達
成される。前述したスリット21および22は、このよ
うな分割をより容易にする。
Next, in order to obtain a plurality of mechanically independent laminated electronic components 10, the mother laminated body 14 is cut along the cutting line 15.
(Fig. 2), i.e. cut completely along the groove 20 (Fig. 3). This cutting is easily accomplished by breaking the mother laminate 14 along the grooves 20, much like breaking chocolate. The slits 21 and 22 described above make such division easier.

【0036】このようにして、図1に示した積層電子部
品10が得られる。以上述べた説明からわかるように、
段差13は、前述した溝20の形成の結果もたらされた
ものである。また、積層体11を、段差13の位置に対
応する境界面によって上半部と下半部とに区分したと
き、外部電極12は、上半部においてのみ露出してい
る。
In this way, the laminated electronic component 10 shown in FIG. 1 is obtained. As can be seen from the above description,
The step 13 is a result of the formation of the groove 20 described above. Further, when the laminated body 11 is divided into an upper half portion and a lower half portion by the boundary surface corresponding to the position of the step 13, the external electrode 12 is exposed only in the upper half portion.

【0037】次に、積層電子部品10は、必要に応じ
て、ケーシングされる。このケーシングは、積層電子部
品10の図1による下面に他の部品が実装されたとき、
これを覆うものである。このケーシングの詳細は、図1
3および図14を参照して後述する。
Next, the laminated electronic component 10 is casing if necessary. This casing, when other components are mounted on the lower surface of the laminated electronic component 10 according to FIG. 1,
It covers this. Details of this casing are shown in Fig. 1.
3 and FIG. 14 will be described later.

【0038】以上、この発明を図1ないし図3に図示し
た実施例に関連して説明したが、この発明の範囲内にお
いて、その他幾つかの変形例が可能である。
Although the present invention has been described above with reference to the embodiments shown in FIGS. 1 to 3, several other modifications are possible within the scope of the present invention.

【0039】たとえば、図1では、外部電極12が、積
層体11の側面だけでなく、図1による上面にも露出す
るように形成されたが、図4に示した積層電子部品10
aのように、外部電極12aが積層体11の側面にのみ
露出するように形成されてもよい。なお、図4におい
て、図1に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
For example, in FIG. 1, the external electrode 12 is formed so as to be exposed not only on the side surface of the laminated body 11 but also on the upper surface according to FIG. 1, but the laminated electronic component 10 shown in FIG.
The external electrode 12a may be formed so as to be exposed only on the side surface of the stacked body 11 as in a. In FIG. 4, elements corresponding to those shown in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.

【0040】図4に示した積層電子部品10aによれ
ば、積層体11の図による下面だけでなく、上面をも、
外部電極12aに干渉されることなく、複合化のための
他の部品の実装面として広く利用することができる。こ
の積層電子部品10aを得るためには、図2に示したマ
ザー積層体14の製造段階において、マザー積層体14
の最上部に位置する何枚かのマザー絶縁性シートに外部
電極形成用のビアホール19が設けられないものを用い
ればよい。
According to the laminated electronic component 10a shown in FIG. 4, not only the lower surface of the laminated body 11 in the drawing but also the upper surface thereof is
It can be widely used as a mounting surface of other components for composite formation without being interfered by the external electrode 12a. In order to obtain this laminated electronic component 10a, in the manufacturing stage of the mother laminated body 14 shown in FIG.
It suffices to use some of the mother insulating sheets located at the uppermost part of which the via holes 19 for forming the external electrodes are not provided.

【0041】上述した積層電子部品10aは、図5に示
すように、回路基板31上に置かれたとき、回路基板3
1と外部電極12aとの間でギャップが形成される。こ
のような状態で、回路基板31上に積層電子部品10a
を実装する場合、回路基板31上の導電ランド(図示せ
ず)と外部電極12aとを電気的に接続するため、半田
フィレット32が有利に用いられる。
As shown in FIG. 5, the above-described laminated electronic component 10a has the circuit board 3 when placed on the circuit board 31.
A gap is formed between 1 and the external electrode 12a. In this state, the laminated electronic component 10a is placed on the circuit board 31.
For mounting, the solder fillet 32 is advantageously used in order to electrically connect the conductive land (not shown) on the circuit board 31 and the external electrode 12a.

【0042】また、図6に示すように、積層電子部品1
0aにおいて、外部電極12aに対して金属からなる端
子部材33を取付けてもよい。
Further, as shown in FIG. 6, the laminated electronic component 1
0a, the terminal member 33 made of metal may be attached to the external electrode 12a.

【0043】なお、図1に示した態様の外部電極12と
図4に示した態様の外部電極12aとを、1個の積層電
子部品に混在させてもよい。
The external electrode 12 shown in FIG. 1 and the external electrode 12a shown in FIG. 4 may be mixed in one laminated electronic component.

【0044】また、図1ないし図3に示した実施例にお
いて、外部電極12を与えるためのビアホール19は、
断面が円形とされたが、四角形等の他の形状に変更され
てもよい。また、外部電極を、より広い面積で露出させ
るようにするため、1つの外部電極を、断面の一部が互
いに重なり合った複数のビアホールつまり横長のビアホ
ールによって与えるようにしてもよい。
Further, in the embodiment shown in FIGS. 1 to 3, the via hole 19 for providing the external electrode 12 is
Although the cross section is circular, it may be changed to other shapes such as a quadrangle. Further, in order to expose the external electrode in a wider area, one external electrode may be provided by a plurality of via holes whose cross sections partially overlap each other, that is, a laterally long via hole.

【0045】また、溝20やスリット21,22の形成
は、マザー積層体14の焼成後に行なってもよい。ま
た、焼成後の積層体14の導電膜/抵抗膜の形成または
めっき、特性測定等の能率を考慮しないならば、切断線
15に沿う切断を焼成前に行ない、機械的に分離された
状態で、積層電子部品10の焼成を行なってもよい。ま
た、焼成後において、溝20を形成する段階を経ること
なく、一挙に切断線15に沿う切断を行なってもよい。
The grooves 20 and the slits 21 and 22 may be formed after firing the mother laminated body 14. Further, if efficiency of forming or plating a conductive film / resistive film of the laminated body 14 after firing, plating, characteristic measurement, etc. is not taken into consideration, cutting along the cutting line 15 is performed before firing and is performed in a mechanically separated state. The laminated electronic component 10 may be fired. Further, after firing, the cutting may be performed along the cutting line 15 at once without passing through the step of forming the groove 20.

【0046】また、ビアホール19内に充填される導電
材18は、導電膜の印刷と同時に付与されることなく、
別の工程で、ビアホール19内に金属ペーストを充填す
るようにしてもよい。この場合、図1ないし図3に示し
た実施例では、複数のマザー絶縁性シート16が積み重
ねられた状態で、直列する複数のビアホール19内に一
挙に導電材18を充填することも可能である。
Further, the conductive material 18 filled in the via hole 19 is not applied at the same time as the printing of the conductive film,
The via hole 19 may be filled with a metal paste in another step. In this case, in the embodiment shown in FIGS. 1 to 3, it is possible to fill the conductive material 18 into the plurality of via holes 19 in series at a time in a state where the plurality of mother insulating sheets 16 are stacked. .

【0047】また、絶縁性シートは、セラミックシート
に限らず、他の材料からなる絶縁性シートに置き換えら
れてもよい。
The insulating sheet is not limited to the ceramic sheet, and may be replaced with an insulating sheet made of another material.

【0048】また、図7に示した積層電子部品10bの
ように、外部電極12bが、ビアホール19(図2およ
び図3)の内周面上に層状に形成された導電材をもって
与えられてもよい。この場合、外部電極12bは、その
外表面に凹部を形成する。
Further, as in the laminated electronic component 10b shown in FIG. 7, the external electrode 12b may be provided with a conductive material formed in layers on the inner peripheral surface of the via hole 19 (FIGS. 2 and 3). Good. In this case, the external electrode 12b forms a recess on its outer surface.

【0049】また、この発明は、複数の外部電極のすべ
てがビアホールに基づいて形成された積層電子部品に限
らず、外部電極の幾つかが他の方法によって形成された
積層電子部品にも適用することができる。
Further, the present invention is not limited to the laminated electronic component in which all of the plurality of external electrodes are formed based on the via holes, but is also applied to the laminated electronic component in which some of the external electrodes are formed by another method. be able to.

【0050】たとえば、図8に示した積層電子部品10
cのように、幾つかの外部電極12をビアホールに基づ
き形成しながら、他の外部電極、たとえばシールド電極
25を別の方法で形成してもよい。このシールド電極2
5は、たとえば、図3に示すように溝20を形成すると
き、シールド電極25が形成されるべき面を内側面とす
る溝20をまず形成した後、この溝20内に金属ぺース
トを充填するように注入し、最終的に、金属ペーストに
よって与えられた導電材が分断されるように、溝20を
再びカットすることにより形成される。このシールド電
極25は、図示しないが、積層体11のアース側の内部
回路要素と電気的に接続されることが多い。
For example, the laminated electronic component 10 shown in FIG.
Like c, some external electrodes 12 may be formed based on the via holes, while other external electrodes, for example, the shield electrode 25 may be formed by another method. This shield electrode 2
5 shows, for example, when forming the groove 20 as shown in FIG. 3, after forming the groove 20 whose inner side surface is the surface where the shield electrode 25 is to be formed, the groove 20 is filled with a metal paste. And the groove 20 is cut again so that the conductive material provided by the metal paste is finally divided. Although not shown, the shield electrode 25 is often electrically connected to the internal circuit element on the ground side of the laminated body 11.

【0051】上述したシールド電極25は、もちろん、
ビアホールに基づき形成されてもよい。この場合、ビア
ホールとしては、シールド電極25の延びる方向に長手
のスロット状のものが形成される。また、シールド電極
25は、個々の独立した積層電子部品10cを得てから
形成されてもよい。
The shield electrode 25 described above is, of course,
It may be formed based on a via hole. In this case, the via hole is formed in a slot shape elongated in the extending direction of the shield electrode 25. Further, the shield electrode 25 may be formed after obtaining the individual laminated electronic components 10c.

【0052】図9に示すように、シールド電極25a
は、それらによるシールド性能を高めるため、段差13
の下方にまで延びるように形成されてもよい。このよう
なシールド電極25aは、たとえば次のような方法で形
成することができる。
As shown in FIG. 9, the shield electrode 25a
Has a step 13 to improve the shielding performance.
May be formed to extend below. Such a shield electrode 25a can be formed by, for example, the following method.

【0053】(a) シールド電極25a全体を、ビア
ホールに基づき形成する。 (b) シールド電極25aのうち、段差13を境とす
る下半部のみをビアホールに基づき形成し、上半部は、
図3に示した溝20に金属ペーストを充填することによ
って形成する。
(A) The entire shield electrode 25a is formed based on the via hole. (B) Of the shield electrode 25a, only the lower half part with the step 13 as a boundary is formed based on the via hole, and the upper half part is
It is formed by filling the groove 20 shown in FIG. 3 with a metal paste.

【0054】(c) 上半部を、溝20内に金属ペース
トを充填することにより形成し、個々の独立した積層電
子部品10aを得てから、下半部を形成する。
(C) The upper half is formed by filling the groove 20 with a metal paste to obtain the individual laminated electronic components 10a, and then the lower half is formed.

【0055】(d) 上半部をビアホールに基づき形成
し、個々の独立した積層電子部品10dを得てから、下
半部を形成する。
(D) The upper half is formed based on the via hole, and the individual laminated electronic component 10d is obtained, and then the lower half is formed.

【0056】(e) シールド電極25a全体を、個々
の独立した積層電子部品10dを得てから形成する。
(E) The entire shield electrode 25a is formed after the individual laminated electronic components 10d are obtained.

【0057】上述したシールド電極25aの形成方法の
うち、(a)または(b)の方法を採用した場合、図3
に示した溝20を形成した段階では、複数の積層電子部
品10dは、シールド電極25aを介して互いに電気的
に接続された状態であり、複数の積層電子部品10dが
完全に電気的に独立した状態とはなっていない。しかし
ながら、このようなシールド電極25aは、特性測定に
際してアース電極として共通に用いられるものである場
合、前述したようなマザー積層体14の状態での個々の
積層電子部品10dの特性測定には支障をきたさない。
Of the methods of forming the shield electrode 25a described above, when the method (a) or (b) is adopted, FIG.
At the stage of forming the groove 20 shown in (1), the plurality of laminated electronic components 10d are in a state of being electrically connected to each other via the shield electrode 25a, and the plurality of laminated electronic components 10d are completely electrically independent. Not in a state. However, when such a shield electrode 25a is commonly used as a ground electrode in the characteristic measurement, it hinders the characteristic measurement of the individual laminated electronic components 10d in the state of the mother laminated body 14 as described above. Don't waste

【0058】図9に示した積層電子部品10dで、シー
ルド電極25aの存在により、積層体11の下面に与え
られる他の部品のための実装面積が狭められることがあ
る。この不都合を回避するためには、図10に示した積
層電子部品10eのように、シールド電極25bを、積
層体11の図による下面にまで届かないように形成すれ
ばよい。
In the laminated electronic component 10d shown in FIG. 9, the presence of the shield electrode 25a may reduce the mounting area for other components provided on the lower surface of the laminated body 11. In order to avoid this inconvenience, the shield electrode 25b may be formed so as not to reach the lower surface of the laminated body 11 in the figure, as in the laminated electronic component 10e shown in FIG.

【0059】図8ないし図10に示したシールド電極2
5、25aおよび25bのそれぞれの形成態様に関し
て、シールド電極の上半部は、積層体11の単に1つの
側面上に形成されても、3つの側面上に形成されてもよ
い。シールド電極の下半部は、積層体11の3つの側面
または4つの側面上に形成されてもよい。また、図8で
は、シールド電極の上半部に相当するシールド電極25
のみが形成されたが、シールド電極の下半部に相当する
シールド電極のみが形成されてもよい。
The shield electrode 2 shown in FIGS. 8 to 10
Regarding each of the formation modes of 5, 25a, and 25b, the upper half part of the shield electrode may be formed on only one side surface of the stacked body 11 or may be formed on three side surfaces. The lower half of the shield electrode may be formed on three side surfaces or four side surfaces of the stacked body 11. In FIG. 8, the shield electrode 25 corresponding to the upper half of the shield electrode
Although only the shield electrode is formed, only the shield electrode corresponding to the lower half of the shield electrode may be formed.

【0060】さらに、図11に示す積層電子部品10f
のように、シールド電極25cが、積層体11の1つの
側面の幅方向の一部のみを覆うように形成されてもよ
い。
Furthermore, the laminated electronic component 10f shown in FIG.
As described above, the shield electrode 25c may be formed so as to cover only a part of one side surface of the stacked body 11 in the width direction.

【0061】上述した各実施例では、1つのビアホール
19が分断されることにより、2つの積層電子部品10
の各々のための外部電極12が形成された。しかしなが
ら、図3に示した溝20の幅が、ビアホール19の径の
相当の部分を占める場合には、図12に示すように、1
個のビアホール19aにより1個の外部電極を与えるよ
うにしてもよい。図12において、溝20が形成される
前のビアホール19aの一部が二点鎖線で示されてい
る。
In each of the above-described embodiments, the two via holes 19 are divided to separate the two laminated electronic components 10 from each other.
External electrodes 12 for each of the. However, when the width of the groove 20 shown in FIG. 3 occupies a considerable portion of the diameter of the via hole 19, as shown in FIG.
One via electrode 19a may be provided to provide one external electrode. In FIG. 12, a part of the via hole 19a before the groove 20 is formed is shown by a chain double-dashed line.

【0062】図13には、ケース41によってケーシン
グされた積層電子部品42が断面図で示されている。
FIG. 13 is a sectional view showing the laminated electronic component 42 that is casing by the case 41.

【0063】積層電子部品42に備える積層体43に
は、段部44が形成され、この段部44の下方には、外
部電極45が形成される。また、積層体43の図による
上面には、この積層電子部品42を複合化するためのい
くつかの電子部品46が実装されている。ケース41
は、金属からなる。ケース41は、積層体43の側面に
適合するように、段部47を形成していて、外部電極4
5にたとえば半田付けされる。
A step portion 44 is formed on the laminated body 43 included in the laminated electronic component 42, and an external electrode 45 is formed below the step portion 44. Further, on the upper surface of the laminated body 43 in the figure, some electronic components 46 for compounding the laminated electronic component 42 are mounted. Case 41
Is made of metal. The case 41 has a step portion 47 formed so as to fit to the side surface of the laminated body 43, and the external electrode 4
5 is soldered, for example.

【0064】図14には、ケース41aによってケーシ
ングされた他の積層電子部品42aが示されている。な
お、図14において、図13に示した要素に相当する要
素には、同様の参照符号を付し、重複する説明は省略す
る。
FIG. 14 shows another laminated electronic component 42a casingd by a case 41a. Note that, in FIG. 14, elements corresponding to those shown in FIG. 13 are designated by the same reference numerals, and duplicated description will be omitted.

【0065】図14では、積層電子部品42aに備える
積層体43には、段部44だけでなく、もう1つの段部
48が形成される。他方、ケース41aには、段部48
に係合する段部49が形成される。このように、積層体
43の段部48にケース41aの段部49を係合させる
ことにより、ケース41aの積層体43に対する取付け
状態がより強固になる。特に、ケース41aの上面に向
かって、これを下方へ押付ける力が加わっても、ケース
41aと外部電極45との接合が外れることがない。こ
のようなケース41aを下方へ押付ける力は、たとえ
ば、この積層電子部品42aを、ケース41aの上面に
吸着して保持する真空吸引チャック(図示せず)からし
ばしば与えられる。積層体43に形成される段部48
は、段部44と同様の方法により形成されることができ
る。すなわち、図3に示したマザー積層体14の段階
で、溝20に対応する位置に下方から同様の溝を形成し
ておけばよい。
In FIG. 14, not only the step 44 but another step 48 is formed in the laminated body 43 provided in the laminated electronic component 42a. On the other hand, the case 41a has a stepped portion 48.
Is formed with a step 49. In this way, by engaging the stepped portion 49 of the case 41a with the stepped portion 48 of the laminated body 43, the attachment state of the case 41a to the laminated body 43 becomes stronger. In particular, even if a force that pushes the case 41a downward is applied toward the upper surface of the case 41a, the joint between the case 41a and the external electrode 45 does not come off. Such a force of pressing the case 41a downward is often given, for example, by a vacuum suction chuck (not shown) that sucks and holds the laminated electronic component 42a on the upper surface of the case 41a. Stepped portion 48 formed in the laminated body 43
Can be formed by a method similar to that of the step portion 44. That is, at the stage of the mother laminated body 14 shown in FIG. 3, similar grooves may be formed from below at positions corresponding to the grooves 20.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による積層電子部品10の
外観を示す斜視図である。
FIG. 1 is a perspective view showing an appearance of a laminated electronic component 10 according to an embodiment of the present invention.

【図2】図1に示した積層電子部品10を得るために準
備されるマザー積層体14を示す斜視図である。
2 is a perspective view showing a mother laminate 14 prepared to obtain the laminated electronic component 10 shown in FIG.

【図3】図2に示したマザー積層体14に、特性測定を
可能とする溝20が形成された状態を示す拡大斜視図で
ある。
3 is an enlarged perspective view showing a state in which a groove 20 enabling characteristic measurement is formed in the mother laminated body 14 shown in FIG.

【図4】この発明の他の実施例による積層電子部品10
aの外観を示す斜視図である。
FIG. 4 is a multilayer electronic component 10 according to another embodiment of the present invention.
It is a perspective view which shows the external appearance of a.

【図5】図4に示した積層電子部品10aを回路基板3
1上に実装した状態を示す断面図である。
5 is a circuit board 3 including the laminated electronic component 10a shown in FIG.
It is sectional drawing which shows the state mounted on 1.

【図6】図4に示した積層電子部品10aに端子部材3
3を取付けた状態を示す断面図である。
FIG. 6 is a view showing the laminated electronic component 10a shown in FIG.
It is sectional drawing which shows the state which attached 3.

【図7】この発明のさらに他の実施例による積層電子部
品10bの外観を示す斜視図である。
FIG. 7 is a perspective view showing an appearance of a laminated electronic component 10b according to still another embodiment of the present invention.

【図8】この発明のさらに他の実施例による積層電子部
品10cの外観を示す斜視図である。
FIG. 8 is a perspective view showing an external appearance of a laminated electronic component 10c according to still another embodiment of the present invention.

【図9】この発明のさらに他の実施例による積層電子部
品10dの外観を示す斜視図である。
FIG. 9 is a perspective view showing an appearance of a laminated electronic component 10d according to still another embodiment of the present invention.

【図10】この発明のさらに他の実施例による積層電子
部品10eの外観を示す斜視図である。
FIG. 10 is a perspective view showing an appearance of a laminated electronic component 10e according to still another embodiment of the present invention.

【図11】この発明のさらに他の実施例による積層電子
部品10fの外観を示す斜視図である。
FIG. 11 is a perspective view showing an external appearance of a laminated electronic component 10f according to still another embodiment of the present invention.

【図12】この発明のさらに他の実施例を説明するため
のマザー積層体14の一部を示す平面図である。
FIG. 12 is a plan view showing a part of a mother laminated body 14 for explaining still another embodiment of the present invention.

【図13】この発明のさらに他の実施例によるケーシン
グされた積層電子部品42を示す断面図である。
FIG. 13 is a sectional view showing a casing of the laminated electronic component 42 according to still another embodiment of the present invention.

【図14】この発明のさらに他の実施例によるケーシン
グされた積層電子部品42aを示す断面図である。
FIG. 14 is a cross-sectional view showing a casing of the laminated electronic component 42a according to still another embodiment of the present invention.

【図15】従来の積層電子部品1の外観を示す斜視図で
ある。
FIG. 15 is a perspective view showing an appearance of a conventional laminated electronic component 1.

【図16】従来の他の形式の積層電子部品4の外観を示
す斜視図である。
FIG. 16 is a perspective view showing an external appearance of another type of conventional laminated electronic component 4.

【符号の説明】[Explanation of symbols]

10,10a,10b,10c,10d,10e,10
f,42,42a 積層電子部品 11,43 積層体 12,12a,12b,45 外部電極 13,44,47,48,49 段部 14 マザー積層体 15 切断線 16,17 マザー絶縁性シート 18 導電材 19,19a ビアホール 20 溝 23,24 導電膜(内部回路要素) 25,25a,25b,25c シールド電極 41,41a ケース
10, 10a, 10b, 10c, 10d, 10e, 10
f, 42, 42a Laminated electronic component 11,43 Laminated body 12, 12a, 12b, 45 External electrode 13, 44, 47, 48, 49 Stepped portion 14 Mother laminated body 15 Cutting line 16, 17 Mother insulating sheet 18 Conductive material 19, 19a Via hole 20 Groove 23, 24 Conductive film (internal circuit element) 25, 25a, 25b, 25c Shield electrode 41, 41a Case

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 内部回路要素を介在させた状態で複数の
絶縁性シートが積層されてなるものであって、相対向す
る第1および第2の主面とこれら主面間を連結する側面
を備える積層体、ならびに前記内部回路要素に電気的に
接続されかつ前記積層体の外表面に形成された外部電極
を備え、 前記外部電極は、前記絶縁性シートに設けられかつ導電
材が付与されたビアホールの少なくとも側部を前記絶縁
性シートの切断によって露出させることによって形成さ
れたものである、積層電子部品。
1. A plurality of insulating sheets are laminated with an internal circuit element interposed therebetween, the first and second main surfaces facing each other and side surfaces connecting the main surfaces. A laminated body having the same, and an external electrode electrically connected to the internal circuit element and formed on an outer surface of the laminated body, the external electrode being provided on the insulating sheet and provided with a conductive material. A laminated electronic component formed by exposing at least a side portion of a via hole by cutting the insulating sheet.
【請求項2】 前記導電材は、前記ビアホール内に充填
される、請求項1に記載の積層電子部品。
2. The laminated electronic component according to claim 1, wherein the conductive material is filled in the via hole.
【請求項3】 前記導電材は、前記ビアホールの内周面
上に層状に形成される、請求項1に記載の積層電子部
品。
3. The laminated electronic component according to claim 1, wherein the conductive material is formed in layers on the inner peripheral surface of the via hole.
【請求項4】 前記積層体は、前記主面と平行に延びる
境界面によって前記第1の主面側の第1の半部および前
記第2の主面側の第2の半部に区分され、前記外部電極
は、前記第1の半部においてのみ露出する、請求項1な
いし3のいずれかに記載の積層電子部品。
4. The laminated body is divided into a first half on the side of the first main surface and a second half on the side of the second main surface by a boundary surface extending parallel to the main surface. The laminated electronic component according to claim 1, wherein the external electrode is exposed only in the first half portion.
【請求項5】 前記積層体の第2の主面上に形成される
第2の電子部品をさらに備える、請求項4に記載の積層
電子部品。
5. The laminated electronic component according to claim 4, further comprising a second electronic component formed on the second main surface of the laminated body.
【請求項6】 前記積層体の側面には、前記第1の半部
と前記第2の半部との境界面の位置に対応して段差が形
成される、請求項4または5に記載の積層電子部品。
6. The step according to claim 4, wherein a step is formed on a side surface of the laminated body in correspondence with a position of a boundary surface between the first half portion and the second half portion. Laminated electronic components.
【請求項7】 前記第2の電子部品を覆うように前記積
層体に装着されるケースをさらに備える、請求項5に記
載の積層電子部品。
7. The laminated electronic component according to claim 5, further comprising a case attached to the laminated body so as to cover the second electronic component.
【請求項8】 前記外部電極は、前記積層体の前記側面
および前記第1の主面において露出する、請求項4ない
し7のいずれかに記載の積層電子部品。
8. The laminated electronic component according to claim 4, wherein the external electrode is exposed on the side surface and the first main surface of the laminated body.
【請求項9】 前記外部電極は、前記積層体の前記側面
においてのみ露出する、請求項4ないし7のいずれかに
記載の積層電子部品。
9. The laminated electronic component according to claim 4, wherein the external electrode is exposed only on the side surface of the laminated body.
【請求項10】 所定の切断線に沿って切断することに
よって複数の積層電子部品が得られるものであって、前
記切断線によって区画される各領域に個々の前記積層電
子部品のための内部回路要素を分布させるように、これ
ら内部回路要素を介在させた状態で複数のマザー絶縁性
シートが積層されてなり、かつ前記内部回路要素に電気
的に接続される導電材が付与されたビアホールが前記切
断線に沿う切断によって切断面に露出する位置に設けら
れた、マザー積層体を準備し、前記マザー積層体を前記
切断線に沿って切断する、 各ステップを備える、積層電子部品の製造方法。
10. A plurality of laminated electronic components can be obtained by cutting along a predetermined cutting line, and an internal circuit for each of the laminated electronic components is provided in each region divided by the cutting lines. In order to distribute the elements, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a via hole provided with a conductive material electrically connected to the internal circuit elements is provided. A method for manufacturing a laminated electronic component, comprising: preparing a mother laminated body provided at a position exposed to a cut surface by cutting along the cutting line and cutting the mother laminated body along the cutting line.
【請求項11】 前記マザー積層体を切断するステップ
は、前記ビアホールを切断面に露出させるように前記マ
ザー積層体に溝を形成するステップと、前記溝が形成さ
れた前記マザー積層体を前記溝の位置において分割する
ステップとを備える、請求項10に記載の積層電子部品
の製造方法。
11. The step of cutting the mother laminated body includes the step of forming a groove in the mother laminated body so as to expose the via hole to a cut surface, and the step of cutting the mother laminated body in which the groove is formed into the groove. The method for manufacturing a laminated electronic component according to claim 10, further comprising the step of dividing at the position of.
【請求項12】 前記マザー絶縁性シートはセラミック
グリーンシートであり、前記マザー積層体を焼成するス
テップをさらに備える、請求項10または11に記載の
積層電子部品の製造方法。
12. The method for manufacturing a laminated electronic component according to claim 10, wherein the mother insulating sheet is a ceramic green sheet, and the method further comprises the step of firing the mother laminated body.
【請求項13】 所定の切断線に沿って切断することに
よって複数の積層電子部品が得られるものであって、前
記切断線によって区画される各領域に個々の前記積層電
子部品のための内部回路要素を分布させるように、これ
ら内部回路要素を介在させた状態で複数のマザー絶縁性
シートが積層されてなり、かつ前記内部回路要素に電気
的に接続される導電材が付与されたビアホールが前記切
断線に沿う切断によって切断面に露出する位置に設けら
れた、マザー積層体を準備し、 前記切断線に沿って前記マザー積層体に溝を形成し、そ
れによって少なくとも前記ビアホールを前記溝の内側面
に露出させ、 前記溝の内側面に露出する状態となった前記ビアホール
を外部電極として個々の積層電子部品の特性を測定す
る、 各ステップを備える、積層電子部品の特性測定方法。
13. A plurality of laminated electronic components can be obtained by cutting along a predetermined cutting line, and an internal circuit for each of the laminated electronic components is provided in each region divided by the cutting line. In order to distribute the elements, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a via hole provided with a conductive material electrically connected to the internal circuit elements is provided. A mother laminated body, which is provided at a position exposed to the cutting surface by cutting along the cutting line, is prepared, and a groove is formed in the mother laminated body along the cutting line, whereby at least the via hole is formed in the groove. Each step of exposing the side surface and measuring the characteristics of the individual laminated electronic component by using the via hole exposed on the inner side surface of the groove as an external electrode; Method for measuring characteristics of electronic parts.
【請求項14】 所定の切断線に沿って切断することに
よって複数の積層電子部品が得られるものであって、前
記切断線によって区画される各領域に個々の前記積層電
子部品のための内部回路要素を分布させるように、これ
ら内部回路要素を介在させた状態で複数のマザー絶縁性
シートが積層されてなり、かつ前記内部回路要素に電気
的に接続される導電材が付与されたビアホールが前記切
断線に沿う切断によって切断面に露出する位置に設けら
れた、マザー積層体を備え、 前記マザー積層体には、前記切断線に沿って溝が形成さ
れ、それによって少なくとも前記ビアホールが前記溝の
内側面に露出された、積層電子部品の集合体。
14. A plurality of laminated electronic components are obtained by cutting along a predetermined cutting line, wherein an internal circuit for each of the laminated electronic components is provided in each region divided by the cutting line. In order to distribute the elements, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a via hole provided with a conductive material electrically connected to the internal circuit elements is provided. Provided at a position exposed to the cutting surface by cutting along the cutting line, comprising a mother laminated body, the mother laminated body, a groove is formed along the cutting line, thereby at least the via hole of the groove A group of laminated electronic components exposed on the inner surface.
JP5174395A 1992-07-27 1993-07-14 Multilayer electronic components Expired - Lifetime JP2976049B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5174395A JP2976049B2 (en) 1992-07-27 1993-07-14 Multilayer electronic components

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19979592 1992-07-27
JP4-199795 1992-07-27
JP5174395A JP2976049B2 (en) 1992-07-27 1993-07-14 Multilayer electronic components

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP01479299A Division JP3257531B2 (en) 1992-07-27 1999-01-22 Multilayer electronic components
JP01479399A Division JP3257532B2 (en) 1992-07-27 1999-01-22 Method for manufacturing laminated electronic component and method for measuring characteristics thereof

Publications (2)

Publication Number Publication Date
JPH0696992A true JPH0696992A (en) 1994-04-08
JP2976049B2 JP2976049B2 (en) 1999-11-10

Family

ID=26496024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5174395A Expired - Lifetime JP2976049B2 (en) 1992-07-27 1993-07-14 Multilayer electronic components

Country Status (1)

Country Link
JP (1) JP2976049B2 (en)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600101A (en) * 1994-07-21 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer electronic component and method of manufacturing the same
JPH11237860A (en) * 1998-02-20 1999-08-31 Citizen Electronics Co Ltd Structure for el driving circuit module, and production thereof
JP2002110452A (en) * 2000-10-02 2002-04-12 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic part and conductive paste
JP2002164631A (en) * 2000-11-24 2002-06-07 Kyocera Corp Batch process wiring board and manufacturing method therefor
US6576999B2 (en) 2000-07-06 2003-06-10 Murata Manufacturing Co., Ltd. Mounting structure for an electronic component having an external terminal electrode
US6623663B2 (en) 2000-09-07 2003-09-23 Murata Manufacturing Co., Ltd. Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
KR100447042B1 (en) * 2000-11-09 2004-09-07 가부시키가이샤 무라타 세이사쿠쇼 Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
JP2006197547A (en) * 2004-12-15 2006-07-27 Tokyo Denpa Co Ltd Method of manufacturing piezoelectric oscillator, piezoelectric oscillator sheet substrate, and piezoelectric oscillator
JP2006311231A (en) * 2005-04-28 2006-11-09 Kyocera Kinseki Corp Manufacturing method of piezoelectric device
JP2007081228A (en) * 2005-09-15 2007-03-29 Tdk Corp Surface mounted electronic component array
US7378728B2 (en) 2005-03-31 2008-05-27 Sanyo Electric Co., Ltd. Electronic component mounting package and package assembled substrate
CN100419924C (en) * 2001-05-25 2008-09-17 株式会社村田制作所 Composite electronic element and method for producing the same element
JP2009004584A (en) * 2007-06-22 2009-01-08 Panasonic Corp Module with built-in component and its manufacturing method
US7506438B1 (en) 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
JP2011071457A (en) * 2008-12-22 2011-04-07 Tdk Corp Electronic component and manufacturing method of electronic component
JP2011238854A (en) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic wiring board
WO2012025888A2 (en) * 2010-08-24 2012-03-01 Colorchip (Israel) Ltd. Light source mount
JP2012084936A (en) * 2012-02-03 2012-04-26 Tdk Corp Coil component and manufacturing method therefor
JP2013225718A (en) * 2013-08-09 2013-10-31 Tdk Corp Manufacturing method of coil component
JP2013239559A (en) * 2012-05-15 2013-11-28 Denso Corp Method for manufacturing multilayer circuit board
WO2013175655A1 (en) * 2012-05-21 2013-11-28 株式会社村田製作所 Laminated element and method for manufacturing same
JP2016119684A (en) * 2016-01-26 2016-06-30 京セラ株式会社 Elastic wave device and manufacturing method of the same
WO2018159481A1 (en) * 2017-02-28 2018-09-07 株式会社村田製作所 Layered electronic component and method for manufacturing layered electronic component
WO2018159482A1 (en) * 2017-02-28 2018-09-07 株式会社村田製作所 Layered electronic component and method for manufacturing layered electronic component
US10608682B2 (en) 2017-03-14 2020-03-31 Murata Manufacturing Co., Ltd. Radio frequency module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434754B2 (en) 2004-01-14 2010-03-17 三洋電機株式会社 Electronic devices and intermediate products

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600101A (en) * 1994-07-21 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer electronic component and method of manufacturing the same
JPH11237860A (en) * 1998-02-20 1999-08-31 Citizen Electronics Co Ltd Structure for el driving circuit module, and production thereof
US6576999B2 (en) 2000-07-06 2003-06-10 Murata Manufacturing Co., Ltd. Mounting structure for an electronic component having an external terminal electrode
US6682953B2 (en) 2000-07-06 2004-01-27 Murata Manufacturing Co., Ltd. Method for making a mounting structure for an electronic component having an external terminal electrode
EP2015360A2 (en) 2000-07-06 2009-01-14 Murata Manufacturing Co. Ltd. Electronic component with side contacts
DE10143919B4 (en) * 2000-09-07 2009-04-09 Murata Mfg. Co., Ltd., Nagaokakyo-shi An electrically conductive paste and method for producing a multilayer ceramic electronic component using this paste
US6623663B2 (en) 2000-09-07 2003-09-23 Murata Manufacturing Co., Ltd. Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same
KR100443664B1 (en) * 2000-09-07 2004-08-09 가부시키가이샤 무라타 세이사쿠쇼 Electro-conductive paste and method for manufacturing a multilayer ceramic electronic part using the same
JP2002110452A (en) * 2000-10-02 2002-04-12 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic part and conductive paste
JP4507378B2 (en) * 2000-10-02 2010-07-21 株式会社村田製作所 Method for producing multilayer ceramic electronic component and conductive paste
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
KR100447042B1 (en) * 2000-11-09 2004-09-07 가부시키가이샤 무라타 세이사쿠쇼 Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
US7506438B1 (en) 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
JP4601151B2 (en) * 2000-11-24 2010-12-22 京セラ株式会社 Manufacturing method of multi-cavity wiring board
JP2002164631A (en) * 2000-11-24 2002-06-07 Kyocera Corp Batch process wiring board and manufacturing method therefor
CN100419924C (en) * 2001-05-25 2008-09-17 株式会社村田制作所 Composite electronic element and method for producing the same element
JP2006197547A (en) * 2004-12-15 2006-07-27 Tokyo Denpa Co Ltd Method of manufacturing piezoelectric oscillator, piezoelectric oscillator sheet substrate, and piezoelectric oscillator
US7378728B2 (en) 2005-03-31 2008-05-27 Sanyo Electric Co., Ltd. Electronic component mounting package and package assembled substrate
JP4585908B2 (en) * 2005-04-28 2010-11-24 京セラキンセキ株式会社 Method for manufacturing piezoelectric device
JP2006311231A (en) * 2005-04-28 2006-11-09 Kyocera Kinseki Corp Manufacturing method of piezoelectric device
JP2007081228A (en) * 2005-09-15 2007-03-29 Tdk Corp Surface mounted electronic component array
JP2009004584A (en) * 2007-06-22 2009-01-08 Panasonic Corp Module with built-in component and its manufacturing method
US8174349B2 (en) 2008-12-22 2012-05-08 Tdk Corporation Electronic component and manufacturing method of electronic component
JP2011071457A (en) * 2008-12-22 2011-04-07 Tdk Corp Electronic component and manufacturing method of electronic component
JP2013153184A (en) * 2008-12-22 2013-08-08 Tdk Corp Method of manufacturing electronic component
JP2011238854A (en) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd Method for manufacturing multilayer ceramic wiring board
WO2012025888A2 (en) * 2010-08-24 2012-03-01 Colorchip (Israel) Ltd. Light source mount
WO2012025888A3 (en) * 2010-08-24 2012-10-11 Colorchip (Israel) Ltd. Light source mount
US9210796B2 (en) 2010-08-24 2015-12-08 Colorchip (Israel) Ltd. Light source mount
JP2012084936A (en) * 2012-02-03 2012-04-26 Tdk Corp Coil component and manufacturing method therefor
JP2013239559A (en) * 2012-05-15 2013-11-28 Denso Corp Method for manufacturing multilayer circuit board
WO2013175655A1 (en) * 2012-05-21 2013-11-28 株式会社村田製作所 Laminated element and method for manufacturing same
JP5831633B2 (en) * 2012-05-21 2015-12-09 株式会社村田製作所 Multilayer element and manufacturing method thereof
JPWO2013175655A1 (en) * 2012-05-21 2016-01-12 株式会社村田製作所 Multilayer element and manufacturing method thereof
US9466416B2 (en) 2012-05-21 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer device and manufacturing method of the same
JP2013225718A (en) * 2013-08-09 2013-10-31 Tdk Corp Manufacturing method of coil component
JP2016119684A (en) * 2016-01-26 2016-06-30 京セラ株式会社 Elastic wave device and manufacturing method of the same
WO2018159482A1 (en) * 2017-02-28 2018-09-07 株式会社村田製作所 Layered electronic component and method for manufacturing layered electronic component
WO2018159481A1 (en) * 2017-02-28 2018-09-07 株式会社村田製作所 Layered electronic component and method for manufacturing layered electronic component
JPWO2018159481A1 (en) * 2017-02-28 2019-12-19 株式会社村田製作所 Multilayer electronic component and method of manufacturing multilayer electronic component
US10972066B2 (en) 2017-02-28 2021-04-06 Murata Manufacturing Co., Ltd. Laminated electronic component and method of manufacturing the same
US10608682B2 (en) 2017-03-14 2020-03-31 Murata Manufacturing Co., Ltd. Radio frequency module
US10911080B2 (en) 2017-03-14 2021-02-02 Murata Manufacturing Co., Ltd. Radio frequency module
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US11476878B2 (en) 2017-03-14 2022-10-18 Murata Manufacturing Co., Ltd. Radio frequency module

Also Published As

Publication number Publication date
JP2976049B2 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
JPH0696992A (en) Multilayer electronic component, production method thereof, and characteristics measuring method therefor
US5635670A (en) Multilayer electronic component
US5635669A (en) Multilayer electronic component
EP0637828B1 (en) Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same
JP4138211B2 (en) Electronic component and manufacturing method thereof, collective electronic component, mounting structure of electronic component, and electronic apparatus
US20050039946A1 (en) Electronic circuit unit and method of manufacturing same
JP3257532B2 (en) Method for manufacturing laminated electronic component and method for measuring characteristics thereof
US7231712B2 (en) Method of manufacturing a module
JP2002141248A (en) Ceramic electronic component and its manufacturing method
US6788545B2 (en) Composite electronic component and method of producing same
JP4965237B2 (en) Wiring board built-in capacitor and wiring board
JP3368645B2 (en) LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD AND ITS CHARACTERISTIC MEASUREMENT METHOD
JP2003152287A (en) Electronic part and collective electronic part, and method for manufacturing the electronic part
JP3257531B2 (en) Multilayer electronic components
JP3301188B2 (en) LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD
JP3855798B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JPH08241827A (en) Multilayer electronic part and manufacture thereof
JP3227648B2 (en) Multilayer circuit board and method of manufacturing the same
JPH0737757A (en) Capacitor array
JPH113836A (en) Laminated electronic part
JP3942395B2 (en) Multilayer chip parts
JP4341576B2 (en) Ceramic electronic component and manufacturing method thereof
JPH10200257A (en) Multi-layer circuit board and its manufacture
JP2001044068A (en) Compact surface-mounting part and manufacture thereof
JPH11307320A (en) Chip resistor and manufacture thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

EXPY Cancellation because of completion of term