JPH0737757A - Capacitor array - Google Patents

Capacitor array

Info

Publication number
JPH0737757A
JPH0737757A JP17914693A JP17914693A JPH0737757A JP H0737757 A JPH0737757 A JP H0737757A JP 17914693 A JP17914693 A JP 17914693A JP 17914693 A JP17914693 A JP 17914693A JP H0737757 A JPH0737757 A JP H0737757A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
sintered body
capacitor unit
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17914693A
Other languages
Japanese (ja)
Other versions
JP3158794B2 (en
Inventor
Yoshiaki Kono
Tatsuya Suzuki
芳明 河野
達也 鈴木
Original Assignee
Murata Mfg Co Ltd
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Mfg Co Ltd, 株式会社村田製作所 filed Critical Murata Mfg Co Ltd
Priority to JP17914693A priority Critical patent/JP3158794B2/en
Priority claimed from US08/277,350 external-priority patent/US5583738A/en
Publication of JPH0737757A publication Critical patent/JPH0737757A/en
Application granted granted Critical
Publication of JP3158794B2 publication Critical patent/JP3158794B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PURPOSE:To obtain a ceramic capacitor array capable of high density packaging which can miniaturize an element and cope with bump bonding. CONSTITUTION:Inner electrodes of the respective capacitor units 33A-33I are alternately exposed in trenches or on the end surfaces of sintered bodies which stretch from one surface of the sintered body to the thickness direction, on both sides of the respective capacitor units 33A-33I, and the following are formed; connection electrodes 34-39 arranged on the inner surfaces of the trenches and on the end surfaces of the sintered bodies so as to be electrically connected with the inner electrodes, electrodes 25, 26, 40-42 for external connection formed on the surfaces of sintered bodies of the respective capacitor unit 33A-33I, and leading-out electrodes which connect the connection electrodes 34-39 with the electrodes 25, 26, 40-42 for external connection. The adjacent electrodes of the respective capacitor units 33A-33I are isolated by insulating layers 29, 30.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、複数のコンデンサユニットが一個のセラミック焼結体を用いて一体的に構成されているコンデンサアレイに関するものである。 The present invention relates to relates to a capacitor array which is integrally formed with a plurality of capacitor unit is one of the ceramic sintered body.

【0002】 [0002]

【従来の技術】電子機器の小型化に伴い、電子部品の小型化及び高密度実装化が進められている。 With the miniaturization of the Prior Art Electronic devices, downsizing and high density mounting of electronic components has been developed. 例えば、コンデンサでは、超小型の積層セラミックコンデンサが開発されており、プリント回路基板上にこれらの超小型積層セラミックコンデンサを多数実装してなる回路が実現されている。 For example, in capacitors, have been developed ultra small multilayer ceramic capacitor, the circuit formed by implementing a number of these miniature multilayer ceramic capacitor on a printed circuit board is realized.

【0003】また、電子部品の高密度実装を果たすために、複数のコンデンサを一体化してなるコンデンサアレイも用いられている。 [0003] In order to fulfill the high-density mounting of electronic components, it is also used capacitor array formed by integrating a plurality of capacitors. 従来の積層セラミックコンデンサアレイとしては、共通電極と個別電極とを交互に、または行方向にのみ連続した電極と列方向にのみ連続した電極を交互に積層し、素子の外縁部で電極の取り出しを行う積層セラミックコンデンサや、セラミック層を介して重なり合うように形成した内部電極の取り出しを素子内部に設けたスルーホール電極によって行う積層セラミックコンデンサアレイが知られている。 The conventional multilayer ceramic capacitor array, alternating with the common electrode and the individual electrode, by laminating a continuous electrode only continuous electrodes and the column only in or row direction alternately, the extraction electrode at the outer edge of the element and a multilayer ceramic capacitor that performs multilayer ceramic capacitor array to perform the through-hole electrode provided inside the element was taken out of the formed internal electrode so as to overlap through the ceramic layer is known.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、従来の積層セラミックコンデンサをプリント回路基板等の上に実装する場合、コンデンサ素子よりも一回り大きなランドを基板上に設ける必要があり、超小型積層セラミックコンデンサを多数実装しようとすると、より大きなランドが多数必要となり、高密度実装を実現することができないという問題があった。 [SUMMARY OF THE INVENTION However, when implementing the conventional multilayer ceramic capacitor on such as a printed circuit board, it is necessary to provide a large land on the substrate slightly larger than the capacitor element, miniature multilayer ceramic capacitor If you try are implementing a number of larger land a large number becomes necessary, there has been a problem that it is not possible to realize a high-density mounting.

【0005】また、電極の取り出しを素子の外縁部で行う積層セラミックコンデンサアレイにおいても、アレイ素子よりも一回り大きなランドが必要となり、高密度実装を実現することができないという問題があった。 [0005] Also in the laminated ceramic capacitor array taken out of the electrode at the outer edge of the element, a large land slightly larger than the array element is required, there is a problem that it is impossible to realize high-density mounting.

【0006】またスルーホール電極により電極の取り出しが行われる積層セラミックコンデンサアレイにおいては、素子を小型化していくと、内部電極の面積に対するスルーホール電極の断面積の割合が大きくなり、十分に小型化を図ることができないという問題があった。 [0006] In the multilayer ceramic capacitor array extraction electrodes are made by through-hole electrodes, when gradually miniaturized devices, the ratio of the cross-sectional area of ​​the through-hole electrodes is increased to the area of ​​the internal electrodes, sufficient miniaturization there is a problem that can not be achieved.

【0007】本発明の目的は、このような従来の問題点を解消し、素子の小型化を図ることができ、かつ高密度実装可能なセラミックコンデンサアレイを提供することにある。 An object of the present invention is to provide such solve the conventional problems, it is possible to reduce the size of the device, and high-density mounting can be ceramic capacitor array.

【0008】 [0008]

【課題を解決するための手段】本発明のコンデンサアレイは、セラミック焼結体内にセラミック層を介して厚み方向に重なり合うように複数の内部電極を形成することにより構成された複数のコンデンサユニットが焼結体内にm行×n列(但しm,nは2以上の整数)のマトリックス状に並設された積層コンデンサアレイであり、各コンデンサユニットの内部電極が、各コンデンサユニットの両側において焼結体の一方面から厚み方向に延びる溝または焼結体端面に交互に露出されており、かつ内部電極に電気的に接続されるように溝の内面及び焼結体端面に形成された連結電極と、各コンデンサユニットの焼結体の一方面に設けられる外部接続用電極と、連結電極と外部接続用電極との間を接続する引出し電極とを備え、 Capacitor array of the present invention According to an aspect of the plurality of capacitor unit constituted by forming a plurality of internal electrodes so as to overlap in the thickness direction through the ceramic layers in the ceramic sintered body is baked sintering the body m rows × n columns (where m, n is an integer of 2 or more) are stacked capacitor arrays arranged in a matrix of the internal electrodes of each capacitor unit is a sintered body at both sides of each capacitor unit and connecting electrodes formed on the inner and sintered end surface of the groove so as to be electrically connected are exposed alternately to the groove or sintered end surface extending in the thickness direction, and the internal electrode from one surface of, provided with external connection electrodes provided on one surface of the sintered body of each capacitor unit, and a lead-out electrode for connecting the connection electrode and the external connection electrodes,
各コンデンサユニットの隣接する連結電極間が、絶縁層により隔てられていることを特徴としている。 Between adjacent connecting electrodes of each capacitor unit is characterized by being separated by an insulating layer.

【0009】 [0009]

【作用】本発明に従うコンデンサアレイでは、複数のコンデンサユニットがm行×n列のマトリックス状に並設されており、各コンデンサユニットの両側において内部電極と電気的に接続されるように連結電極が設けられており、この連結電極が、引出し電極によって、各コンデンサユニットの焼結体の一方面に設けられた外部接続用電極に接続されている。 In the capacitor array according to the present invention, a plurality of capacitor unit are arranged in a matrix of m rows × n columns, the internal electrodes and electrically connected to such connecting electrodes at both sides of each capacitor unit provided, the connection electrode, the extraction electrode, and is connected to the external connection electrode provided on one surface of the sintered body of each capacitor unit. 従って、本発明のコンデンサアレイは、焼結体の一方面に設けられた外部接続用電極を用いて、プリント回路基板上に実装することができ、バンプ接合等により表面実装することができる。 Thus, the capacitor array of the present invention, by using the external connection electrode provided on one surface of the sintered body, can be mounted on a printed circuit board, it can be surface mounted by bump bonding or the like. このため、高密度実装が可能となり、実装コストの低減を図ることができる。 Therefore, it is possible to high-density mounting, it is possible to reduce the mounting cost.

【0010】また各コンデンサユニット毎に連結電極、 [0010] connection electrodes for each capacitor unit,
引出し電極及び外部接続用電極が設けられているので、 Since lead-out electrode and the external connection electrodes are provided,
各コンデンサユニットの容量を独立して取り出すことができる。 It can be taken out independently the capacitance of each capacitor unit.

【0011】さらにスルーホール電極等を用いていないので、各コンデンサユニットの小型化が可能である。 [0011] Furthermore, since not using through-hole electrode or the like, it is possible to miniaturize the respective capacitor unit. また、本発明のコンデンサアレイは、バンプ接合によりプリント回路基板上に表面実装できるものであり、外部接続用電極の形状は、最長径に対する最短径の比が0.1 The capacitor array of the present invention are those which can surface mounted on a printed circuit board by bump bonding, the shape of the external connection electrodes, the ratio of the shortest diameter to the longest diameter 0.1
以上であることが取付け強度の面から好ましい。 That it is preferable from the viewpoint of the mounting strength is higher.

【0012】 [0012]

【実施例】以下、本発明に従う実施例のコンデンサアレイを図面を参照しつつ説明することにより、本発明を明らかにする。 EXAMPLES Hereinafter, by describing the capacitor array of the embodiment according to the present invention with reference to the accompanying drawings, to clarify the present invention. なお、以下の説明においては、各実施例のコンデンサアレイの製造方法を先に説明することにより、該コンデンサアレイの構造を明らかにする。 In the following description, by describing the manufacturing method of the capacitor array of the examples above, reveal the structure of the capacitor array.

【0013】 第1の実施例まず、図1〜図4に示すような矩形のセラミックグリーンシート1〜4を用意する。 [0013] The first embodiment First, a ceramic green sheet to fourth rectangular as shown in FIGS. セラミックグリーンシートは、例えばチタン酸バリウム系セラミック粉末のような誘電体セラミック粉末を公知慣用のバインダ及び有機溶剤と混練することにより得られたスラリーをドクターブレード法等の適宜のシート成形法により成形し、打ち抜くことにより得られる。 The ceramic green sheets, for example, molded by barium titanate-based dielectric ceramic powder known conventional binder and a suitable sheet forming method such as a doctor blade method to slurry obtained by organic solvent and kneaded, such as a ceramic powder , obtained by punching.

【0014】図1を参照して、セラミックグリーンシート1の上面には、導電ペーストを印刷することによりパターンAの矩形内部電極5〜10が形成されている。 [0014] Referring to FIG. 1, the upper surface of the ceramic green sheet 1, a rectangular internal electrode 5-10 pattern A is formed by printing conductive paste. 図2を参照して、セラミックグリーンシート2の上面においても、パターンBとなるように矩形の内部電極11〜 Referring to FIG. 2, also in the upper surface of the ceramic green sheet 2, the internal electrodes 11 of the rectangular so that the pattern B
16が導電ペーストを印刷することにより形成されている。 16 is formed by printing conductive paste.

【0015】図3を参照して、セラミックグリーンシート3の上面においては、パターンCとして引出し電極1 [0015] With reference to FIG. 3, the upper surface of the ceramic green sheet 3, a drawer as the pattern C electrode 1
7が形成されている。 7 is formed. 図4を参照して、セラミックグリーンシート4においては、パターンDとして開孔部18 4, in the ceramic green sheet 4, opening 18 as a pattern D
が所定のパターンで形成されており、この開孔部18内にはカーボンを主成分とする充填材が充填されている。 There are formed in a predetermined pattern, this opening portion 18 is filled with a filling material mainly composed of carbon.

【0016】図1〜図4において、a−a線及びb−b [0016] In FIGS. 1 4, a-a line and b-b
線は、後において説明する、溝が形成される部分を示しており、各線で囲まれる部分がコンデンサユニットに相当する。 Lines will be described in later, shows a portion where the groove is formed, a portion surrounded by each line corresponds to a capacitor unit.

【0017】上記導電ペーストとしては、AgもしくはAg−Pd等の導電性粉末を含有する導電ペーストが用いられる。 [0017] As the conductive paste, the conductive paste containing conductive powder such as Ag or Ag-Pd is used. もっとも、導電ペーストの印刷の他、蒸着もしくはめっき等の他の導電膜形成法により内部電極5〜 However, other printing conductive paste, internal electrode 5 by another conductive film forming method such as vapor deposition or plating
10,11〜16及び引出し電極17を形成してもよい。 10,11~16 and it may form the lead electrodes 17.

【0018】次に、これらのセラミックグリーンシート1〜4、及び無地のセラミックグリーンシート19を所定枚数用意し、これを図1〜図4に示した向きのまま積層し、図5に略図的に示すように積層し、厚み方向に圧着する。 Next, these ceramic green sheets 1 to 4, and a plain ceramic green sheets 19 a predetermined number of prepared, which was laminated while the orientation shown in FIGS. 1 to 4, schematically in Figure 5 stacked as shown, crimped in the thickness direction. このようにして圧着することにより、積層体を得、この積層体を焼成することにより、図6に示す焼結体20が得られる。 By crimping in this manner to obtain a laminated body by firing the laminated body, a sintered body 20 shown in FIG. 6 is obtained.

【0019】図6を参照して、このようにして得られた積層体20の一方端面20aには、図1及び図2を参照すれば明らかなように、内部電極6,14,10が露出され、また図3に示す引出し電極17が露出されている。 [0019] With reference to FIG. 6, the one end face 20a of the thus laminated body 20 obtained by, as is apparent by referring to FIGS. 1 and 2, the exposed internal electrodes 6,14,10 It is also the lead-out electrode 17 shown in FIG. 3 is exposed. 同様に他方端面20b側にも、図示されないが、内部電極11,7,15及び引出し電極17が露出されている。 Similarly, the other end face 20b side, which is not shown, is exposed internal electrodes 11,7,15 and extraction electrode 17. また焼結体20の上面20cには、図4に示すパターンDの開孔部18が形成されている。 Also on the upper surface 20c of the sintered body 20, openings 18 of the pattern D shown in FIG. 4 is formed. 開孔部18内のカーボン等は焼成の際に除去されるので、開孔部18 Since carbon or the like in the opening 18 is removed during firing, opening 18
が孔のあいた状態で残っている。 There has been left in a state in which the perforated holes.

【0020】図7は、図6に示すA−A線に沿う断面図であり、図8は図6に示すB−B線に沿う断面図である。 [0020] FIG. 7 is a sectional view taken along the line A-A shown in FIG. 6, FIG. 8 is a sectional view taken along the line B-B shown in FIG. なお、図7及び図8においては内部電極の図示をわかりやすくするためハッチングを省略している。 Note that not hatched for clarity of illustration of the internal electrodes 7 and 8. また以下の同様の図面においても同じくハッチングを省略する。 The same is omitted hatching applies to the following similar drawings.

【0021】図9は、セラミック焼結体20に、図1〜 [0021] Figure 9, the ceramic sintered body 20, FIG. 1
図4に示すa−a線に沿う溝を形成した後の状態を示す斜視図である。 Is a perspective view showing a state after forming a groove along the line a-a shown in FIG. 図9を参照して、焼結体20の上面20 Referring to FIG. 9, the upper surface of the sintered body 20 20
cからは厚み方向に溝21及び溝22が形成されている。 Groove 21 and groove 22 are formed in the thickness direction c. From 図10(a)は、図9のA−A線に沿う断面図である。 10 (a) is a sectional view taken along the line A-A of FIG. 図10(a)を参照して、溝22の形成により、引出し電極17が分割され、引出し電極17a,17bが溝22に露出するように構成され、同様に内部電極12 Figure 10 (a), the by formation of the groove 22, the extraction electrode 17 is divided, the extraction electrode 17a, 17b is configured so as to be exposed to the groove 22, similarly internal electrodes 12
が分割され、内部電極12a,12bが溝22に露出するように構成されている。 There is divided, internal electrodes 12a, 12b are configured so as to be exposed to the groove 22. また溝21の形成により、同様に引出し電極が分割され、内部電極5も分割されて内部電極5a,5bとなり溝21に露出している。 Also the formation of the groove 21, similarly extraction electrode is divided and exposed internal electrode 5 be divided internal electrodes 5a, and 5b next groove 21. 同様にして、図1に示す内部電極8、図2に示す内部電極1 Similarly, the internal electrode 8 shown in FIG. 1, the internal electrode 1 shown in FIG. 2
6、及び図3に示す他の引出し電極17が、溝22の形成により、分割され溝22に露出する。 6, and other lead-out electrode 17 shown in FIG. 3, the formation of the groove 22, exposed to the divided grooves 22. また溝21に関しても同様に、図1に示す内部電極9、図2に示す内部電極13、及び図3に示す他の引出し電極17が分割され、溝21に露出する。 Also similarly with respect to the groove 21, the internal electrode 9 shown in FIG. 1, the internal electrode 13 shown in FIG. 2, and other lead-out electrode 17 shown in FIG. 3 is divided to expose the groove 21.

【0022】溝21,22の加工は、ダイヤモンドカッターやダイシングマシーン等を用いて行うことができる。 [0022] The processing of the grooves 21 and 22, can be carried out using a diamond cutter or a dicing machine or the like. また、溝21,22の幅は、図10(a)から明らかなように、溝21,22内に内部電極11,12が、 The width of the groove 21, as is clear from FIG. 10 (a), the internal electrodes 11 and 12 in the groove 21 and 22,
溝22内に内部電極5,6が露出しないような幅に選択される。 Internal electrodes 5 and 6 are selected width that is not exposed in the groove 22. また溝21,22の深さは、重なり合っている内部電極の最下方に位置する内部電極より下側に至るように選択される。 The depth of the grooves 21 and 22 are chosen so as to reach below the internal electrode located lowermost internal electrodes overlap.

【0023】次に、図10(b)を参照して、溝21, Next, with reference to FIG. 10 (b), the grooves 21,
22に例えばマイクロ・ディスペンサーを用いることにより、AgあるいはAg−Pdペーストを充填し、これを例えば850℃の温度で焼き付けることにより導電層23,24を形成する。 By using a micro-dispenser, for example, in 22, filled with Ag or Ag-Pd paste to form the conductive layers 23 and 24 by baking it at a temperature of, for example, 850 ° C.. これによって、導電層24が、 Thereby, the conductive layer 24 is,
引出し電極17a,17b及び内部電極12a,12b Lead electrodes 17a, 17b and the internal electrodes 12a, 12b
と接し、電気的に接続される。 And contact are electrically connected. 同様に、導電層23においても引出し電極及び内部電極5a,5bと接し、電気的に接続される。 Similarly, the extraction electrode and the internal electrode 5a in the conductive layer 23, 5b and contact are electrically connected. またこの際、開孔部18にも導電ペーストが充填され、これが焼き付けられることにより、外部接続用電極25,26が形成される。 Also at this time, also the conductive paste is filled in the opening 18, by which is baked, the external connection electrodes 25 and 26 are formed.

【0024】次に、図10(c)を参照して、導電層2 Next, with reference to FIG. 10 (c), the conductive layer 2
3,24に該導電層よりも幅が狭く、かつ深い溝27, Narrower than the conductive layer to 3 and 24, and deep grooves 27,
28が形成される。 28 is formed. これによって導電層が分割し一部が残存することにより、連結電極23a,23b及び連結電極24a,24bが形成される。 By this way the conductive layer is partially divided remains, connection electrodes 23a, 23b and the connecting electrodes 24a, 24b are formed. 連結電極24aは引出し電極17a及び内部電極12aと電気的に接続しており、連結電極24bは引出し電極17b及び内部電極12bに電気的に接続している。 Connection electrode 24a is electrically connected to the lead electrode 17a and the internal electrode 12a, connection electrode 24b is electrically connected to the lead electrode 17b and the internal electrode 12b. また引出し電極17a The lead-out electrode 17a
は外部接続用電極25と電気的に接続しており、引出し電極17bは外部接続用電極26と電気的に接続している。 Is electrically connected to the external connection electrode 25, the extraction electrode 17b is connected electrodes 26 and electrically external connections.

【0025】同様にして、連結電極23aは内部電極5 [0025] Similarly, the connection electrode 23a inside electrode 5
aと電気的に接続すると共に、一方の引出し電極及び外部接続用電極と電気的に接続している。 a and thereby electrically connected, it is electrically and one of the lead electrode and the external connection electrodes connected. 連結電極23b Connection electrode 23b
も同様に内部電極5bと電気的に接続すると共に、他方の引出し電極及び外部接続用電極と電気的に接続している。 With similarly connected to the internal electrodes 5b and electrical, and electrical and other lead-out electrode and the external connection electrodes connected. 従って、連結電極24a,24b及び23a,23 Therefore, the connection electrode 24a, 24b and 23a, 23
bは、焼結体20内の内部電極に対し厚み方向において一層おきに電気的に接続するよう構成されている。 b is configured to electrically connect to every other layer in the thickness direction to the internal electrodes in the sintered body 20.

【0026】次に、この溝27,28に、例えばマイクロ・ディスペンサーを用い、例えばPd−Al−Si系のガラスペーストを充填し、充填した後、例えば800 Next, in the groove 27 and 28, for example using a micro dispenser, filled with for instance Pd-Al-Si-based glass paste, after filling, for example, 800
℃の温度で焼き付けを行い、図11に示すように絶縁層29,30を形成する。 ℃ performed baked at a temperature of, an insulating layer 29 as shown in FIG. 11. これによって、連結電極23 Thereby, the connection electrode 23
a,24aと連結電極23b,24bとの間に絶縁層2 a, 24a and the connection electrode 23b, an insulating layer between the 24b 2
9,30が介在するよう構成される。 9,30 is configured to intervening. このような絶縁層29,30を構成する材料としては、ガラスペーストに限らず、絶縁性を有するセラミック等の任意の材料を用いることができる。 As a material for forming such an insulating layer 29 is not limited to a glass paste can be any material such as a ceramic having an insulating property.

【0027】また、連結電極23a,23b及び24 [0027] The connecting electrodes 23a, 23b and 24
a,24bは焼結体20の上面に至るまでは形成されていないので、これらの連結電極の上を絶縁層29,30 a, because 24b is not formed up to the upper surface of the sintered body 20, an insulating over these connection electrode layers 29 and 30
によって覆うことができる。 It can be covered by.

【0028】次に、図12を参照して、図1〜図4に示すb−b線に沿って溝31及び溝32を形成する。 Next, with reference to FIG. 12, a groove 31 and the groove 32 along the line b-b shown in FIGS. 図1 Figure 1
3は図12のA−A線に沿う断面図であり、図14は図12のB−B線に沿う断面図である。 3 is a sectional view taken along line A-A of FIG. 12, FIG. 14 is a sectional view taken along the line B-B in FIG. 12. 図14から明らかなように、溝31及び32は、溝31,32の両側に配置されている内部電極が溝31,32の内壁に露出しないような幅に形成される。 As apparent from FIG. 14, the grooves 31 and 32, internal electrodes are arranged on both sides of the groove 31 is formed to a width such as not to be exposed to the inner wall of the groove 31. また各コンデンサユニットの外側端面には、図12に示すように、連結電極34〜3 Also on the outer end face of each capacitor unit, as shown in FIG. 12, connection electrodes 34-3
9が形成され、この連結電極34〜39によって、各コンデンサユニットの外側端面に露出している内部電極が電気的に接続される。 9 is formed by the connection electrode 34 to 39, the internal electrodes exposed to the outer end face of each capacitor unit is electrically connected. この連結電極34〜39の形成は、導電ペーストの塗布・焼き付け等の公知の電極形成法によって形成させることができる。 The formation of the connection electrode 34 to 39 may be formed by known electrode formation process of coating and baking, etc. of the conductive paste.

【0029】図13に示すように、外側端面に形成される連結電極36によって内部電極6が一層ごとに接続され、また引出し電極を介して外部接続用電極40と電気的に接続される。 As shown in FIG. 13, the internal electrodes 6 are connected to each layer by a connecting electrode 36 formed on the outer end face and is electrically connected to the external connection electrodes 40 via the lead electrode. 同様に連結電極39によって内部電極11が一層ごとに電気的に接続され、外部接続用電極4 Likewise the internal electrode 11 is electrically connected to each layer by a connecting electrode 39, the electrode 4 for external connection
1が引出し電極を介して連結電極39に電気的に接続される。 1 is electrically connected to the connection electrode 39 via the lead electrode.

【0030】以上のようにして、図12に示す本実施例の積層コンデンサアレイ33が得られる。 [0030] As described above, the multilayer capacitor array 33 of this embodiment shown in FIG. 12 is obtained. 本実施例の積層コンデンサアレイ33では、9個のコンデンサユニットが構成されている。 In the multilayer capacitor array 33 of the present embodiment, nine capacitors units are configured. すなわち、m=3及びn=3のマトリックス状のコンデンサアレイが構成されており、コンデンサユニット33A〜33Iが構成されている。 That, m = 3 and n = has a matrix of a capacitor array 3 is constituted, the capacitor unit 33A~33I is configured. 図13を参照して、コンデンサユニット33Aに対しては連結電極39及び連結電極23aが、コンデンサユニット33Bに対しては連結電極23b及び連結電極24a Referring to FIG. 13, the connection electrode 39 and the connecting electrode 23a for the capacitor unit 33A is, connection electrodes 23b and the connecting electrode 24a for capacitor unit 33B
が、コンデンサユニット33Cに対しては連結電極24 But the connection electrode 24 for the capacitor unit 33C
b及び連結電極36がそれぞれ容量取り出しのための一対の電極となる。 b and the connecting electrode 36 is a pair of electrodes for each volume extraction. 各コンデンサユニット間においては絶縁層29または絶縁層30及び溝31,32が介在しているので、各コンデンサユニット間の浮遊容量による悪影響を低減させることができる構造となっている。 Since the insulating layer 29 or the insulating layer 30 and the grooves 31, 32 is interposed between the capacitor unit has a structure capable of reducing the adverse effects of stray capacitance between each capacitor unit.

【0031】図12を参照して、本実施例の積層コンデンサアレイ33には、例えば参照番号25,26,40 [0031] With reference to FIG. 12, in the multilayer capacitor array 33 of the present embodiment, for example, reference numbers 25,26,40
〜42で示すような外部接続用電極が形成されている。 External connection electrode is formed as shown in to 42.
これらの外部接続用電極は引出し電極及び連結電極を介して各コンデンサユニットの内部電極に電気的に接続されている。 These external connection electrodes are electrically connected to the internal electrodes of each capacitor unit through a lead electrode and the connecting electrode. 従って、これらの外部接続用電極にバンプ接合等することによってプリント回路基板上に実装することができる。 Therefore, it is possible to implement on a printed circuit board by bump bonding or the like to these external connection electrodes. 例えば、図15に示すように、コンデンサユニット33Bに対しては外部接続用電極25,42が設けられており、この部分を下に向けてこれらの外部接続用電極に対応するよう設けられたプリント回路基板のランド上にバンプ接合等によって表面実装することができる。 For example, as shown in FIG. 15, for the capacitor unit 33B and the external connection electrodes 25,42 are provided, as provided print corresponding to these external connection electrodes toward the portion below it can be surface-mounted by bump bonding or the like on the circuit board lands. 従って、従来のようにコンデンサ素子よりも大きなランドを必要とすることなく、高密度実装が可能となる。 Therefore, without requiring a large land than capacitor element as in the prior art, the high-density mounting.

【0032】次に、具体的な実験結果につき説明する。 [0032] Next, will be described specific experimental results.
セラミックグリーンシート1〜4として、チタン酸バリウム系誘電体セラミック粉末を主体としたスラリーを用い、厚み10μmに成形されたものを用いた。 As the ceramic green sheets 1 to 4, using a slurry mainly composed of barium-based dielectric ceramic titanate powder used it was formed into a thickness of 10 [mu] m. 内部電極としては、銀及びパラジウムを主成分とした導電ペーストを塗布して形成した。 As the internal electrodes, to form a conductive paste mainly composed of silver and palladium was applied. 図4に示す開孔部18の大きさは40μmの直径とした。 The size of the openings 18 shown in FIG. 4 is a diameter of 40 [mu] m. これらのセラミックグリーンシートを積層圧着し、1350℃で焼成し、焼結体20 These ceramic green sheets are laminated crimping, and fired at 1350 ° C., the sintered body 20
とした。 And the. 幅150μmの溝21,22(図9参照)を形成し、連結電極を形成するための導電ペーストとしてセラミックパウダーを混ぜた銀ペーストを溝21,22に充填した後、850℃の温度で焼き付けた。 Forming grooves 21 and 22 (see FIG. 9) of width 150 [mu] m, the silver paste mixed with ceramic powder as a conductive paste for forming the connecting electrodes after filling the grooves 21 and 22 and baked at a temperature of 850 ° C. . 次に、幅1 Then, width 1
00μmの溝27,28(図10(c)参照)を形成し、これにPb−Al−Si系ガラスを充填し、800 Grooves 27 and 28 form a (see FIG. 10 (c)) of 00Myuemu, which was filled with Pb-Al-Si-based glass, 800
℃で焼き付けた。 Baked at ℃. 次に幅300μmの溝31,32(図12参照)を形成し、焼結体の外側端面に連結電極を形成して、最終的に2.5mm×2.5mmの平面形状を有する3行・3列のコンデンサアレイ33(図12参照)を得た。 Then a groove 31, 32 of width 300 [mu] m (see FIG. 12), to form the connection electrodes on the outer end surface of the sintered body, 3 rows having a planar shape of the final 2.5 mm × 2.5 mm · three rows of capacitor array 33 to obtain a (see FIG. 12).

【0033】本実施例のコンデンサアレイ33と、同じ材料を用い積層数等の条件を等しくした、電極の取り出しを素子の外縁部で行う比較の積層コンデンサ(比較例1)及び内部電極の取り出しが素子内部に設けられたスルーホールによって行われる複数のコンデンサ機能が連続してマトリックス状に形成されたコンデンサアレイ(比較例2)とを、それぞれ10mm×10mmの試験基板上に最密度実装となるように取付け、実装容量密度を比較した。 [0033] The capacitor array 33 of this example was equal condition number of layers, such as using the same material, the multilayer capacitor (Comparative Example 1) of comparison to carry out the extraction electrode at the outer edge of the element and the removal of internal electrodes a plurality of capacitors arrays formed in a matrix capacitor function continuously (Comparative example 2) performed by the through hole provided in the internal element and the, so that each becomes the most density mounting on 10 mm × 10 mm of the test substrate the mounting and compared implementation capacity density. その結果、本実施例では7.3μF/cm As a result, in this embodiment 7.3μF / cm
2であるのに対し、比較例1では6.5μF/cm 2であり、比較例2では5.0μF/cm 2であった。 While a 2, a comparative example 1, 6.5μF / cm 2, was 5.0μF / cm 2 in Comparative Example 2.

【0034】またこれらの実施例及び比較例1,2について温度サイクル試験及び振動試験を行った。 Further the temperature was cycle test and vibration test for these Examples and Comparative Examples 1 and 2. 温度サイクル試験では、−25℃と125℃の間の温度変化を1 In the temperature cycle test, 1 a temperature change between -25 ° C. and 125 ° C.
000サイクル与えた後、絶縁抵抗値を測定し、10% 000 after giving cycle, to measure the insulation resistance, 10%
以上の変化のあったサンプルを故障と見なした。 It was regarded as a failure of a sample of more changes. 振動試験では、x,y,z方向に、10→2000→10Hz In the vibration test, x, y, z directions, 10 → 2000 → 10Hz
(1.55mm)の振動をそれぞれ1時間与えた後、絶縁抵抗値を測定し、10%以上変化のあったサンプルを故障と見なした。 After giving each 1 hour vibrations (1.55 mm), the insulation resistance value was measured, it was considered a failure and there was a sample of change more than 10%. この結果、実施例及び比較例1,2のいずれについても故障率が0%であった。 As a result, all the even failure rate of the Examples and Comparative Examples 1 and 2 was 0%.

【0035】これらの結果から明らかなように、本発明に従う実施例のコンデンサアレイは、従来のコンデンサ素子と同様の信頼性を有し、かつ高密度実装を可能とすることのできるコンデンサアレイであることがわかる。 [0035] As apparent from these results, the capacitor array according to Example according to the invention has the same reliability as the conventional capacitor element, and is a capacitor array which can enable high-density mounting it can be seen.

【0036】 第2の実施例図1及び図2に示す内部電極を形成したセラミックグリーンシート1,2と、図16に示すセラミックグリーンシート50を用いて第2の実施例のコンデンサアレイを作製する。 [0036] to produce a ceramic green sheet 1 forming the internal electrodes shown in Figure 1 and Figure 2 a second embodiment, the capacitor array of the second embodiment using the ceramic green sheet 50 shown in FIG. 16 . 図16を参照して、このセラミックグリーンシート50においては、各コンデンサユニットに相当する領域に引出し電極51及びその先端部に外部接続用電極52が形成されている。 Referring to FIG. 16, in the ceramic green sheet 50, the external connection electrodes 52 are formed on the extraction electrode 51 and the distal end in a region corresponding to each capacitor unit. この引出し電極51及び外部接続用電極52は、図1及び図2に示すセラミックグリーンシート1,2における内部電極と同様に、AgもしくはAg−Pd等の導電性粉末を含有する導電ペーストの印刷や、あるいは蒸着もしくはめっき等の他の導電膜形成方法により形成させることができる。 The extraction electrode 51 and the external connection electrode 52, like the internal electrodes in the ceramic green sheets 1 and 2 shown in FIGS. 1 and 2, Ya printing conductive paste containing conductive powder such as Ag or Ag-Pd , or it may be formed by another conductive film forming method such as vapor deposition or plating.

【0037】図17に示すように、このセラミックグリーンシート50の下に無地のセラミックグリーンシート19を複数枚積層し、さらに図1及び図2に示すセラミックグリーンシート1,2を交互に所定枚数積層し、さらに下方には無地のセラミックグリーンシート19を複数枚積層したものを厚み方向に圧着する。 As shown in FIG. 17, the ceramic green sheet plain ceramic green sheet 19 under 50 laminating a plurality, further predetermined number laminating ceramic green sheets 1 and 2 are alternately shown in FIGS. 1 and 2 and, further downward crimping the formed by laminating a plurality of plain ceramic green sheets 19 in the thickness direction. このようにして得られた積層体を焼成することにより、図18に示す焼結体53が得られる。 By firing the thus obtained laminate is sintered body 53 shown in FIG. 18 is obtained.

【0038】図18を参照して、焼結体53の一方端面53aには、内部電極6,14,10が露出されており、他方側面53b側にも図示されないが、同様に図1 [0038] With reference to FIG. 18, the one end face 53a of the sintered body 53 is exposed internal electrodes 6,14,10, but are not shown on the other side surface 53b side, likewise Fig. 1
の内部電極11,7,15が露出されている。 Internal electrodes 11,7,15 are exposed. 焼結体5 Sintered body 5
3の上方面53cには、セラミックグリーンシート50 3 of the upper face 53c, ceramic green sheet 50
による引出し電極51及びその両端に設けられた外部接続用電極52が形成されている。 External connection electrode 52 is formed provided on the extraction electrode 51 and both ends thereof by.

【0039】図19は、図18のA−A線に沿う断面図であり、図20は図18のB−B線に沿う断面図である。 FIG. 19 is a sectional view taken along line A-A of FIG. 18, FIG. 20 is a sectional view taken along line B-B in FIG. 18. 図19及び図20から明らかなように、図1に示すセラミックグリーンシート1及び図2に示すセラミックグリーンシート2を交互に積み重ねることにより内部電極が重なり合った構造が形成されている。 As it is apparent from FIGS. 19 and 20, the structure in which overlap the internal electrode is formed by stacking alternately ceramic green sheet 2 shown in the ceramic green sheets 1 and 2 shown in FIG.

【0040】次に、図21を参照して、図1、図2及び図16に示すa−a線に沿い、焼結体53に溝54,5 Next, with reference to FIG. 21, FIG. 1, along the line a-a shown in FIGS. 2 and 16, the grooves in the sintered body 53 54,5
5を形成する。 5 to form. 図21に示されるように、この溝54, As shown in FIG. 21, the groove 54,
55により、焼結体53の上方面53cに形成された引出し電極51が分割され引出し電極51a,51bとなる。 By 55, the extraction electrode 51 formed on the surface 53c on the sintered body 53 is divided extraction electrode 51a, the 51b.

【0041】図22(a)は、図21のA−A線に沿う断面図である。 FIG. 22 (a) is a sectional view taken along the line A-A in FIG. 21. 図22(a)に示されるように、溝5 As shown in FIG. 22 (a), the groove 5
4,55の形成により、引出し電極51が分割され引出し電極51a,51bとなり、溝54,55に引出し電極51a,51bが露出される。 The formation of 4,55, extraction electrode 51a extraction electrode 51 is divided, next to 51b, the extraction electrode 51a in the groove 54 and 55, 51b are exposed. また溝54により内部電極5が分割され内部電極5a,5bとなり、溝54に露出される。 The internal electrodes 5a internal electrode 5 is divided by the groove 54, next to 5b, is exposed to the groove 54. 同様に溝55により内部電極12が分割され、内部電極12a,12bとなり、溝55に露出される。 Similarly divided internal electrode 12 by the groove 55, the internal electrodes 12a, 12b, and the exposed to the groove 55.

【0042】次に、図22(b)を参照して、溝54, Next, with reference to FIG. 22 (b), the grooves 54,
55に、上記第1の実施例と同様に、マイクロ・ディスペンサーを用いてセラミックスパウダーを混ぜた銀ペーストを充填した後850℃で焼き付けを行い、導電層5 55, as in the first embodiment, performed baking at 850 ° C. After filling the silver paste mixed with ceramic powder using a micro dispenser, conductive layer 5
6,57を形成する。 To form a 6,57. このような導電層56,57は、 Such conductive layers 56 and 57,
それぞれ引出し電極51a,51b及び内部電極5a, Each extraction electrode 51a, 51b and the internal electrodes 5a,
5bまたは内部電極12a,12bと接し電気的に接続された状態となる。 5b or the internal electrode 12a, an electrically connected state contact with 12b.

【0043】次に、図22(c)を参照して、導電層5 Next, with reference to FIG. 22 (c), the conductive layer 5
6,57に、これらの幅よりも狭くかつ深い溝58,5 To 6,57, narrow and deep trenches than these widths 58,5
9を形成する。 9 to the formation. この溝58,59の形成により、導電層56が分割され連結電極56a,56bとなり、同様に導電層57が分割され連結電極57a,57bとなる。 The formation of the grooves 58 and 59, conductive layer 56 is divided connection electrodes 56a, 56b, and the same conductive layer 57 is divided connection electrode 57a, the 57 b.
連結電極56aは引出し電極51a及び内部電極5aと電気的に接続され、連結電極56bは引出し電極51b Connection electrode 56a is electrically connected to the lead electrode 51a and the internal electrode 5a, the connection electrode 56b is lead electrode 51b
及び内部電極5bと電気的に接続され、連結電極57a And the internal electrode 5b and is electrically connected to the connecting electrode 57a
は引出し電極51a及び内部電極12aと電気的に接続され、連結電極57bは引出し電極51b及び内部電極12bと電気的に接続される。 The lead electrode 51a and the internal electrode 12a and is electrically connected to the connecting electrode 57b is electrically connected to the lead electrode 51b and the internal electrode 12b.

【0044】次に、図23を参照して、溝58,59 Next, with reference to FIG. 23, the grooves 58 and 59
に、上記第1の実施例と同様にして、Pb−Al−Si To, in the same manner as in the first embodiment, Pb-Al-Si
系ガラス等のガラスペーストを充填し、充填後に例えば800℃程度の温度で熱処理し、絶縁層60及び61を形成する。 Filling a glass paste, such as system glass, heat-treated at, for example, about 800 ° C. temperature after filling, the insulating layer 60 and 61. 絶縁層60により連結電極56a,56b間が絶縁され、絶縁層61により連結電極57a,57b Connection electrode 56a by the insulating layer 60, between 56b are insulated, connection electrodes 57a by the insulating layer 61, 57 b
間が絶縁される。 Between is insulated.

【0045】次に図24を参照して、図1、図2及び図16に示すb−b線に沿って溝62,63を形成し、さらに焼結体の外側端面の各コンデンサユニットの部分に導電ペーストの塗布・焼き付け等により連結電極65〜 [0045] Next, with reference to FIG. 24, the portion of the capacitor unit of the outer end surface of FIG. 1, a groove 62, 63 along the line b-b shown in FIGS. 2 and 16, further sintered body connecting electrodes 65 by applying and baking, etc. of the conductive paste
70を形成する。 70 to form a. 図25は、図24のA−A線に沿う断面図であり、図26は図24のB−B線に沿う断面図である。 Figure 25 is a sectional view taken along line A-A of FIG. 24, FIG. 26 is a sectional view taken along line B-B in FIG. 24. 図24を参照して、このようにして焼結体の両側に連結電極を形成することにより、積層コンデンサアレイ64が得られる。 Referring to FIG. 24, by forming a connection electrode on both sides of the thus sintered body, the multilayer capacitor array 64 is obtained. この積層コンデンサアレイ64においては、9個のコンデンサユニット64A〜64Iが構成されている。 In this multilayer capacitor array 64, nine capacitor unit 64A~64I is constructed.

【0046】図25を参照して、例えばコンデンサユニット64Cに着目すると、内部電極6は焼結体の側面に露出しているので、連結電極67を形成することによって、連結電極67と電気的に接続することができ、この連結電極67は、焼結体の上方面に形成された引出し電極51及び外部接続用電極52に電気的に接続される。 [0046] With reference to FIG. 25, for example, when focusing on the capacitor unit 64C, the internal electrodes 6 are exposed to the side surface of the sintered body, by forming a connection electrode 67, connection electrode 67 and the electrically can be connected, the connection electrode 67 is electrically connected to the lead electrode 51 and the external connection electrodes 52 are formed on upper face of the sintered body.
またコンデンサユニット64C内の他方の内部電極12 The internal electrodes 12 of the other in the capacitor unit 64C
bは、連結電極57bに電気的に接続されており、引出し電極51bを介して外部接続用電極52に電気的に接続されている。 b is electrically connected to the connection electrode 57 b, and is electrically connected to the external connection electrodes 52 via the lead electrode 51b. 他のコンデンサユニットにおいても同様に、交互に積層された内部電極がそれぞれ両端の連結電極に電気的に接続されており、引出し電極を介して積層コンデンサアレイ64の上方面に形成された外部接続用電極52に電気的に接続されている。 Similarly in other capacitor unit, and internal electrodes are alternately laminated is electrically connected to the connection electrode of the opposite ends, for external connection formed on upper face of the multilayer capacitor array 64 via the lead electrode It is electrically connected to the electrode 52. 従って、各コンデンサユニット64A〜64Iの外部接続用電極52が積層セラミックコンデンサアレイ64の一方面に形成されており、これらの外部接続用電極52を用いて、例えばバンプ接合により、プリント回路基板上に表面実装することができる。 Therefore, the external connection electrodes 52 of the capacitor unit 64A~64I is formed on one surface of the multilayer ceramic capacitor array 64, using these external connection electrode 52, for example, by bump bonding, on a printed circuit board it can be surface-mounted.

【0047】図27を参照して、この実施例の積層コンデンサアレイでは、連結電極57a,57bの上方端面を覆うように絶縁層61を形成している。 [0047] With reference to FIG. 27, the multilayer capacitor array of this embodiment, the connection electrode 57a, and an insulating layer 61 to cover the upper end face of 57 b. このように絶縁層61を形成することにより、引出し電極51a,5 By forming such an insulating layer 61, lead-out electrodes 51a, 5
1b間での電気的なリークを防止している。 Thereby preventing electrical leakage between 1b.

【0048】さらに、必要に応じて、図28に示すように、絶縁層61の被覆面積を広げ、引出し電極51a, [0048] Further, if necessary, as shown in FIG. 28, widening the coverage area of ​​the insulating layer 61, lead-out electrodes 51a,
51bの部分をも絶縁層61によって被覆してもよい。 May be covered by an insulating layer 61 is also a portion of 51b.
次に、具体的な実験結果につき説明する。 Next, it will be described specific experimental results.

【0049】セラミックグリーンシート1,2,19, The ceramic green sheet 1,2,19,
50として、チタン酸バリウム系誘電体セラミック粉末を主体としたスラリーを用い、厚み10μmに成形されたものを用いた。 As 50, using a slurry mainly composed of barium-based dielectric ceramic titanate powder used was formed into a thickness of 10 [mu] m. 内部電極、引出し電極及び外部接続用電極としては、銀を主成分とした導電ペーストを塗布し焼き付けることにより形成した。 Internal electrodes, the lead electrode and the external connection electrodes were formed by baking coating a conductive paste mainly composed of silver. このようなセラミックグリーンシートを積層し圧着した後、1350℃で焼成して焼結体とした。 After the laminated bonding such ceramic green sheets to obtain a sintered body fired at 1350 ° C..

【0050】ダイヤモンド・カッターを用いて、幅15 [0050] using a diamond cutter, width 15
0μmの溝54,55(図21参照)を形成し、連結電極を形成するための導電ペーストとしてセラミックパウダーを混ぜた銀ペーストを溝54,55に充填した後、 Grooves 54 and 55 (see FIG. 21) is formed of 0 .mu.m, after filling a silver paste mixed with ceramic powder into the grooves 54, 55 as a conductive paste for forming the connection electrode,
850℃の温度で焼き付けた。 Baked at a temperature of 850 ℃. 次に幅100μmの溝5 Then the groove width 100 [mu] m 5
8,59(図22(c)参照)を形成し、これにPb− 8,59 form a (FIG. 22 (c) refer) to Pb-
Al−Si系ガラスを充填し、800℃で焼き付けた。 Filled with Al-Si-based glass, and baked at 800 ° C..
次に、幅300μmの溝62,63(図24参照)を形成し、最終的に、2.0mm×3.0mmの平面形状を有する3行・3列のコンデンサアレイ64を得た。 Then, a groove 62 and 63 of width 300 [mu] m (see FIG. 24), finally, to obtain a capacitor array 64 of three rows, three columns having a planar shape of 2.0 mm × 3.0 mm.

【0051】この実施例のコンデンサアレイ64と、同じ材料を用い積層数等の条件を等しくした、電極の取り出しを素子の外縁部で行う比較の積層コンデンサ(比較例3)及び内部電極の取り出しが素子内部に設けられたスルーホールによって行われる複数のコンデンサ機能が連続してマトリック状に形成されたコンデンサアレイ(比較例4)を作製した。 [0051] The capacitor array 64 in this example was equal condition number of layers, such as using the same material, the multilayer capacitor (Comparative Example 3) of comparison to perform take-out of the electrode at the outer edge of the element and the removal of internal electrodes a plurality of capacitors functions performed by a through hole provided inside device was fabricated a capacitor array formed in a matrix in succession (Comparative example 4). 本実施例、及び比較例3,4 This embodiment, and Comparative Examples 3 and 4
のそれぞれのコンデンサを10mm×10mmの試験基板上に最密度実装となるように取付け、実装容量密度を比較した。 Attaching each of the capacitors such that the highest density mounting on 10 mm × 10 mm of the test substrate were compared implementation capacity density. その結果、本実施例では7.3μF/cm 2 As a result, in this embodiment 7.3μF / cm 2
であるのに対し、比較例3では6.5μF/cm 2であり、比較例4では5.0μF/cm 2であった。 To which the in a comparative example 3, 6.5μF / cm 2, was 5.0μF / cm 2 in Comparative Example 4.

【0052】また、これらの実施例及び比較例3,4について、温度サイクル試験及び振動試験を行った。 [0052] Also, for these examples and comparative examples 3 and 4 were subjected to a temperature cycle test and vibration test. 温度サイクル試験では、−25℃と125℃の間の温度変化を1000サイクル与えた後、絶縁抵抗値を測定し、1 At a temperature cycle test, after giving a temperature change between -25 ° C. and 125 ° C. 1000 cycles, measure the insulation resistance, 1
0%以上の変化のあったサンプルを故障と見なした。 The a sample of 0% or more changes were considered a failure. 振動試験では、x,y,z方向に、10→2000→10 In the vibration test, x, y, z directions, 10 → 2000 → 10
Hz(1.55mm)の振動をそれぞれ1時間与えた後、絶縁抵抗値を測定し、10%以上の変化のあったサンプルを故障と見なした。 After giving each 1 hour vibrations Hz (1.55 mm), the insulation resistance value was measured, it was considered a failure and there was a sample of change of 10% or more. この結果、本実施例及び比較例3,4のいずれについても故障率が0%であった。 As a result, all the even failure rate of the Examples and Comparative Examples 3 and 4 was 0%.

【0053】これらの結果から明らかなように、本発明に従う実施例のコンデンサアレイは、従来のコンデンサ素子と同様の信頼性を有し、かつ高密度実装を可能とすることのできるコンデンサアレイであることがわかる。 [0053] As apparent from these results, the capacitor array according to Example according to the invention has the same reliability as the conventional capacitor element, and is a capacitor array which can enable high-density mounting it can be seen.

【0054】上記第1の実施例及び第2の実施例においては、各コンデンサユニット間に空間を形成するための溝31,32(図12参照)及び溝62,63(図24 [0054] In the first embodiment and the second embodiment, the grooves 31 and 32 for forming a space between the capacitor unit (see FIG. 12) and the grooves 62, 63 (FIG. 24
参照)を形成しているが、このような溝の形成は浮遊容量の低減の意味からは好ましいものであるが、本発明においては必ずしも形成する必要はない。 Although forming a reference), although the formation of such a groove are preferred from the meaning of the reduction of the stray capacitance, it is not always necessary to form in the present invention. またこのような溝内に、ガラス等の低誘電体層を形成させても浮遊容量の低減に効果がある。 Also in such grooves is effective in reducing the stray capacitance to form a low-dielectric layer such as glass.

【0055】また、上述した第1及び第2の実施例では、図示したセラミックグリーンシートを用い、そのまま積層し、上記各工程を経ることにより3行×3列のコンデンサアレイを得たが、より大きなセラミックグリーンシートを用い、m≧4及びn≧4のコンデンサアレイを製作した後、厚み方向に切断して、所定の行及び列数のコンデンサアレイを得てもよい。 [0055] In the first and second embodiments described above, using a ceramic green sheet shown, as it is stacked, but to obtain a capacitor array of 3 rows × 3 columns Through the above steps, more big using ceramic green sheets, after preparing capacitor array of m ≧ 4 and n ≧ 4, was cut in the thickness direction may be obtained a predetermined row and column number of the capacitor array.

【0056】なお、上記実施例において、溝の形成、引出し電極の形成、及び外部接続用電極の形成等は、積層体を焼結する前に行ってもよい。 [0056] In the above embodiments, the formation of the grooves, formation of lead electrodes, and formation like the external connection electrode may be performed before sintering the laminate. また、本発明のコンデンサアレイの製造方法は、上記実施例の工程順及び方法に限定されるものではないことをここで指摘しておく。 A method of manufacturing a capacitor array of the present invention, should be pointed out here that it is not intended to be limited to the order of steps and methods of Examples.

【0057】 [0057]

【発明の効果】以上のように、本発明に従えば各コンデンサユニットの焼結体の一方面に外部接続用電極が設けられており、例えばバンプ接合等によりプリント回路基板上に実装することができる。 As is evident from the foregoing description, according to the present invention has external connection electrodes are provided on one surface of the sintered body of each capacitor unit, it is mounted on a printed circuit board by, for example, bump bonding, etc. it can. このため、高密度実装が可能となり、実装コストの低減を図ることができる。 Therefore, it is possible to high-density mounting, it is possible to reduce the mounting cost.

【0058】また、各コンデンサユニット毎に、外部接続用電極が設けられているので、各コンデンサユニットの容量を独立して取り出すことができる。 [0058] Furthermore, each capacitor unit, the electrode for external connection is provided, can be taken out independently the capacitance of each capacitor unit. また、スルーホール電極等を用いていないので、コンデンサ素子の小型化を図ることが可能となる。 Further, since no use of a through-hole electrode or the like, it becomes possible to reduce the size of the capacitor element.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例及び第2の実施例において用いられるセラミックグリーンシートを示す平面図。 Plan view of a ceramic green sheet used in the first embodiment and second embodiment of the present invention; FIG.

【図2】本発明の第1の実施例及び第2の実施例において用いられるセラミックグリーンシートを示す平面図。 Plan view of a ceramic green sheet used in the first embodiment and second embodiment of the present invention; FIG.

【図3】本発明の第1の実施例において用いられるセラミックグリーンシートを示す平面図。 Plan view of a ceramic green sheet used in the first embodiment of the present invention; FIG.

【図4】本発明の第1の実施例において用いられるセラミックグリーンシートを示す平面図。 Plan view of a ceramic green sheet used in the first embodiment of the present invention; FIG.

【図5】本発明の第1の実施例においてセラミックグリーンシートを積層する状態を説明する斜視図。 Perspective view illustrating a state of stacking the ceramic green sheet in the first embodiment of the present invention; FIG.

【図6】本発明の第1の実施例において得られる焼結体を示す斜視図。 6 is a perspective view showing a sintered body obtained in the first embodiment of the present invention.

【図7】図6のA−A線に沿う断面図。 7 is a cross-sectional view along line A-A of FIG.

【図8】図6のB−B線に沿う断面図。 8 is a cross-sectional view taken along line B-B of FIG.

【図9】本発明の第1の実施例において図1〜図4に示すa−a線に沿う溝を焼結体に形成した状態を示す斜視図。 Figure 9 is a perspective view showing a state in which a groove along the a-a line to form a sintered body shown in FIGS. 1 to 4 in the first embodiment of the present invention.

【図10】本発明の第1の実施例において図9に示す溝内に導電層を形成し、次に幅の狭い溝を形成する工程を示す断面図。 Cross-sectional view showing a step of forming a conductive layer in the groove, then a narrow groove width shown in FIG. 9 in the first embodiment of the present invention; FIG.

【図11】図10(c)に示す幅の狭い溝に絶縁層を形成した状態を示す断面図。 Figure 11 is a sectional view showing a state of forming an insulating layer in a narrow groove width shown in Figure 10 (c).

【図12】本発明の第1の実施例の積層コンデンサアレイを示す斜視図。 Figure 12 is a perspective view showing a multilayer capacitor array of the first embodiment of the present invention.

【図13】図12のA−A線に沿う断面図。 Figure 13 is a cross-sectional view taken along the line A-A of FIG. 12.

【図14】図12のB−B線に沿う断面図。 FIG. 14 is a cross-sectional view taken along line B-B in FIG. 12.

【図15】本発明の第1の実施例における外部接続用電極近傍を示す拡大斜視図。 Figure 15 is an enlarged perspective view showing the vicinity of the electrodes for external connection in the first embodiment of the present invention.

【図16】本発明の第2の実施例において用いられるセラミックグリーンシートを示す平面図。 Plan view of a ceramic green sheet used in the second embodiment of Figure 16 the present invention.

【図17】本発明の第2の実施例においてセラミックグリーンシートを積層する状態を説明する斜視図。 Figure 17 is a perspective view illustrating a state of laminating ceramic green sheets in the second embodiment of the present invention.

【図18】本発明の第2の実施例において得られる焼結体を示す斜視図。 Figure 18 is a perspective view showing a sintered body obtained in the second embodiment of the present invention.

【図19】図18のA−A線に沿う断面図。 Figure 19 is a cross-sectional view taken along the line A-A of FIG. 18.

【図20】図18のB−B線に沿う断面図。 Figure 20 is a sectional view taken along line B-B in FIG. 18.

【図21】本発明の第2の実施例において図1、図2及び図16に示すa−a線に沿う溝を焼結体に形成した状態を示す斜視図。 [Figure 21] Figure 2 1 in the embodiment of a perspective view showing a state of forming a groove along the a-a line in the sintered body shown in FIGS. 2 and 16 of the present invention.

【図22】本発明の第2の実施例において図21に示す溝内に導電層を形成し、次に幅の狭い溝を形成する工程を示す断面図。 Cross-sectional view showing a step of forming a conductive layer in the groove, then a narrow groove width shown in FIG. 21 in the second embodiment of Figure 22 the present invention.

【図23】図22(c)に示す幅の狭い溝に絶縁層を形成した状態を示す断面図。 Figure 23 is a sectional view showing a state of forming an insulating layer in a narrow groove width shown in FIG. 22 (c).

【図24】本発明の第2の実施例の積層コンデンサアレイを示す斜視図。 Perspective view of a multilayer capacitor array of the second embodiment of Figure 24 the present invention.

【図25】図24のA−A線に沿う断面図。 Figure 25 is a cross-sectional view taken along the line A-A of FIG. 24.

【図26】図24のB−B線に沿う断面図。 Figure 26 is a sectional view taken along line B-B in FIG. 24.

【図27】本発明の第2の実施例における外部接続用電極近傍を示す拡大斜視図。 Figure 27 is an enlarged perspective view showing the vicinity of the electrodes for external connection in the second embodiment of the present invention.

【図28】本発明の第2の実施例において引出し電極を被覆するように絶縁層を形成したときの外部接続用電極近傍を示す拡大斜視図。 Figure 28 is an enlarged perspective view showing the vicinity of the electrodes for external connection when forming the insulating layer so as to cover the lead-out electrode in the second embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1〜4…セラミックグリーンシート 5〜16…内部電極 17…引出し電極 18…開孔部 19…無地のセラミックグリーンシート 20…焼結体 21,22…溝 23,24…導電層 23a,23b,24a,24b,34〜39…連結電極 17,17a,17b…引出し電極 25,26,40〜42…外部接続用電極 29,30…絶縁層 33…積層セラミックコンデンサアレイ 33A〜33I…コンデンサユニット 50…セラミックグリーンシート 51,51a,51b…引出し電極 52…外部接続用電極 54,55…溝 56,57…導電層 56a,56b,57a,57b,65〜70…連結電極 60,61…絶縁層 64…積層コンデンサアレイ 64A〜64I…コンデンサユニット 1-4 ... ceramic green sheet 5 to 16 ... internal electrode 17 ... lead-out electrode 18 ... opening 19 ... plain ceramic green sheets 20 ... sintered body 21, 22 ... grooves 23, 24 ... conductive layer 23a, 23b, 24a , 24b, 34 to 39 ... connecting electrodes 17, 17a, 17b ... lead electrode 25,26,40~42 ... external connection electrodes 29, 30 ... insulating layer 33 ... multilayer ceramic capacitor array 33A~33I ... capacitor unit 50 ... ceramic green sheets 51, 51a, 51b ... lead-out electrode 52 ... external connection electrodes 54 and 55 ... grooves 56, 57 ... conductive layer 56a, 56b, 57a, 57b, 65~70 ... connecting electrodes 60, 61 ... insulating layer 64 ... laminate capacitor array 64A~64I ... capacitor unit

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 セラミック焼結体内にセラミック層を介して厚み方向に重なり合うように複数の内部電極を形成することにより構成された複数のコンデンサユニットが前記焼結体内にm行×n列(但しm,nは2以上の整数)のマトリックス状に並設された積層コンデンサアレイにおいて、 前記各コンデンサユニットの内部電極が、各コンデンサユニットの両側において焼結体の一方面から厚み方向に延びる溝または焼結体端面に交互に露出されており、かつ該内部電極に電気的に接続されるように前記溝の内面及び焼結体端面に形成された連結電極と、各コンデンサユニットの焼結体の前記一方面に設けられる外部接続用電極と、前記連結電極と前記外部接続用電極との間を接続する引出し電極とを備え、前記各コンデンサユニットの隣接す 1. A ceramic sintered body plurality of capacitor unit constituted by forming a plurality of internal electrodes so as to overlap in the thickness direction through the ceramic layer in the sintered body in m rows × n columns (where m, n in an integer of 2 or more) multilayer capacitor array which is arranged in a matrix of the internal electrodes of each capacitor unit is a groove or extending in the thickness direction from one surface of the sintered body at both sides of each capacitor unit It is alternately exposed to the sintered body end face, and a connecting electrode formed on the inner and sintered end surface of the groove so as to be electrically connected to the internal electrodes, the sintered body of each capacitor unit provided with external connection electrodes provided on the one surface, and a lead-out electrode for connecting between the connection electrode and the external connection electrodes, to the adjacent of each capacitor unit る連結電極間が、絶縁層により隔てられていることを特徴とする、コンデンサアレイ。 That between the connection electrode, characterized in that it is separated by an insulating layer, a capacitor array.
JP17914693A 1993-07-20 1993-07-20 Capacitor array Expired - Fee Related JP3158794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17914693A JP3158794B2 (en) 1993-07-20 1993-07-20 Capacitor array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17914693A JP3158794B2 (en) 1993-07-20 1993-07-20 Capacitor array
US08/277,350 US5583738A (en) 1993-03-29 1994-07-19 Capacitor array

Publications (2)

Publication Number Publication Date
JPH0737757A true JPH0737757A (en) 1995-02-07
JP3158794B2 JP3158794B2 (en) 2001-04-23

Family

ID=16060778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17914693A Expired - Fee Related JP3158794B2 (en) 1993-07-20 1993-07-20 Capacitor array

Country Status (1)

Country Link
JP (1) JP3158794B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271025A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP2003526903A (en) * 1999-04-20 2003-09-09 シーゲイト テクノロジー エルエルシー Formation of electrode pattern for differential PZT activator
US6794729B2 (en) 2001-03-01 2004-09-21 Nec Corporation Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same
DE10313891A1 (en) * 2003-03-27 2004-10-14 Epcos Ag Electrical multilayer component
JP2009088416A (en) * 2007-10-02 2009-04-23 Kaho Kagi Kofun Yugenkoshi Overvoltage protection device for electronic circuit and its manufacturing method
JP2012227233A (en) * 2011-04-15 2012-11-15 Murata Mfg Co Ltd Multilayer electronic component and manufacturing method therefor
US8528959B2 (en) 2010-05-24 2013-09-10 Johnan Manufacturing Inc. Fitting adjustment structure for a lid

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526903A (en) * 1999-04-20 2003-09-09 シーゲイト テクノロジー エルエルシー Formation of electrode pattern for differential PZT activator
JP4713742B2 (en) * 1999-04-20 2011-06-29 シーゲイト テクノロジー エルエルシー Method for forming electrode pattern of differential PZT actuator
US6794729B2 (en) 2001-03-01 2004-09-21 Nec Corporation Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same
JP2002271025A (en) * 2001-03-13 2002-09-20 Ibiden Co Ltd Printed wiring board and manufacturing method therefor
JP4697828B2 (en) * 2001-03-13 2011-06-08 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method
DE10313891A1 (en) * 2003-03-27 2004-10-14 Epcos Ag Electrical multilayer component
US7710233B2 (en) 2003-03-27 2010-05-04 Epcos Ag Electric multilayer component
JP2009088416A (en) * 2007-10-02 2009-04-23 Kaho Kagi Kofun Yugenkoshi Overvoltage protection device for electronic circuit and its manufacturing method
JP4637887B2 (en) * 2007-10-02 2011-02-23 佳邦科技股▲ふん▼有限公司 Overvoltage protection device for electronic circuit and manufacturing method thereof
US8528959B2 (en) 2010-05-24 2013-09-10 Johnan Manufacturing Inc. Fitting adjustment structure for a lid
JP2012227233A (en) * 2011-04-15 2012-11-15 Murata Mfg Co Ltd Multilayer electronic component and manufacturing method therefor

Also Published As

Publication number Publication date
JP3158794B2 (en) 2001-04-23

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
EP0013782B1 (en) Flat electric coil with tap
DE69835659T2 (en) Multilayer ceramic substrate with a passive component, and manufacturing method
CA1144996A (en) Flat electric coil
US6515842B1 (en) Multiple array and method of making a multiple array
US6934145B2 (en) Ceramic multilayer capacitor array
US5583738A (en) Capacitor array
US20030030510A1 (en) Multilayered LC composite component and method for manufacturing the same
US5889445A (en) Multilayer ceramic RC device
US6778058B1 (en) Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate
JP3164000B2 (en) Multilayer inductor
US9755609B2 (en) Thin film surface mount components
US20100188799A1 (en) Controlled esr low inductance capacitor
US6956455B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
KR101386947B1 (en) Multi-layer capacitor
GB2197540A (en) Circuit substrate
EP2187411B1 (en) Ceramic electronic component terminals
JP2001332424A (en) Method of manufacturing laminated ceramic electronic component, and the laminated ceramic electronic component
US6525628B1 (en) Surface mount RC array with narrow tab portions on each of the electrode plates
EP0380639A4 (en) High dielectric constant flexible sheet material
KR100714608B1 (en) Multi-layer Chip Capacitor
EP0285873A2 (en) Method of producing a multi-layered ceramic capacitor
US6669796B2 (en) Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
JP3301415B2 (en) Chip-like electronic parts
JPH10256078A (en) Integrated capacitor and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090216

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120216

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees