JP2009088416A - Overvoltage protection device for electronic circuit and its manufacturing method - Google Patents

Overvoltage protection device for electronic circuit and its manufacturing method Download PDF

Info

Publication number
JP2009088416A
JP2009088416A JP2007259271A JP2007259271A JP2009088416A JP 2009088416 A JP2009088416 A JP 2009088416A JP 2007259271 A JP2007259271 A JP 2007259271A JP 2007259271 A JP2007259271 A JP 2007259271A JP 2009088416 A JP2009088416 A JP 2009088416A
Authority
JP
Japan
Prior art keywords
layer
electrode conductor
conductor layer
inner electrode
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007259271A
Other languages
Japanese (ja)
Other versions
JP4637887B2 (en
Inventor
Tonjin Tei
敦 仁 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAHO KAGI KOFUN YUGENKOSHI
Original Assignee
KAHO KAGI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAHO KAGI KOFUN YUGENKOSHI filed Critical KAHO KAGI KOFUN YUGENKOSHI
Priority to JP2007259271A priority Critical patent/JP4637887B2/en
Publication of JP2009088416A publication Critical patent/JP2009088416A/en
Application granted granted Critical
Publication of JP4637887B2 publication Critical patent/JP4637887B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an overvoltage protection device for an electronic circuit with a simple manufacturing method at a low cost. <P>SOLUTION: A multilayered structure of a buffer layer 41, an internal-electrode conducting layer 42, a dielectric layer 43, and an external-electrode conducting layer 44 is formed on a ceramic substrate, with a gap 5 of an appropriate depth to intersect the ceramic substrate in a cutting process after completion of overall structure. Accordingly, two overlapped electrode layers 42, 44 are divided to two opposite portions by the transversing gap, and also divided to the internal and external electrode conducting layers 42, 44 by the dielectric layer 43. Different kind of solid or gaseous material is injected into the gap 5 by using the structure, and therefore the gap serves as a protecting element against an electrostatic discharge by using the dielectric layer 43 of the appropriate thickness, thereby resulting in utilizing all the structure as the protection elements to various kinds of electronic circuits. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電子回路用の過電圧保護装置とその製造方法、とくに以下のような構造の装置に関する。基板上に内側の電極導体層、誘電体層、および外側の電極導体層が順に形成されることによって、誘電体層が内側の電極導体層および外側の電極導体層の間に挟まれる形となる。次に内側の電極導体層、誘電体層、および外側の電極導体層をセラミック製基板面に対して垂直に二分する横断的な間隙が形成される。すなわち、誘電体層が電極層を内側の電極導体層および外側の電極導体層の2つの電極層に離隔し、さらに間隙がそれぞれの電極層および誘電体層を2つの部分に分離する構造を有する電子回路の保護装置に関する。それゆえに、電子回路をサージ電圧から保護する機能を有する回路要素を得るために、静電放電経路が外側の電極および内側の電極の間に形成される。   The present invention relates to an overvoltage protection device for an electronic circuit and a manufacturing method thereof, and more particularly to a device having the following structure. The inner electrode conductor layer, the dielectric layer, and the outer electrode conductor layer are sequentially formed on the substrate, so that the dielectric layer is sandwiched between the inner electrode conductor layer and the outer electrode conductor layer. . Next, a transverse gap is formed that bisects the inner electrode conductor layer, the dielectric layer, and the outer electrode conductor layer perpendicular to the ceramic substrate surface. That is, the dielectric layer has a structure in which the electrode layer is separated into two electrode layers, an inner electrode conductor layer and an outer electrode conductor layer, and a gap separates each electrode layer and the dielectric layer into two parts. The present invention relates to a protection device for an electronic circuit. Therefore, an electrostatic discharge path is formed between the outer electrode and the inner electrode in order to obtain a circuit element having the function of protecting the electronic circuit from surge voltage.

よく知られているように、キャパシタ、抵抗、およびインダクタは電子装置にとって3つの欠くことのできない受動回路要素である。キャパシタは、2つの導電材料の間に誘電材料を介在させて形成され、電気エネルギーを蓄える働きを有し、フィルタ、変調器、もしくは発振器などを構成する要素として機能する。キャパシタは、誘電物質によって固定キャパシタ、可変キャパシタ、およびクリスタルキャパシタに大別できる。抵抗は、電流を制限する機能を有する。インダクタは、電流の雑音を取り除くことによって、電磁気的な干渉を除去する。これら3つの要素は、情報通信などの電子装置の分野において電子回路を制御する上で互いに関連し合っている。   As is well known, capacitors, resistors, and inductors are three essential passive circuit elements for electronic devices. The capacitor is formed by interposing a dielectric material between two conductive materials, has a function of storing electrical energy, and functions as an element constituting a filter, a modulator, an oscillator, or the like. Capacitors can be roughly classified into fixed capacitors, variable capacitors, and crystal capacitors according to dielectric materials. The resistor has a function of limiting current. The inductor eliminates electromagnetic interference by removing current noise. These three elements are related to each other in controlling electronic circuits in the field of electronic devices such as information communication.

通信回路において、静電放電(Electro−Static Discharge;ESD)によって引き起こされる過電圧は、例えば基板などの電子装置の部品に深刻な打撃を与える可能性があり、電子製品全体の損失に波及することもある。一般的に、電子装置は、ESDに起因するサージ電圧の打撃から電子製品を保護するために、受動要素(抵抗、キャパシタ、およびインダクタ)を組み合わせて用いる。   In a communication circuit, an overvoltage caused by an electrostatic discharge (Electro-Static Discharge (ESD)) may seriously damage components of an electronic device such as a substrate, and may affect a loss of the entire electronic product. is there. Generally, electronic devices use a combination of passive elements (resistors, capacitors, and inductors) to protect electronic products from surge voltage strikes caused by ESD.

ESD保護装置には、過渡電圧抑制ダイオード(Transient Voltage Suppress Diod;TVSD)、多層バリスタ(Multi−Layer Varistor;MLV)、および間隙などがある一方、これらのESD保護装置を用いたESD保護手法(ESD保護手段)としては、過渡電圧抑制ダイオードなどを用いた遮蔽、間隙を用いた間隙放電、および各種バリスタを用いたキャパシタの充放電機能などによるものなどがある。   The ESD protection device includes a transient voltage suppression diode (TVSD), a multi-layer varistor (MLV), and a gap, and an ESD protection method (ESD) using these ESD protection devices. Examples of the protection means include a shield using a transient voltage suppression diode or the like, a gap discharge using a gap, and a charge / discharge function of a capacitor using various varistors.

電子装置をESDの打撃から保護するために、PCB(Printed−Circuit Board)配置において、図1Aに示す間隙放電の電極がESD保護を必要とする箇所に直接備えられ、これは製品コストを下げるためにPCB製造の際に同時に含められる。   In order to protect the electronic device from the blow of the ESD, in the PCB (Printed-Circuit Board) arrangement, the gap discharge electrode shown in FIG. 1A is directly provided at the place where the ESD protection is required, which is to reduce the product cost. Are included at the same time as PCB manufacturing.

図1Aにおいて、PCB基板10上に先端の尖った放電電極12aが形成された回路11がESD保護手段として機能し、間隙13が放電電極12aともう一方の接地された先端の尖った放電電極12bの間に入れられる。   In FIG. 1A, a circuit 11 in which a discharge electrode 12a having a pointed tip is formed on a PCB substrate 10 functions as an ESD protection means, and a gap 13 is formed between the discharge electrode 12a and the other grounded pointed discharge electrode 12b. Between.

図1Bを図1Aとともに参照すると、図1Bにおいて縦軸はサージ電圧による電力を、また横軸は時間を示す。サージ電圧15による過電圧が、ESD曲線16によって示されるエネルギーをともなって回路11に現れるとき、電極12aと12bの間の間隙13で破壊が起きる。それゆえに、回路11を保護するために曲線17に示すように過電圧の振幅を制限して回路11が許容できる範囲にしなければならない。   Referring to FIG. 1B together with FIG. 1A, in FIG. 1B, the vertical axis represents power due to surge voltage, and the horizontal axis represents time. When an overvoltage due to surge voltage 15 appears in circuit 11 with the energy indicated by ESD curve 16, breakdown occurs in gap 13 between electrodes 12a and 12b. Therefore, in order to protect the circuit 11, the amplitude of the overvoltage must be limited to a range that the circuit 11 can tolerate, as shown by the curve 17.

しかしながら、慎重に調査すると、前述の保護様態は次の欠点があるために不完全と考えられる。   However, when carefully investigated, the above-described protection mode is considered incomplete due to the following drawbacks.

(1)機械的な切削により形成された間隙13は、ESDのサージ電圧から保護するのに十分な必要とされる距離に達するほどに狭くすることができない。   (1) The gap 13 formed by mechanical cutting cannot be made narrow enough to reach a distance that is sufficient to protect against ESD surge voltages.

(2)間隙13の幅を要求される距離に達するほどに狭くすることができないため、破壊電圧が高くなり、電子回路および装置を保護することができない。   (2) Since the width of the gap 13 cannot be reduced to a required distance, the breakdown voltage increases and the electronic circuit and device cannot be protected.

先行技術におけるこれらの欠陥は明らかであるので改善が強く求められる。本発明の発明者は、長年これらの欠陥の研究および改善に尽力し、本発明で提供される新しい電子回路用の過電圧保護装置とその製造方法を考え出した。   Since these deficiencies in the prior art are obvious, improvements are strongly desired. The inventor of the present invention has been devoted to researching and improving these defects for many years, and has come up with a new overvoltage protection device for electronic circuits and a method for manufacturing the same provided in the present invention.

本発明の目的は、セラミック製基板上にバッファ層、内側の電極導体層、誘電体層、および外側の電極導体層を含む多層構造に間隙を形成し、誘電体層の誘電材料または間隙に充填する材料として異なった特性を有する材料を用いることにより、上記の各層からなる構造が異なった容量またはインダクタを有することで、様々な種類の抵抗、キャパシタ、またはインダクタを含む電子回路を保護することができる保護装置を提供することにある。   An object of the present invention is to form a gap in a multilayer structure including a buffer layer, an inner electrode conductor layer, a dielectric layer, and an outer electrode conductor layer on a ceramic substrate, and fill the dielectric material or gap of the dielectric layer. By using materials having different characteristics as the material to be used, the structure composed of each of the above layers has different capacitances or inductors, thereby protecting various types of resistors, capacitors, or electronic circuits including inductors. It is to provide a protective device that can.

なお、誘電体層にはガラスなどの誘電材料を用いることができる。また、誘電体層および間隙の形成には印刷工程を用いてもよい。   Note that a dielectric material such as glass can be used for the dielectric layer. A printing process may be used for forming the dielectric layer and the gap.

そして、もう一つの目的は、間隙に固体(好ましくはピエゾ効果を有する各種の圧電材料)を挿入、もしくは気体(希ガスなど)を封入することにより、ESDによる電子回路への打撃を防ぐ機能を提供することにある。   Another object is to insert a solid (preferably various piezoelectric materials having a piezo effect) into the gap or to enclose a gas (such as a rare gas) to prevent the ESD from hitting the electronic circuit. It is to provide.

さらに、もう一つの目的は、製作が容易でかつ低コストの電子回路用の過電圧保護装置の製造方法を提供することにある。   Another object of the present invention is to provide a method for manufacturing an overvoltage protection device for electronic circuits that is easy to manufacture and low cost.

電子回路用の過電圧保護装置であって、セラミック製基板と、前記セラミック製基板の上に形成されたバッファ層と、前記バッファ層の上に形成された内側の電極導体層と、前記内側の電極導体層の上に形成された誘電体層と、前記誘電体層の上に形成された外側の電極導体層と、前記外側の電極導体層の上に形成された保護層と、を含み、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通し、部分的に前記バッファ層に切り込み、前記セラミック製基板を横断する間隙を形成することによって、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を互いに相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置。   An overvoltage protection device for an electronic circuit, comprising a ceramic substrate, a buffer layer formed on the ceramic substrate, an inner electrode conductor layer formed on the buffer layer, and the inner electrode A dielectric layer formed on the conductor layer, an outer electrode conductor layer formed on the dielectric layer, and a protective layer formed on the outer electrode conductor layer, The outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer are penetrated and partially cut into the buffer layer to form a gap across the ceramic substrate. An overvoltage protection device for an electronic circuit, characterized in that the layer, the dielectric layer, and the inner electrode conductor layer are divided into two parts facing each other.

電子回路用の過電圧保護装置の製造方法であって、セラミック製基板を準備するステップと、前記セラミック製基板の上にバッファ層を形成するステップと、前記バッファ層を覆う内側の電極導体層を形成するステップと、前記内側の電極導体層を覆う誘電体層を形成するステップと、前記誘電体層を覆う外側の電極導体層を形成するステップと、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通する、前記セラミック製基板を横断する間隙を形成するステップと、
を含み、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を、間隙に対して相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置の製造方法。
A method of manufacturing an overvoltage protection device for an electronic circuit, comprising: preparing a ceramic substrate; forming a buffer layer on the ceramic substrate; and forming an inner electrode conductor layer covering the buffer layer A step of forming a dielectric layer covering the inner electrode conductor layer, a step of forming an outer electrode conductor layer covering the dielectric layer, the outer electrode conductor layer, the dielectric layer, And forming a gap through the inner electrode conductor layer and across the ceramic substrate;
And manufacturing the overvoltage protection device for an electronic circuit, wherein the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer are divided into two parts facing the gap. Method.

電子回路用の過電圧保護装置の製造方法であって、セラミック製基板を準備するステップと、前記セラミック製基板の上にバッファ層を形成するステップと、前記バッファ層を覆う内側の電極導体層を形成するステップと、前記内側の電極導体層を覆う誘電体層を形成するステップと、前記セラミック製基板の長手方向に沿って複数の互いに離隔された電極を備え、前記誘電体層を覆う外側の電極導体層を形成するステップと、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通する、前記セラミック製基板を横断する間隙を形成するステップと、を含み、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を、間隙に対して相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置の製造方法。   A method of manufacturing an overvoltage protection device for an electronic circuit, comprising: preparing a ceramic substrate; forming a buffer layer on the ceramic substrate; and forming an inner electrode conductor layer covering the buffer layer A step of forming a dielectric layer covering the inner electrode conductor layer; and a plurality of electrodes spaced apart from each other along a longitudinal direction of the ceramic substrate, the outer electrode covering the dielectric layer Forming a conductor layer; and forming a gap across the ceramic substrate passing through the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer, and An overvoltage protection for an electronic circuit, wherein the electrode conductor layer, the dielectric layer, and the inner electrode conductor layer are divided into two parts facing the gap Method of manufacturing location.

すなわち、セラミック製基板上にバッファ層、内側の電極導体層、誘電体層、および外側の電極導体層からなる多層構造を形成し、全体の構造が出来上がった後に切削工程で適切な深さの間隙がセラミック製基板を横断するように形成されることで、内側の電極導体層および外側の電極導体層の2つの電極層が横断的な間隙に対して相対する2つの部分に分けられ、かつ誘電体層によって内側の電極導体層は外側の電極導体層と隔てられる。この構造を用いて間隙に固体(好ましくはピエゾ効果を有する各種の圧電材料、たとえば水晶、酸化亜鉛など)を挿入もしくは気体(希ガスHe、Arなど)を封入し、適切な厚さの誘電体層を用いることによって、構造全体がESD用の保護要素として機能する。それによって、構造全体を各種の電子回路に対して保護するために用いることができる。   That is, a multilayer structure comprising a buffer layer, an inner electrode conductor layer, a dielectric layer, and an outer electrode conductor layer is formed on a ceramic substrate, and after the entire structure is completed, a gap having an appropriate depth is formed in the cutting process. Is formed so as to cross the ceramic substrate, so that the two electrode layers of the inner electrode conductor layer and the outer electrode conductor layer are divided into two parts opposed to the transverse gap, and the dielectric The inner electrode conductor layer is separated from the outer electrode conductor layer by the body layer. Using this structure, a dielectric (preferably various piezoelectric materials having a piezo effect, such as quartz crystal, zinc oxide, etc.) is inserted in the gap or a gas (noble gas He, Ar, etc.) is enclosed, and a dielectric having an appropriate thickness By using layers, the entire structure functions as a protective element for ESD. Thereby, the entire structure can be used to protect against various electronic circuits.

また、電極層が形成された後、複数の互いに離隔された電極が基板の長手方向に得られる。その後切削工程により横断的な間隙が形成され、複数の前記互いに離隔された電極が間隙に対して相対する。それゆえに、電極層を含む平面内において水平および垂直方向に配置された複数の互いに離隔された電極を含むマトリックス構造が成立し、それによって、ESD用の保護装置列が形成される。   Also, after the electrode layer is formed, a plurality of spaced apart electrodes are obtained in the longitudinal direction of the substrate. Thereafter, a transverse gap is formed by a cutting process, and the plurality of spaced apart electrodes are opposed to the gap. Therefore, a matrix structure including a plurality of spaced apart electrodes arranged in the horizontal and vertical directions in a plane including the electrode layer is formed, thereby forming a protection device row for ESD.

また、内側および外側の電極間の距離は、印刷工程により形成された誘電体の厚さによって決定される。不適切な間隙間隔による不適切な破壊電圧を避けるために上部電極層と下部電極層の間の差分はできる限り小さくするように制御することができる。   The distance between the inner and outer electrodes is determined by the thickness of the dielectric formed by the printing process. In order to avoid an inappropriate breakdown voltage due to an inappropriate gap distance, the difference between the upper electrode layer and the lower electrode layer can be controlled to be as small as possible.

本発明の特筆すべき特長は、以下のとおりである。
1.間隙幅は、ダイヤモンド刃による切削もしくはレーザトリミングによって10〜30μmの範囲で容易に調整できる。
2.間隙幅は、印刷工程を通じて垂直方向の多層構造によって5〜25μmの範囲で容易に制御できる。
3.極度に小さくした間隙幅は、効果的に破壊電圧を下げ、それによって単純な保護構造を用いる低電圧の装置用のESD保護が改善する。
The notable features of the present invention are as follows.
1. The gap width can be easily adjusted in the range of 10 to 30 μm by cutting with a diamond blade or laser trimming.
2. The gap width can be easily controlled in the range of 5 to 25 μm by the vertical multilayer structure throughout the printing process.
3. The extremely small gap width effectively lowers the breakdown voltage, thereby improving ESD protection for low voltage devices using a simple protection structure.

図2Aから図2Fに示すように、本発明の電子回路用の過電圧保護装置の製造方法は、以下のステップを含む。   As shown in FIGS. 2A to 2F, the method for manufacturing an overvoltage protection device for an electronic circuit according to the present invention includes the following steps.

1.セラミック製基板21の上にガラス層22を形成する。ここで、ガラス層22は、セラミック製基板21の中央部に位置づけることで、ガラス層の縁がセラミック製基板の縁と接触しないようにする。(図2Aを参照)
2.ガラス層22を覆うように内側の電極導体層23を形成し、内側の電極導体層23の片側をセラミック製基板21の片側と接続させる一方で、反対側は部分的にガラス層22の上面を覆うようにする。(図2Bを参照)
3.ガラス層22のちょうど上に位置する、内側の電極導体層23を覆うガラス層22の面積とほぼ同じ大きさの誘電体層24を形成し、誘電体層24の片側は、ガラス層22の片側と接続する。(図2Cを参照)
4.誘電体層24を覆う外側の電極導体層25を形成し、外側の電極導体層25の片側は、内側の電極導体層23とセラミック製基板21の接続部分とは反対側においてセラミック製基板21と接続する一方で、外側の電極導体層の反対側は、部分的に誘電体層24の上面を覆う。(図2Dを参照)
5.外側の電極導体層25を覆う保護ガラス層26を形成し、保護ガラス層26の片側は、誘電体層24と接触する。(図2Eを参照)
6.最後にダイヤモンド刃を用いた切削工程もしくはレーザトリミング工程によって、内側の電極導体層23、誘電体層24、および外側の電極導体層25が重なり合う部分上でセラミック製基板を横断する形で切り出す。横断的な間隙3は、保護ガラス層26、外側の電極導体層25、誘電体層24、および内側の電極導体層23を貫通することで、上記5つの層が間隙を挟んでそれぞれ相対する。(図2F参照)
この構造を用いて内部および外側の電極導体層の間に挿入された誘電体層24の厚さが放電間隙として機能することによって、構造全体がESD保護装置となる。さらに、内側の電極導体層23および外側の電極導体層25は、横断的な間隙3によってそれぞれ第一後部電極層232に面する第一前部電極層231および第二後部電極層252に面する第二前部電極層251に分かれる。その後、圧電物質もしくは異なった性質をもった気体(例えば、Heのような不活性ガス)で間隙を満たすことにより、第一前部電極層231および第一後部電極層232の間で、および第二前部電極層251および第二後部電極層252の間で異なったトリガ電圧のESD保護装置が得られる。
1. A glass layer 22 is formed on the ceramic substrate 21. Here, the glass layer 22 is positioned at the center of the ceramic substrate 21 so that the edge of the glass layer does not contact the edge of the ceramic substrate. (See Figure 2A)
2. An inner electrode conductor layer 23 is formed so as to cover the glass layer 22, and one side of the inner electrode conductor layer 23 is connected to one side of the ceramic substrate 21, while the opposite side partially covers the upper surface of the glass layer 22. Cover. (See Figure 2B)
3. A dielectric layer 24, which is located just above the glass layer 22 and has the same size as the area of the glass layer 22 covering the inner electrode conductor layer 23, is formed, and one side of the dielectric layer 24 is one side of the glass layer 22. Connect with. (See Figure 2C)
4). An outer electrode conductor layer 25 covering the dielectric layer 24 is formed, and one side of the outer electrode conductor layer 25 is connected to the ceramic substrate 21 on the side opposite to the connection portion between the inner electrode conductor layer 23 and the ceramic substrate 21. While connected, the opposite side of the outer electrode conductor layer partially covers the top surface of the dielectric layer 24. (See Figure 2D)
5). A protective glass layer 26 is formed to cover the outer electrode conductor layer 25, and one side of the protective glass layer 26 is in contact with the dielectric layer 24. (See Figure 2E)
6). Finally, by a cutting process using a diamond blade or a laser trimming process, the ceramic substrate is cut out on the portion where the inner electrode conductor layer 23, the dielectric layer 24, and the outer electrode conductor layer 25 overlap. The transverse gap 3 penetrates the protective glass layer 26, the outer electrode conductor layer 25, the dielectric layer 24, and the inner electrode conductor layer 23, so that the five layers are opposed to each other with the gap therebetween. (See Figure 2F)
By using this structure, the thickness of the dielectric layer 24 inserted between the inner and outer electrode conductor layers functions as a discharge gap, so that the entire structure becomes an ESD protection device. Further, the inner electrode conductor layer 23 and the outer electrode conductor layer 25 face the first front electrode layer 231 and the second rear electrode layer 252 respectively facing the first rear electrode layer 232 by the transverse gap 3. Divided into a second front electrode layer 251. Thereafter, the gap between the first front electrode layer 231 and the first rear electrode layer 232 is filled by filling the gap with a piezoelectric material or a gas having a different property (for example, an inert gas such as He). ESD protection devices with different trigger voltages between the two front electrode layers 251 and the second rear electrode layer 252 are obtained.

図3から図5を参照すると、本発明のもう一つの実施例にしたがった電子回路用の過電圧保護装置の製造方法は以下のステップを含む。   Referring to FIGS. 3 to 5, a method of manufacturing an overvoltage protection device for an electronic circuit according to another embodiment of the present invention includes the following steps.

1.セラミック製基板4を準備する。   1. A ceramic substrate 4 is prepared.

2.バッファ層41をセラミック製基板4の中央部の上に、長辺がセラミック製基板4のそれと同じ方向に伸びるように直方体の形で形成する。   2. The buffer layer 41 is formed in the shape of a rectangular parallelepiped on the central portion of the ceramic substrate 4 so that the long side extends in the same direction as that of the ceramic substrate 4.

3.セラミック製基板4と同じ長さを有し、セラミック製基板の短手方向から見てコの字型の内側の電極導体層42を形成してバッファ層41を覆い、セラミック製基板の長手方向にある両端はそれぞれ中央部より厚い鋼片421および422を形成し、それらはバッファ層41をまたぐ形で両端に位置づけられ、セラミック製基板4の上面に接続され、またセラミック製基板の短手方向には、外側に突き出した平らな面423が形成されることで、内側の電極導体層42は十字形のような形を呈する。   3. It has the same length as the ceramic substrate 4 and has a U-shaped inner electrode conductor layer 42 as viewed from the short side of the ceramic substrate, covers the buffer layer 41, and extends in the longitudinal direction of the ceramic substrate. Both ends form steel pieces 421 and 422 that are thicker than the central part, respectively, which are positioned at both ends so as to straddle the buffer layer 41, are connected to the upper surface of the ceramic substrate 4, and extend in the short direction of the ceramic substrate. In other words, the flat surface 423 protruding outward is formed, and the inner electrode conductor layer 42 has a cross-like shape.

4.内側の電極導体層42を覆うように誘電体層43を形成する。   4). A dielectric layer 43 is formed so as to cover the inner electrode conductor layer 42.

5.誘電体層43を覆うように外側の電極導体層44を形成する。外側の電極導体層44は、PdもしくはPtを含む導電体物質で作られており、部分的に内側の電極導体層42を覆う。複数の互いに離隔された電極がセラミック製基板の長手方向に沿って備えられており、これらの互いに離隔された電極のコマの部分はセラミック製基板の短手方向の両側に形成され、誘電体層43、内側の電極導体層42、およびバッファ層41の両側にそれぞれ位置づけられる。それによって、それらの互いに離隔された電極のコマがセラミック製基板4の4Aと4Bにそれぞれ接続される。(図3を参照)
6.その後、電極導体層44を覆うように保護層を形成する。
5). An outer electrode conductor layer 44 is formed so as to cover the dielectric layer 43. The outer electrode conductor layer 44 is made of a conductive material containing Pd or Pt, and partially covers the inner electrode conductor layer 42. A plurality of spaced apart electrodes are provided along the longitudinal direction of the ceramic substrate, and the top portions of the spaced apart electrodes are formed on both sides of the ceramic substrate in the short direction, and the dielectric layer 43, the inner electrode conductor layer 42, and the buffer layer 41 are positioned on both sides. As a result, the electrode pieces separated from each other are connected to 4A and 4B of the ceramic substrate 4, respectively. (See Figure 3)
6). Thereafter, a protective layer is formed so as to cover the electrode conductor layer 44.

7.最後に、ダイヤモンド刃を用いた切削工程もしくはレーザトリミング工程により、外側の電極導体層44、誘電体層43、および内側の電極導体層42を貫通する、構造の中央部に沿って横断的な間隙5が形成され、部分的にバッファ層41に切り込むことで外側の電極導体層44、誘電体層43、および内側の電極導体層42を間隙に対して相対する2つの部分(以下、第一部分および第二部分と称する)に分ける。とくに外側の電極導体層44については、第一部分の互いに離隔された電極441、442、443、および444と、第二部分の互いに離隔された電極44a、44b、44c、44dに対称的に分かれる。   7. Finally, a transverse gap along the center of the structure that penetrates the outer electrode conductor layer 44, the dielectric layer 43, and the inner electrode conductor layer 42 by a cutting process using a diamond blade or a laser trimming process. 5 is formed, and the outer electrode conductor layer 44, the dielectric layer 43, and the inner electrode conductor layer 42 are opposed to the gap by partially cutting into the buffer layer 41 (hereinafter referred to as a first portion and a first portion). (Referred to as the second part). In particular, the outer electrode conductor layer 44 is symmetrically divided into electrodes 441, 442, 443, and 444 spaced apart from each other in the first portion and electrodes 44a, 44b, 44c, and 44d spaced apart from each other in the second portion.

上述した工程により得られるこの構造を用いると、外側の電極導体層44および内側の電極導体層42の間に入れる誘電体層43を、その厚さをできる限り薄く制御することにより厚膜印刷工程よって作ることができる。さらに、種々の誘電物質を使用し、横断的な間隙5を固体もしくは気体で満たすことにより、構造全体が異なったインダクタ値、および容量値を有し、それによって様々な種類の抵抗、キャパシタ、またはインダクタを含む電子回路を保護する完全なESD保護装置を得ることができる。   Using this structure obtained by the above-described process, the thickness of the dielectric layer 43 placed between the outer electrode conductor layer 44 and the inner electrode conductor layer 42 is controlled to be as thin as possible. Therefore, it can be made. Furthermore, by using different dielectric materials and filling the transverse gap 5 with solid or gas, the entire structure has different inductor and capacitance values, thereby different types of resistors, capacitors, or A complete ESD protection device can be obtained that protects the electronic circuit including the inductor.

マトリックス状に配置された複数の互いに離隔された電極により形成された保護装置は、回路基板上で使用される際に複数の回路に接続するための複数のピンを提供することができる。一方、内側の電極導体層42の両端に形成された鋼片421および422は、接地端子として用いられる。以上の方法を採ることで、抵抗および容量の特性に影響を与える誘電体層42がうまく制御されるので、異なる回路に異なる保護回路を個別に接続していたこれまでの問題点を修正することができ、間隙5に破壊電圧の低下を避けるための物質を満たすことによって、結果的にサージ保護(ESD保護)および保護された電子回路の安定性を改善する。   A protective device formed by a plurality of spaced apart electrodes arranged in a matrix can provide a plurality of pins for connection to a plurality of circuits when used on a circuit board. On the other hand, the steel pieces 421 and 422 formed at both ends of the inner electrode conductor layer 42 are used as ground terminals. By adopting the above method, the dielectric layer 42 that affects the characteristics of the resistance and the capacitance is controlled well, so that the conventional problems in which different protection circuits are individually connected to different circuits are corrected. By filling the gap 5 with a material to avoid a drop in breakdown voltage, the result is improved surge protection (ESD protection) and the stability of the protected electronic circuit.

上述した保護装置を製造するためのステップ用いることにより、電子回路は確実にサージ電圧の打撃から保護される。   By using the steps for manufacturing the protective device described above, the electronic circuit is reliably protected from the surge voltage strike.

図6を参照すると、本発明のさらにもう一つの実施例によれば、バッファ層61、内側の電極導体層62、誘電体層63、外側の電極導体層64、保護層65、第一絶縁層66、および第二絶縁層67が連続的に基板上に形成される。切削工程によって、横断的な間隙68が上述した各層を向かい合う2つの部分に分ける。各種の気体および圧電感受性物質を間隙68に空中放電の技術により満たすことで、ESD保護を有する基板上の構造を得ることができる。それと同時に、圧膜印刷工程により内側の電極導体層71、外側の電極導体層72、誘電体層73、保護層74、第一絶縁層75、および第二絶縁層76が基板の反対の面に形成され、それによって先のものと同様の構造が得られESD保護として機能する。その後で、電気メッキ工程によって2つの電極81および82が構造の外側に提供され、上部および下部の構造の間に電気的な接続を作れば、両面の電子回路用の過電圧保護装置がさらに形成される。   Referring to FIG. 6, according to yet another embodiment of the present invention, a buffer layer 61, an inner electrode conductor layer 62, a dielectric layer 63, an outer electrode conductor layer 64, a protective layer 65, a first insulating layer. 66 and a second insulating layer 67 are continuously formed on the substrate. Depending on the cutting process, a transverse gap 68 divides each layer described above into two facing parts. By filling the gaps 68 with various gases and piezoelectric sensitive materials by the air discharge technique, a structure on the substrate having ESD protection can be obtained. At the same time, the inner electrode conductor layer 71, the outer electrode conductor layer 72, the dielectric layer 73, the protective layer 74, the first insulating layer 75, and the second insulating layer 76 are placed on the opposite surface of the substrate by the pressure film printing process. Formed, thereby obtaining a structure similar to the previous one and functioning as ESD protection. Thereafter, two electrodes 81 and 82 are provided outside the structure by an electroplating process, and an electrical connection is made between the upper and lower structures, further forming an overvoltage protection device for double-sided electronic circuits. The

具体的には、図6に示されるように、ESD保護装置は、基板上に形成されたバッファ層61と、バッファ層61を覆う内側の電極導体層62を有する。内側の電極導体層62は、バッファ層61を跨いで一端側および他端側で基板と接している。内側の電極導体層62は、一端側では、他の部分よりも厚く形成された厚膜部分を有している。   Specifically, as shown in FIG. 6, the ESD protection device includes a buffer layer 61 formed on the substrate, and an inner electrode conductor layer 62 that covers the buffer layer 61. The inner electrode conductor layer 62 is in contact with the substrate on one end side and the other end side across the buffer layer 61. The inner electrode conductor layer 62 has a thick film portion formed thicker than the other portions on one end side.

さらに、内側の電極導体層62上の一部の領域には、内側の電極導体層62の他端部から中央部にかけて誘電体層63が形成されている。そして、この誘電体層63を覆うように外側の電極導体層64が形成されている。外側の電極導体層64は、前記内側の電極導体層62の他端部側に位置して基板と接触する基端部を有し、その先端部は、前記内側の電極導体層62の一端側へ伸びている。   Furthermore, a dielectric layer 63 is formed in a partial region on the inner electrode conductor layer 62 from the other end portion to the center portion of the inner electrode conductor layer 62. An outer electrode conductor layer 64 is formed so as to cover the dielectric layer 63. The outer electrode conductor layer 64 has a proximal end portion that is located on the other end side of the inner electrode conductor layer 62 and is in contact with the substrate, and the distal end portion is one end side of the inner electrode conductor layer 62. Is growing.

内側の電極導体層62の一端側では、内側の電極導体層62と外側の電極導体層64の先端部との間の領域に第一絶縁層66が形成されている。一方、内側の電極導体層62の他端側では、内側の電極導体層62と外側の電極導体層64の基端部との間の領域に第二絶縁層67が形成されている。第一絶縁層66および第2絶縁層67は、内側の電極導体層62と外側の電極導体層64とが電気的に接触するのを防止するとともに、それぞれの層の位置を固定している。   On one end side of the inner electrode conductor layer 62, a first insulating layer 66 is formed in a region between the inner electrode conductor layer 62 and the tip of the outer electrode conductor layer 64. On the other hand, on the other end side of the inner electrode conductor layer 62, a second insulating layer 67 is formed in a region between the inner electrode conductor layer 62 and the base end portion of the outer electrode conductor layer 64. The first insulating layer 66 and the second insulating layer 67 prevent the inner electrode conductor layer 62 and the outer electrode conductor layer 64 from being in electrical contact, and fix the positions of the respective layers.

中央部では、切削工程によって、内側の電極導体層62、誘電体層63、外側の電極導体層64を貫通するように間隙68が形成されており、この間隙68内に設けられる固体(ピエゾ効果を有する圧電材料)や気体などを充填されており、これらの固体や気体を封入するように保護層65が表面に設けられている。   In the center portion, a gap 68 is formed through the inner electrode conductor layer 62, the dielectric layer 63, and the outer electrode conductor layer 64 by a cutting process, and a solid (piezo effect) provided in the gap 68 is formed. And a protective layer 65 is provided on the surface so as to enclose these solids and gases.

一方、裏面側においても、内側の電極導体層71、外側の電極導体層72、それらに挟まれた誘電体層73を有しており、最表面には保護層74が形成されている。内側の電極導体層71は、一端部において他の部分よりも厚く形成されて外側へ向かって突出した圧膜部分を有しており、他端部側は、基板に沿って延びている。一方、外側の電極導体層72は、前記内側の電極導体層71の他端部側に位置して基板と接触する基端部を有し、その先端部は、前記内側の電極導体層71の一端側へ伸びている。内側の電極導体層71の一端側では、内側の電極導体層71と外側の電極導体層72の先端部との間の領域に第一絶縁層75が形成されている。一方、内側の電極導体層71の他端側では、内側の電極導体層71と外側の電極導体層72の基端部との間の領域に第二絶縁層76が形成されている。   On the other hand, the back side also has an inner electrode conductor layer 71, an outer electrode conductor layer 72, and a dielectric layer 73 sandwiched between them, and a protective layer 74 is formed on the outermost surface. The inner electrode conductor layer 71 has a pressure film portion that is formed thicker than the other portions at one end portion and protrudes outward, and the other end portion extends along the substrate. On the other hand, the outer electrode conductor layer 72 has a base end portion that is located on the other end side of the inner electrode conductor layer 71 and comes into contact with the substrate. Extends to one end. On one end side of the inner electrode conductor layer 71, a first insulating layer 75 is formed in a region between the inner electrode conductor layer 71 and the distal end portion of the outer electrode conductor layer 72. On the other hand, on the other end side of the inner electrode conductor layer 71, a second insulating layer 76 is formed in a region between the inner electrode conductor layer 71 and the base end portion of the outer electrode conductor layer 72.

このように、前記外側の電極導体層、前記内側の電極導体層、および前記保護層が、前記セラミック製基板の両面に形成されていてもよい。   Thus, the outer electrode conductor layer, the inner electrode conductor layer, and the protective layer may be formed on both surfaces of the ceramic substrate.

図6に示した実施例においては、基板の上部はESD保護装置として働くことができる一方で、下部はRCもしくはEMI回路として働くことができ、それゆえに、2つの機能的な構造、例えば、ESD保護機能とRC回路を有する多機能装置もしくはESD保護機能とEMI(Electoromagnetic interference;電磁妨害)回路を有する多機能装置が実現される。   In the embodiment shown in FIG. 6, the upper part of the substrate can act as an ESD protection device, while the lower part can act as an RC or EMI circuit, and therefore has two functional structures, eg, ESD. A multifunction device having a protection function and an RC circuit or a multifunction device having an ESD protection function and an EMI (Electromagnetic interference) circuit is realized.

上述した構造全体として3次元的なマトリックス状に配置された抵抗およびキャパシタが、すべての電子回路に適用可能な多目的保護装置の役割を担うことによって、回路開発のコストが低減される。軽量で、薄く、短く、コンパクトである要求を満たし、とくに高周波もしくは高機能な電子回路に適している。   Since the resistors and capacitors arranged in a three-dimensional matrix as the whole structure serve as a multipurpose protection device applicable to all electronic circuits, the cost of circuit development is reduced. It meets the requirements of being lightweight, thin, short and compact, and is particularly suitable for high-frequency or high-performance electronic circuits.

多層の誘電体および電極の構成単位とある特定の物質で満たされた間隙を一緒に用いることで、間隙を満たす物質を変えるだけで過電圧保護についての様々な要求に応える、多種のキャパシタおよび抵抗を含む構造を作ることができる。   By using multiple dielectric and electrode building blocks together with gaps filled with certain materials, a variety of capacitors and resistors can be achieved to meet different requirements for overvoltage protection simply by changing the material that fills the gap. You can make structures that contain.

従来の間隙放電装置の構造を示す概略図Schematic showing the structure of a conventional gap discharge device 従来技術による放電電圧抑制曲線Discharge voltage suppression curve according to the prior art 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明による製造方法の説明の平面および側面図Plan and side views of the description of the production method according to the invention 本発明の第二実施例による製造方法の説明の3次元分解組立図3D exploded view of the production method according to the second embodiment of the present invention 本発明の第二実施例の3次元組立図3D assembly drawing of the second embodiment of the present invention 本発明の第二実施例の断面図Sectional view of the second embodiment of the present invention 本発明の第三実施例の断面図Sectional view of the third embodiment of the present invention

符号の説明Explanation of symbols

10 PCB基板、
11 回路、
12a、12b 先端の尖った放電電極、
13 間隙、
15 サージ電圧、
16 静電放電曲線、
17 許容範囲に制限された曲線、
4,21 セラミック製基板、
22 ガラス層、
23、62、71 内側の電極導体層、
24 誘電体層、
25、64、72 外側の電極導体層、
26 保護ガラス層、
3、5、68 横断的な間隙、
41、61 バッファ層、
42 内側の電極導体層、
421、422 鋼片、
423 電極層の外側に突き出した平らな面、
43、63、73 誘電体層、
44 外側の電極導体層、
441、442、443、444 単独電極、
4A セラミック製基板の上側、
4B セラミック製基板の下側、
44a、44b、44c、44d 単独電極、
65、74 保護層、
66、75 第一絶縁層、
67、76 第二絶縁層、
81,82 外部電極。
10 PCB board,
11 circuit,
12a, 12b Discharge electrodes with sharp tips,
13 gap,
15 surge voltage,
16 Electrostatic discharge curve,
17 Curve limited to tolerance,
4,21 Ceramic substrate,
22 glass layers,
23, 62, 71 Inner electrode conductor layers,
24 dielectric layer,
25, 64, 72 outer electrode conductor layers,
26 protective glass layer,
3, 5, 68 transverse gap,
41, 61 Buffer layer,
42 inner electrode conductor layer,
421, 422 billets,
423 a flat surface protruding outside the electrode layer;
43, 63, 73 dielectric layers,
44 outer electrode conductor layer,
441, 442, 443, 444 Single electrode,
4A Upper side of the ceramic substrate,
4B The lower side of the ceramic substrate,
44a, 44b, 44c, 44d Single electrode,
65, 74 protective layer,
66, 75 first insulating layer,
67, 76 second insulating layer,
81, 82 External electrodes.

Claims (10)

電子回路用の過電圧保護装置であって、
セラミック製基板と、
前記セラミック製基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された内側の電極導体層と、
前記内側の電極導体層の上に形成された誘電体層と、
前記誘電体層の上に形成された外側の電極導体層と、
前記外側の電極導体層の上に形成された保護層と、
を含み、
前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通し、部分的に前記バッファ層に切り込み、前記セラミック製基板を横断する間隙を形成することによって、前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を互いに相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置。
An overvoltage protection device for electronic circuits,
A ceramic substrate;
A buffer layer formed on the ceramic substrate;
An inner electrode conductor layer formed on the buffer layer;
A dielectric layer formed on the inner electrode conductor layer;
An outer electrode conductor layer formed on the dielectric layer;
A protective layer formed on the outer electrode conductor layer;
Including
The outer electrode by passing through the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer, partially cutting into the buffer layer and forming a gap across the ceramic substrate; An overvoltage protection device for an electronic circuit, wherein the conductor layer, the dielectric layer, and the inner electrode conductor layer are divided into two portions facing each other.
前記誘電体層はガラス層であることを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   The overvoltage protection device for an electronic circuit according to claim 1, wherein the dielectric layer is a glass layer. 前記誘電体層は誘電材料からなることを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   The overvoltage protection device for an electronic circuit according to claim 1, wherein the dielectric layer is made of a dielectric material. 前記内側の電極導体層は、セラミック製基板の長手方向に沿って複数の互いに離隔された電極が形成され、前記電極は前記長手方向に伸延された間隙によってそれぞれ相対する2つの部分に分かれることを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   The inner electrode conductor layer is formed with a plurality of spaced apart electrodes along the longitudinal direction of the ceramic substrate, and the electrodes are divided into two opposing portions by gaps extending in the longitudinal direction. The overvoltage protection device for an electronic circuit according to claim 1, wherein the overvoltage protection device is an electronic circuit. 前記内側の電極導体層は、その端に接地用の鋼片を有することを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   The overvoltage protection device for an electronic circuit according to claim 1, wherein the inner electrode conductor layer has a steel piece for grounding at an end thereof. 前記内側の電極導体層は、コの字の形状をなしていることを特徴とする、請求項1または5に記載の電子回路用の過電圧保護装置。   The overvoltage protection device for an electronic circuit according to claim 1, wherein the inner electrode conductor layer has a U-shape. 前記外側の電極導体層、前記内側の電極導体層、および前記保護層は、前記セラミック製基板の両面に形成されることを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   2. The overvoltage protection device for an electronic circuit according to claim 1, wherein the outer electrode conductor layer, the inner electrode conductor layer, and the protective layer are formed on both surfaces of the ceramic substrate. 前記バッファ層、前記外側の電極導体層、前記内側の電極導体層、および前記保護層は、容量またはインダクタの性質を有し、それらの誘電特性とともにRC回路もしくはEMI回路として機能することを特徴とする、請求項1に記載の電子回路用の過電圧保護装置。   The buffer layer, the outer electrode conductor layer, the inner electrode conductor layer, and the protective layer have properties of a capacitor or an inductor, and function as an RC circuit or an EMI circuit together with their dielectric characteristics. The overvoltage protection device for an electronic circuit according to claim 1. 電子回路用の過電圧保護装置の製造方法であって、
セラミック製基板を準備するステップと、
前記セラミック製基板の上にバッファ層を形成するステップと、
前記バッファ層を覆う内側の電極導体層を形成するステップと、
前記内側の電極導体層を覆う誘電体層を形成するステップと、
前記誘電体層を覆う外側の電極導体層を形成するステップと、
前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通する、前記セラミック製基板を横断する間隙を形成するステップと、
を含み、
前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を、間隙に対して相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置の製造方法。
A method of manufacturing an overvoltage protection device for an electronic circuit,
Preparing a ceramic substrate;
Forming a buffer layer on the ceramic substrate;
Forming an inner electrode conductor layer covering the buffer layer;
Forming a dielectric layer covering the inner electrode conductor layer;
Forming an outer electrode conductor layer covering the dielectric layer;
Forming a gap across the ceramic substrate passing through the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer;
Including
A method of manufacturing an overvoltage protection device for an electronic circuit, wherein the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer are divided into two portions facing the gap.
電子回路用の過電圧保護装置の製造方法であって、
セラミック製基板を準備するステップと、
前記セラミック製基板の上にバッファ層を形成するステップと、
前記バッファ層を覆う内側の電極導体層を形成するステップと、
前記内側の電極導体層を覆う誘電体層を形成するステップと、
前記セラミック製基板の長手方向に沿って複数の互いに離隔された電極を備え、
前記誘電体層を覆う外側の電極導体層を形成するステップと、
前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を貫通する、前記セラミック製基板を横断する間隙を形成するステップと、
を含み、
前記外側の電極導体層、前記誘電体層、および前記内側の電極導体層を、間隙に対して相対する2つの部分に分けることを特徴とする、電子回路用の過電圧保護装置の製造方法。
A method of manufacturing an overvoltage protection device for an electronic circuit,
Preparing a ceramic substrate;
Forming a buffer layer on the ceramic substrate;
Forming an inner electrode conductor layer covering the buffer layer;
Forming a dielectric layer covering the inner electrode conductor layer;
A plurality of spaced apart electrodes along the longitudinal direction of the ceramic substrate;
Forming an outer electrode conductor layer covering the dielectric layer;
Forming a gap across the ceramic substrate passing through the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer;
Including
A method of manufacturing an overvoltage protection device for an electronic circuit, wherein the outer electrode conductor layer, the dielectric layer, and the inner electrode conductor layer are divided into two portions facing the gap.
JP2007259271A 2007-10-02 2007-10-02 Overvoltage protection device for electronic circuit and manufacturing method thereof Active JP4637887B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007259271A JP4637887B2 (en) 2007-10-02 2007-10-02 Overvoltage protection device for electronic circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007259271A JP4637887B2 (en) 2007-10-02 2007-10-02 Overvoltage protection device for electronic circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009088416A true JP2009088416A (en) 2009-04-23
JP4637887B2 JP4637887B2 (en) 2011-02-23

Family

ID=40661407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259271A Active JP4637887B2 (en) 2007-10-02 2007-10-02 Overvoltage protection device for electronic circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4637887B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133620A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Laminated condenser
JPH0737757A (en) * 1993-07-20 1995-02-07 Murata Mfg Co Ltd Capacitor array
JP2003109839A (en) * 2001-10-01 2003-04-11 Murata Mfg Co Ltd Manufacturing method of laminated electronic part

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133620A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Laminated condenser
JPH0737757A (en) * 1993-07-20 1995-02-07 Murata Mfg Co Ltd Capacitor array
JP2003109839A (en) * 2001-10-01 2003-04-11 Murata Mfg Co Ltd Manufacturing method of laminated electronic part

Also Published As

Publication number Publication date
JP4637887B2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
KR101452540B1 (en) Electric multi-layer component with electrically non-contacted protective structure
JP3863777B2 (en) Low-capacity multilayer varistor
US9318256B2 (en) Circuit protection device and method of manufacturing the same
KR101153769B1 (en) Esd protection device and composite electronic component of the same
JP2010146779A (en) Overvoltage protection component
JP2004311877A (en) Static electricity countermeasure component
TWI386957B (en) Electrical multilayer component
KR101706929B1 (en) Countermeasure element against static electricity
US20090091233A1 (en) Protecting device for electronic circuit and manufacturing method thereof
JP2006269876A (en) Anti-electrrostatic component
KR101450417B1 (en) Electrostatic protection component and production method therefor
JP4637887B2 (en) Overvoltage protection device for electronic circuit and manufacturing method thereof
CN1942042A (en) Protecting component of electronic circuit
JP5994097B2 (en) Manufacturing method of anti-static parts and anti-static parts
JP2011119172A (en) Overvoltage protection component
KR102053356B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
KR100926725B1 (en) Abnormal voltage protection device of electronic circuit and manufacturing method
KR100981037B1 (en) Laminating filter
KR20150090445A (en) Laminated chip device
KR101925277B1 (en) Static electricity countermeasure element
KR20090037099A (en) Laminated chip element
JP6252020B2 (en) Electrostatic protection component and method for manufacturing electrostatic protection component
TWI288477B (en) Protection element of electronic circuit
KR20170135667A (en) Complex electronic component
JP2010182560A (en) Manufacturing method of electronic component

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250