JP3301188B2 - LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD - Google Patents

LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD

Info

Publication number
JP3301188B2
JP3301188B2 JP33185193A JP33185193A JP3301188B2 JP 3301188 B2 JP3301188 B2 JP 3301188B2 JP 33185193 A JP33185193 A JP 33185193A JP 33185193 A JP33185193 A JP 33185193A JP 3301188 B2 JP3301188 B2 JP 3301188B2
Authority
JP
Japan
Prior art keywords
hole
conductive material
laminated
internal circuit
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33185193A
Other languages
Japanese (ja)
Other versions
JPH07192960A (en
Inventor
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18248368&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3301188(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP33185193A priority Critical patent/JP3301188B2/en
Publication of JPH07192960A publication Critical patent/JPH07192960A/en
Application granted granted Critical
Publication of JP3301188B2 publication Critical patent/JP3301188B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、内部回路要素を内部
に配置した積層電子部品、その製造方法およびその特性
測定方法に関するもので、特に、積層電子部品における
外部電極の形成態様の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer electronic component having an internal circuit element disposed therein, a method of manufacturing the same, and a method of measuring the characteristics thereof, and more particularly to an improvement in the form of external electrodes in the multilayer electronic component. It is.

【0002】[0002]

【従来の技術】たとえば、積層コンデンサ、積層インダ
クタ、多層回路基板、多層複合電子部品で代表される積
層電子部品は、導電膜および/または抵抗膜のような内
部回路要素を介在させた状態で複数の絶縁性シートが積
層されてなる積層体を備える。絶縁性シートとしては、
典型的には、セラミックシートが用いられる。
2. Description of the Related Art For example, a multilayer electronic component represented by a multilayer capacitor, a multilayer inductor, a multilayer circuit board, and a multilayer composite electronic component includes a plurality of multilayer electronic components in which internal circuit elements such as conductive films and / or resistive films are interposed. Are provided. As an insulating sheet,
Typically, a ceramic sheet is used.

【0003】図9は、この発明にとって興味ある従来の
積層電子部品1の外観を示す斜視図である。積層電子部
品1は、内部回路要素(図示せず)を介在させた状態で
複数の絶縁性シートが積層されてなる積層体2を備え
る。積層体2のたとえば4つの側面には、内部回路要素
に電気的に接続された外部電極3が形成される。これら
外部電極3は、図9において想像線で示すように、スル
ーホール4を分割することによって与えられる。
FIG. 9 is a perspective view showing the appearance of a conventional laminated electronic component 1 which is of interest to the present invention. The multilayer electronic component 1 includes a multilayer body 2 in which a plurality of insulating sheets are stacked with an internal circuit element (not shown) interposed therebetween. External electrodes 3 electrically connected to internal circuit elements are formed on, for example, four side surfaces of the laminate 2. These external electrodes 3 are provided by dividing through holes 4 as shown by imaginary lines in FIG.

【0004】すなわち、所定の分割線に沿って分割する
ことにより複数の積層電子部品1が得られるように用意
されたマザー積層体5において、スルーホール4を形成
し、その内周面上に外部電極3となる導電材6を付与し
た後、このマザー積層体5が、スルーホール4を分割す
るように分割される。
That is, in a mother laminated body 5 prepared so that a plurality of laminated electronic components 1 can be obtained by dividing along a predetermined dividing line, through holes 4 are formed, and external holes are formed on the inner peripheral surface thereof. After applying the conductive material 6 to be the electrode 3, the mother laminate 5 is divided so as to divide the through hole 4.

【0005】このような積層電子部品1は、チップ状の
形態で、外部電極3を介して適宜の回路基板上に表面実
装される。
[0005] Such a laminated electronic component 1 is mounted on an appropriate circuit board via external electrodes 3 in the form of a chip.

【0006】[0006]

【発明が解決しようとする課題】上述したスルーホール
4への導電材6の付与は、一般的に、導電ペーストを用
いて、これをスクリーン印刷することにより行なわれ
る。そのため、外部電極3を構成する導電材6は、スル
ーホール4の内周面上でだけでなく、各一部がスルーホ
ール4の周縁部において、積層体2の各主面上にまで延
びるように付与される。その結果、外部電極3は、積層
体2の各主面上において張出し部7を形成する。
The above-described application of the conductive material 6 to the through holes 4 is generally performed by screen printing using a conductive paste. Therefore, the conductive material 6 constituting the external electrode 3 extends not only on the inner peripheral surface of the through hole 4 but also partially on the peripheral surface of the through hole 4 to each main surface of the laminate 2. Is given to As a result, the external electrode 3 forms the overhang portion 7 on each main surface of the laminate 2.

【0007】このような張出し部7の存在は、次のよう
な問題を引起こす。すなわち、積層電子部品1の両主面
あるいはいずれかの主面に、別の部品を実装して複合化
を図ろうとする場合、このような別の部品の配置可能な
面積が制約される。
The presence of such an overhang 7 causes the following problem. That is, when another component is to be mounted on both principal surfaces or any one of the principal surfaces of the multilayer electronic component 1 to achieve the composite, the area in which such another component can be arranged is restricted.

【0008】また、外部電極3となる導電材6が、たと
えば銀ペーストの付与および焼付けにより形成される場
合、その上に、銀を保護するため、ニッケルめっきが施
され、さらにその上に、半田付け性を良好なものとする
ため、錫めっきが施されることがある。他方、スルーホ
ール4内に導電材6となる銀ペーストを付与するとき、
それが過剰であると、スルーホール4の貫通性が阻害さ
れることがある。しかしながら、このようにスルーホー
ル4の貫通性が阻害されると、上述したようなめっき
を、スルーホール4の内部にまで及ぼすことが不可能と
なる。そのため、スルーホール4を分割して外部電極3
を露出させたとき、このような外部電極3上には所望の
めっき膜が形成されていない部分が生じてしまい、上述
したようなめっきの機能が適正に発揮されない事態が生
じる。
When the conductive material 6 serving as the external electrode 3 is formed by, for example, applying and baking a silver paste, nickel plating is applied thereon to protect silver, and solder is further applied thereon. Tin plating may be applied in order to improve the attachability. On the other hand, when applying a silver paste to be the conductive material 6 in the through hole 4,
If it is excessive, the penetrability of the through hole 4 may be hindered. However, if the penetrability of the through hole 4 is hindered in this way, it becomes impossible to apply the plating as described above to the inside of the through hole 4. Therefore, the through hole 4 is divided and the external electrode 3
Is exposed, a portion where a desired plating film is not formed is formed on such an external electrode 3, and a situation occurs in which the plating function as described above is not properly exhibited.

【0009】また、積層電子部品1は、少なくとも出荷
する前に、その特性を測定しなければならない。しかし
ながら、積層電子部品1は、原則として、チップの状態
としてからでないと、特性を測定することができない。
すなわち、マザー積層体5の段階では、個々の積層電子
部品1の特性を測定することができず、スルーホール4
を分割するようにマザー積層体5を分割した後に、初め
て特性の測定が可能となる。そのため、多数の積層電子
部品1の特性の測定を能率的に行なうことができない。
In addition, the characteristics of the laminated electronic component 1 must be measured at least before shipment. However, the characteristics of the laminated electronic component 1 cannot be measured unless the state of the chip is in principle.
That is, at the stage of the mother laminate 5, the characteristics of the individual multilayer electronic components 1 cannot be measured, and
The characteristics can be measured only after the mother laminate 5 is divided such that is divided. Therefore, it is not possible to efficiently measure the characteristics of many multilayer electronic components 1.

【0010】それゆえに、この発明の目的は、その少な
くとも一方主面を、複合化のための他の部品の実装面と
してより広く利用することができ、そのため、部品実装
の高密度化を図ることができる、積層電子部品およびそ
の製造方法を提供しようとすることである。
[0010] Therefore, an object of the present invention is to use at least one principal surface more widely as a mounting surface for other components for compounding, and to increase the density of component mounting. It is an object of the present invention to provide a laminated electronic component and a method for manufacturing the same.

【0011】この発明の他の目的は、複数の積層電子部
品の特性測定を能率的に行なうことができる特性測定方
法を提供しようとすることである。
Another object of the present invention is to provide a characteristic measuring method capable of efficiently measuring the characteristics of a plurality of laminated electronic components.

【0012】[0012]

【課題を解決するための手段】この発明による積層電子
部品は、内部回路要素を介在させた状態で複数の絶縁性
シートが積層されてなる積層体、および前記内部回路要
素に電気的に接続されかつ前記積層体の外表面に形成さ
れた外部電極を備え、外部電極は、積層体に設けられか
つ導電材が付与されたスルーホールの内部を積層体の分
割によって露出させることによって形成されたものであ
り、前記導電材は、前記スルーホールの軸線方向の少な
くとも一方端部まで届かないように形成されており、複
数の主面のうち少なくとも前記導電材が端部に届かない
側の主面が電子部品の実装面を構成していることを特徴
としている。
According to the present invention, there is provided a laminated electronic component comprising: a laminated body in which a plurality of insulating sheets are laminated with an internal circuit element interposed; and a laminate electrically connected to the internal circuit element. And an external electrode formed on an outer surface of the laminate, wherein the external electrode is formed by exposing the inside of a through hole provided in the laminate and provided with a conductive material by dividing the laminate. The conductive material is formed so as not to reach at least one end in the axial direction of the through hole ,
At least the conductive material does not reach the end of the number of main surfaces
The main surface on the side constitutes a mounting surface of the electronic component .

【0013】この発明による積層電子部品の製造方法
は、所定の分割線に沿って分割することによって複数の
積層電子部品が得られるものであって、前記分割線によ
って区画される各領域に個々の積層電子部品のための内
部回路要素を分布させるように、これら内部回路要素を
介在させた状態で複数のマザー絶縁性シートが積層され
てなる、マザー積層体を準備する工程と、マザー積層体
の前記分割線を通る位置にスルーホールを設ける工程
と、スルーホール内に、その軸線方向の少なくとも一方
端部まで届かないように、内部回路要素に電気的に接続
される導電材を付与する工程と、マザー積層体を前記分
割線に沿って分割する工程と、複数の主面のうち少なく
とも導電材が端部まで届かない側の主面を電子部品の実
装面とする工程とを備えている。
In the method of manufacturing a laminated electronic component according to the present invention, a plurality of laminated electronic components can be obtained by dividing the electronic component along a predetermined dividing line. A step of preparing a mother laminate, in which a plurality of mother insulating sheets are laminated with these internal circuit elements interposed so as to distribute the internal circuit elements for the laminated electronic component, A step of providing a through hole at a position passing through the dividing line, and a step of providing a conductive material electrically connected to the internal circuit element so that the through hole does not reach at least one end in the axial direction. Dividing the mother laminate along the division line, and
The main surface on the side where the conductive material does not reach the end
And a step of forming a mounting surface .

【0014】この発明による積層電子部品の特性測定方
法は、所定の分割線に沿って分割することによって複数
の積層電子部品が得られるものであって、前記分割線に
よって区画される各領域に個々の積層電子部品のための
内部回路要素を分布させるように、これら内部回路要素
を介在させた状態で複数のマザー絶縁性シートが積層さ
れてなり、かつ前記分割線を通る位置にスルーホールが
設けられ、スルーホール内に、その軸線方向の少なくと
も一方端部まで届かないように、内部回路要素に電気的
に接続される導電材が付与された、マザー積層体を準備
する工程と、スルーホール内の導電材を複数部分に分割
して各部分を互いに電気的に独立させるように、前記分
割線に沿って前記マザー積層体に溝を形成する工程と、
分割された前記導電材の各部分を外部電極として個々の
積層電子部品の特性を測定する工程とを備えている。
According to the method of measuring the characteristics of a multilayer electronic component according to the present invention, a plurality of multilayer electronic components can be obtained by dividing the multilayer electronic component along a predetermined dividing line. In order to distribute the internal circuit elements for the laminated electronic component, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a through hole is provided at a position passing through the dividing line. A step of preparing a mother laminate, to which a conductive material electrically connected to the internal circuit element is provided so that the through hole does not reach at least one end in the axial direction thereof, Forming a groove in the mother laminate along the division line so as to divide the conductive material into a plurality of portions so that each portion is electrically independent of each other;
Measuring the characteristics of the individual laminated electronic components using each of the divided portions of the conductive material as an external electrode.

【0015】上述した特性測定方法において与えられた
積層電子部品の形態、すなわち、溝が形成されたマザー
積層体からなる積層電子部品の集合体は、そのまま、出
荷時の形態とすることもできる。
The form of the laminated electronic component provided in the above-described characteristic measuring method, that is, the aggregate of the laminated electronic parts formed of the mother laminated body having the grooves formed therein can also be used as it is in the form at the time of shipment.

【0016】[0016]

【発明の作用および効果】この発明に係る積層電子部品
によれば、スルーホールに付与された導電材を、スルー
ホールの分割により露出させることによって外部電極が
形成され、また、上述の導電材はスルーホールの軸線方
向の少なくとも一方端部にまで届かないように形成され
ているので、導電材が届かないようにされているスルー
ホールの一方端部側にある積層体の主面上には、外部電
極の張出し部が形成されない。そのため、積層体の当該
主面を、外部電極に干渉されることなく、複合化のため
の他の部品の実装面や回路導体形成面として広く利用す
ることができ、その結果、部品実装の高密度化を図るこ
とができる。
According to the laminated electronic component of the present invention, the external electrode is formed by exposing the conductive material provided to the through-hole by dividing the through-hole. Since it is formed so as not to reach at least one end in the axial direction of the through hole, on the main surface of the laminated body at one end side of the through hole which is prevented from reaching the conductive material, No overhang of the external electrode is formed. Therefore, the main surface of the laminate can be widely used as a mounting surface for other components for compounding or a surface for forming circuit conductors without interference from external electrodes, and as a result, the height of component mounting can be increased. Density can be increased.

【0017】また、この発明に係る積層電子部品の製造
方法によれば、積層電子部品を得るための多くの工程
を、マザー積層体の状態で実施することができるので、
多数の積層電子部品を能率的に製造することができる。
また、マザー積層体を分割して複数の積層電子部品を得
ようとするとき、この分割線に沿ってマザー積層体に溝
を予め形成し、それによって、スルーホール内の導電材
に溝を形成するようにすれば、たとえ導電材がスルーホ
ールの貫通性を阻害するように付与されても、外部電極
として好ましい性質を与えるためのめっきを、溝の側面
上に露出する部分に施すことができる。その結果、マザ
ー積層体を最終的に分割して得られた積層電子部品の外
部電極の表面は、このようなめっき膜により確実に覆わ
れた状態となる。
Further, according to the method for manufacturing a multilayer electronic component of the present invention, many steps for obtaining a multilayer electronic component can be performed in a state of a mother multilayer body.
A large number of laminated electronic components can be efficiently manufactured.
Further, when the mother laminate is divided to obtain a plurality of laminated electronic components, grooves are formed in the mother laminate in advance along the dividing lines, thereby forming grooves in the conductive material in the through holes. By doing so, even if the conductive material is applied so as to impede the penetration of the through hole, plating for imparting preferable properties as an external electrode can be applied to a portion exposed on the side surface of the groove. . As a result, the surface of the external electrode of the laminated electronic component obtained by finally dividing the mother laminate is surely covered with such a plating film.

【0018】また、この発明に係る積層電子部品の特性
測定方法によれば、溝を形成することにより、複数の積
層電子部品が、電気的に互いに独立した状態とされなが
らも、マザー積層体として機械的に一体化されたまま、
個々の積層電子部品の特性を測定することができる。し
たがって、機械的に独立した複数の積層電子部品を取扱
う必要がなく、能率的に多数の積層電子部品の特性を測
定することができる。
According to the method for measuring the characteristics of a multilayer electronic component according to the present invention, the plurality of multilayer electronic components are electrically isolated from each other by forming the groove, so that the mother multilayer is formed. Mechanically integrated,
The characteristics of each laminated electronic component can be measured. Therefore, there is no need to handle a plurality of mechanically independent multilayer electronic components, and the characteristics of a large number of multilayer electronic components can be efficiently measured.

【0019】また、上述した特性測定を実施するための
形態である、溝が形成されたマザー積層体からなる積層
電子部品の集合体を、そのまま、出荷時の形態とすれ
ば、需要者側において、マザー積層体を溝に沿って分割
するだけで、そこから個々の積層電子部品を取出すこと
ができる。この場合、個々の積層電子部品は、その特性
測定を既に終えておくことができるので、問題なく実装
に供することができるとともに、積層電子部品の集合体
は、個々の積層電子部品がばらばらの状態にある場合に
比べて、その梱包および取扱いが容易である点に注目す
べきである。
Further, if the aggregate of the laminated electronic components formed of the mother laminate having the grooves, which is the mode for carrying out the above-described characteristic measurement, is taken as it is at the time of shipment, the consumer side By simply dividing the mother laminate along the groove, individual laminated electronic components can be taken out therefrom. In this case, since the measurement of the characteristics of the individual multilayer electronic components can be completed, the individual multilayer electronic components can be mounted without any problem, and the aggregate of the multilayer electronic components is in a state in which the individual multilayer electronic components are separated. It should be noted that packaging and handling are easier than in

【0020】[0020]

【実施例】図1および図2は、この発明の一実施例によ
る積層電子部品11の外観を示す斜視図である。積層電
子部品11は、図示したチップ状の形態で適宜の回路基
板上に実装されるが、図1には、このような実装状態に
おいて上方に向く主面側が示され、図2には、実装状態
において下方に向く主面側が示されている。
1 and 2 are perspective views showing the appearance of a laminated electronic component 11 according to one embodiment of the present invention. The laminated electronic component 11 is mounted on an appropriate circuit board in the form of a chip shown in FIG. 1. FIG. 1 shows a main surface side facing upward in such a mounted state, and FIG. The main surface side facing downward in the state is shown.

【0021】積層電子部品11は、内部回路要素(図示
せず)を介在させた状態で複数の絶縁性シートが積層さ
れてなる積層体12を備える。積層体12のたとえば4
つの側面の各々には、積層体12の外表面に露出する外
部電極13が形成される。これら外部電極13は、図示
しないが、内部回路要素に電気的に接続されている。
The laminated electronic component 11 includes a laminated body 12 in which a plurality of insulating sheets are laminated with an internal circuit element (not shown) interposed. For example, 4
On each of the two side surfaces, an external electrode 13 exposed on the outer surface of the laminate 12 is formed. Although not shown, these external electrodes 13 are electrically connected to internal circuit elements.

【0022】上述したような外部電極13は、以下に述
べる製造方法の説明から明らかになるように、積層体1
2に設けられかつ導電材14が付与されたスルーホール
の内部を積層体12の分割によって露出させることによ
って形成されたものであり、導電材14は、スルーホー
ルの軸線方向の一方端部まで届かないように形成され
る。また、積層体12のたとえば4つの側面の各々に
は、段差15が形成されているが、このような段差15
が形成される理由も、以下の製造方法の説明から明らか
になる。
As will be clear from the description of the manufacturing method described below, the external electrode 13 as described above
2 and is formed by exposing the inside of the through hole provided with the conductive material 14 by dividing the laminated body 12, and the conductive material 14 reaches one end in the axial direction of the through hole. Not formed. Further, a step 15 is formed on each of the four side surfaces of the laminate 12, for example.
Is formed from the following description of the manufacturing method.

【0023】上述したような積層電子部品11を得るた
め、図3に示すようなマザー積層体16が用意される。
マザー積層体16は、所定の分割線17(一点鎖線)に
沿って分割することにより複数の積層電子部品11を与
えるものであって、分割線17によって区画される各領
域に個々の積層電子部品のための内部回路要素(図示せ
ず)を分布させるように、これら内部回路要素を介在さ
せた状態で複数のマザー絶縁性シートが積層されてなる
ものである。
In order to obtain the above-described laminated electronic component 11, a mother laminated body 16 as shown in FIG. 3 is prepared.
The mother laminated body 16 provides a plurality of laminated electronic components 11 by dividing along a predetermined dividing line 17 (dot-dash line). A plurality of mother insulating sheets are laminated with these internal circuit elements interposed so as to distribute internal circuit elements (not shown).

【0024】上述したようなマザー積層体16を得るた
め、たとえば、以下のような工程が実施される。
In order to obtain the mother laminate 16 as described above, for example, the following steps are performed.

【0025】まず、ドクターブレード法などにより、シ
ート成形を行ない、マザー絶縁性シートとなるべきセラ
ミックグリーンシートを得る。これらセラミックグリー
ンシートの特定のものには、シートの厚み方向に貫通す
る電気的導通を可能とするため、ビアホールがパンチン
グ等により形成させる。次に、セラミックグリーンシー
トの特定のものの上には、内部回路要素となるべき導電
膜および/または抵抗膜が印刷される。このとき、既に
形成されたビアホール内に、導電材が充填される。
First, a sheet is formed by a doctor blade method or the like to obtain a ceramic green sheet to be a mother insulating sheet. In certain of these ceramic green sheets, via holes are formed by punching or the like in order to enable electrical conduction through the sheet in the thickness direction. Next, a conductive film and / or a resistive film to be an internal circuit element are printed on a specific one of the ceramic green sheets. At this time, the conductive material is filled in the via holes already formed.

【0026】次に、上述したようなマザー絶縁性シート
が積重ねられ、プレスされる。これによって、マザー積
層体16が得られる。
Next, the above-mentioned mother insulating sheets are stacked and pressed. Thereby, the mother laminate 16 is obtained.

【0027】次に、図3に示すように、マザー積層体1
6の分割線17を通る位置にスルーホール18が形成さ
れる。
Next, as shown in FIG.
Through holes 18 are formed at positions passing through the dividing lines 17 of FIG.

【0028】次に、図4に示すように、スルーホール1
8内に、内部回路要素に電気的に接続される導電材14
が付与される。この導電材14の付与には、たとえば、
スルーホール18の一方側に負圧を与えながら他方側か
らスクリーン印刷により導電材14を付与する方法、デ
ィスペンサにより導電材14を付与する方法などが適用
される。このとき、スクリーン印刷による場合には、負
圧をコントロールしたり、ディスペンサによる場合に
は、導電材14の供給量をコントロールしたりして、導
電材14は、スルーホール18の軸線方向の一方端部す
なわち図4では下方端部まで届かないようにされる。
Next, as shown in FIG.
8, conductive material 14 electrically connected to internal circuit elements
Is given. For the application of the conductive material 14, for example,
A method of applying the conductive material 14 by screen printing from the other side while applying a negative pressure to one side of the through hole 18, a method of applying the conductive material 14 by a dispenser, and the like are applied. At this time, the negative pressure is controlled in the case of screen printing, or the supply amount of the conductive material 14 is controlled in the case of dispenser, so that the conductive material 14 is formed at one end of the through hole 18 in the axial direction. In FIG. 4, it does not reach the lower end.

【0029】次に、図5および図6に示すように、マザ
ー積層体16には、分割線17(図3)に沿って溝19
がたとえばダイシングソーによって形成される。溝19
は、スルーホール18内の導電材14を複数部分に分割
して各部分を互いに電気的に独立させるような深さに選
ばれる。なお、導電材14がスルーホール18の貫通性
を阻害する程度に付与されたとしても、上述した溝19
の形成は、スルーホール18を再び貫通した状態とし、
かつスルーホール18内で導電材14に対して露出する
側面を与えることを可能にする。
Next, as shown in FIGS. 5 and 6, the mother laminate 16 has grooves 19 along the dividing lines 17 (FIG. 3).
Is formed, for example, by a dicing saw. Groove 19
Is selected to have such a depth that the conductive material 14 in the through hole 18 is divided into a plurality of portions so that the portions are electrically independent of each other. Even if the conductive material 14 is provided to such an extent that the penetrability of the through hole 18 is impaired, the above-described groove 19
Is formed in a state in which the through hole 18 has been penetrated again,
Further, it is possible to provide an exposed side surface to the conductive material 14 in the through hole 18.

【0030】次に、図5および図6に示すように、必要
に応じて、溝19の底面とそれに対向するマザー積層体
16の下面とに、それぞれ、スリット20および21が
設けられる。スリット20および21は、いずれか一方
が省略されてもよい。
Next, as shown in FIGS. 5 and 6, if necessary, slits 20 and 21 are provided on the bottom surface of the groove 19 and the lower surface of the mother laminate 16 opposed thereto. Either of the slits 20 and 21 may be omitted.

【0031】なお、図6において、内部回路要素となる
べき導電膜22および23が図示されている。また、導
電膜22が導電材14に電気的に接続されている状態も
図示されている。
FIG. 6 shows conductive films 22 and 23 to be used as internal circuit elements. Further, a state where the conductive film 22 is electrically connected to the conductive material 14 is also illustrated.

【0032】次に、マザー積層体16は、それを構成す
るマザー絶縁性シートに含まれるセラミックを焼結させ
るため、焼成される。その後、必要に応じて、マザー積
層体16の表裏面に、導電膜および/または抵抗膜が形
成され、また、オーバーコートが施され、また、ソルダ
ーレジストが付与される。また、必要に応じて、外部電
極13となるべき導電材14や他の導電膜にめっきが施
される。
Next, the mother laminate 16 is fired to sinter the ceramic contained in the mother insulating sheet constituting the mother laminate 16. Thereafter, as necessary, a conductive film and / or a resistive film are formed on the front and back surfaces of the mother laminate 16, an overcoat is applied, and a solder resist is applied. If necessary, the conductive material 14 to be the external electrode 13 and other conductive films are plated.

【0033】以上の工程を終えたとき、マザー積層体1
6に含まれる複数の積層電子部品11は、互いに他のも
のに対して電気的に独立しているので、溝19によって
分断されたスルーホール18の各部分に存在する導電材
14を外部電極として、個々の積層電子部品11の特性
を測定することができる。
When the above steps are completed, the mother laminate 1
Since the plurality of laminated electronic components 11 included in 6 are electrically independent of each other, the conductive material 14 existing in each portion of the through hole 18 divided by the groove 19 is used as an external electrode. Thus, the characteristics of the individual laminated electronic components 11 can be measured.

【0034】このように、特性が測定された後、良品と
判断された積層電子部品11上には、必要に応じて、複
合化のための回路導体や他の電子部品が実装される。こ
こまで述べた工程は、マザー積層体16の状態で能率的
に行なうことができる。なお、積層電子部品11の出荷
をこの段階で行なってもよい。
As described above, after the characteristics are measured, circuit conductors for composite use and other electronic components are mounted on the laminated electronic component 11 determined to be non-defective as required. The steps described so far can be efficiently performed in the state of the mother laminate 16. Note that the multilayer electronic component 11 may be shipped at this stage.

【0035】次に、機械的に独立した複数の積層電子部
品11を得るため、マザー積層体16は、分割線17
(図3)すなわち溝19(図5および図6)に沿って完
全に分割される。この分割は、チョコレートを割るよう
に、マザー積層体16を溝19に沿って割ることにより
容易に達成される。前述したスリット20および21
は、このような分割をより容易にする。なお、このよう
な分割は、溝19の幅よりも薄い刃厚のダイシングソー
で切断することによって達成してもよい。
Next, in order to obtain a plurality of mechanically independent laminated electronic components 11, the mother laminated body 16
(FIG. 3), i.e. complete division along the groove 19 (FIGS. 5 and 6). This splitting is easily achieved by splitting the mother laminate 16 along the grooves 19, like splitting a chocolate. The slits 20 and 21 described above
Makes such divisions easier. Such division may be achieved by cutting with a dicing saw having a blade thickness smaller than the width of the groove 19.

【0036】このようにして、図1および図2に示した
積層電子部品11が得られる。以上述べた説明からわか
るように、段差15は、前述した溝19の形成の結果も
たらされたものである。また、積層体12を段差15の
位置に対応する境界面によって2つの部分に区分したと
き、外部電極13は、一方の部分においてのみ形成され
ている。そのため、積層電子部品11における図2に示
した主面側では、外部電極13に張出し部24が形成さ
れるが、図1に示した主面側では、外部電極13はこの
主面上にまで延びていない。したがって、この図1に示
した主面を、外部電極13に干渉されることなく、他の
電子部品のための実装面として広く利用することができ
る。
Thus, the multilayer electronic component 11 shown in FIGS. 1 and 2 is obtained. As can be seen from the above description, the step 15 is a result of the formation of the groove 19 described above. When the laminate 12 is divided into two parts by a boundary surface corresponding to the position of the step 15, the external electrodes 13 are formed only in one part. For this reason, the protruding portion 24 is formed on the external electrode 13 on the main surface side of the multilayer electronic component 11 shown in FIG. 2, but on the main surface side shown in FIG. Not extended. Therefore, the main surface shown in FIG. 1 can be widely used as a mounting surface for other electronic components without being interfered by the external electrodes 13.

【0037】次に、積層電子部品11は、必要に応じ
て、ケーシングされる。このケーシングは、積層電子部
品11のたとえば図1に示した主面上に回路導体や他の
電子部品が実装されたとき、これを覆うものである。
Next, the multilayer electronic component 11 is casing as required. This casing covers, for example, when a circuit conductor and other electronic components are mounted on the main surface of the laminated electronic component 11 shown in FIG. 1, for example.

【0038】以上、この発明を図1ないし図6に示した
実施例に関連したが、この発明の範囲内において、その
他いくつかの変形例が可能である。
Although the present invention has been described with reference to the embodiment shown in FIGS. 1 to 6, several other modifications are possible within the scope of the present invention.

【0039】たとえば、上述したスルーホール18に導
電材14を付与する工程からスリット20および21を
形成する工程までを、マザー積層体16の焼成工程の後
に実施してもよい。また、このように、焼成工程の後
に、スルーホール18内に導電材14を付与するとき、
導電材14の付与は、乾式めっきによってもよい。
For example, the steps from the step of applying the conductive material 14 to the through holes 18 to the step of forming the slits 20 and 21 may be performed after the step of firing the mother laminate 16. Further, as described above, when the conductive material 14 is provided in the through hole 18 after the firing step,
The conductive material 14 may be applied by dry plating.

【0040】また、上述した実施例における焼成工程以
降の工程については、その少なくともいくつかが省略さ
れても、その順序が変更されてもよい。
At least some of the steps after the firing step in the above-described embodiment may be omitted or the order thereof may be changed.

【0041】また、スルーホール18内において、その
一方端部まで届かないように導電材14を付与するた
め、図7および図8に示した方法を採用してもよい。す
なわち、まず、図7に示すように、スルーホール18内
に導電材14が全域にわたって付与される。このとき、
導電材14は、スルーホール18の上方端部側では、張
出し部24を形成するが、他方端部側では、このような
張出し部を形成しないようにするのが好ましい。次に、
図8に示すように、スルーホール18の下方端部側から
ドリル等を作用させ、この他方端部側で所定の深さの穴
25が形成され、それによって導電材14が下方端部側
において除去される。穴25の径は、スルーホール18
の径と同じかまたはこれより若干大きく選ばれる。この
ようにして、図4に示した場合と同様、導電材14が、
スルーホール18内で、その軸線方向の一方端部まで届
かないように形成された状態が得られる。
The method shown in FIGS. 7 and 8 may be employed in order to provide the conductive material 14 in the through hole 18 so as not to reach one end. That is, first, as shown in FIG. 7, the conductive material 14 is provided in the through hole 18 over the entire area. At this time,
The conductive material 14 forms an overhang 24 on the upper end side of the through hole 18, but preferably does not form such an overhang on the other end side. next,
As shown in FIG. 8, a drill or the like is operated from the lower end side of the through hole 18, and a hole 25 having a predetermined depth is formed on the other end side, whereby the conductive material 14 is placed on the lower end side. Removed. The diameter of the hole 25 is
Is selected to be the same as or slightly larger than the diameter of In this way, as in the case shown in FIG.
A state is formed in the through hole 18 so as not to reach one end in the axial direction.

【0042】上述した穴25の形成は、導電材14の張
出し部が形成されない側から行なわれるのが好ましい。
なぜなら、積層電子部品11における主面の有効実装面
積をできるだけ広くするには、穴25の径ができるだけ
小さいほうが好ましく、このように穴25の径をできる
だけ小さくするには、導電材14の張出し部が形成され
ない側から穴25を形成するのが好ましいからである。
It is preferable that the above-described hole 25 is formed from the side where the overhanging portion of the conductive material 14 is not formed.
This is because it is preferable that the diameter of the hole 25 be as small as possible in order to increase the effective mounting area of the main surface of the multilayer electronic component 11 as much as possible. This is because it is preferable to form the hole 25 from the side where no is formed.

【0043】また、上述した実施例では、導電材14
が、スルーホール18の軸線方向の一方端部まで届かな
いように付与されたが、スルーホールの軸線方向の両端
部において導電材が付与されない領域が形成されてもよ
い。
In the above-described embodiment, the conductive material 14
Is provided so as not to reach one end of the through hole 18 in the axial direction, but regions where the conductive material is not provided may be formed at both ends of the through hole in the axial direction.

【0044】また、スルーホール18の断面形状は、円
形とされたが、四角形等の他の形状に変更されてもよ
い。
Further, the cross-sectional shape of the through hole 18 is circular, but may be changed to another shape such as a square.

【0045】また、この発明で用いられる絶縁性シート
は、セラミックシートに限らず、他の材料からなる絶縁
性シートに置き換えられてもよい。
The insulating sheet used in the present invention is not limited to a ceramic sheet, but may be replaced with an insulating sheet made of another material.

【0046】また、この発明は、複数の外部電極のすべ
てがスルーホール内に付与された導電材に基づいて形成
された積層電子部品に限らず、外部電極のいくつかが他
の方法によって形成された積層電子部品にも適用するこ
とができる。
Further, the present invention is not limited to a multilayer electronic component in which all of the plurality of external electrodes are formed based on the conductive material provided in the through hole, and some of the external electrodes are formed by another method. It can also be applied to laminated electronic components.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による積層電子部品11を
一方主面側から示す斜視図である。
FIG. 1 is a perspective view showing a laminated electronic component 11 according to an embodiment of the present invention from one main surface side.

【図2】図1に示した積層電子部品11を他方主面側か
ら示す斜視図である。
2 is a perspective view showing the laminated electronic component 11 shown in FIG. 1 from the other main surface side.

【図3】図1に示した積層電子部品11を得るために準
備されるマザー積層体16を示す斜視図である。
FIG. 3 is a perspective view showing a mother laminate 16 prepared to obtain the multilayer electronic component 11 shown in FIG.

【図4】図3に示したマザー積層体16のスルーホール
18内に導電材14を付与した状態を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a state in which a conductive material 14 is provided in a through hole 18 of the mother laminate 16 shown in FIG.

【図5】図4に示した工程の後、スルーホール18を通
る位置に溝19ならびにスリット20および21を形成
した状態を示す拡大断面図である。
FIG. 5 is an enlarged cross-sectional view showing a state in which a groove 19 and slits 20 and 21 are formed at a position passing through a through hole 18 after the step shown in FIG.

【図6】図5に示した状態にあるマザー積層体16の一
部を示す拡大斜視図である。
FIG. 6 is an enlarged perspective view showing a part of the mother laminate 16 in the state shown in FIG.

【図7】この発明の他の実施例においてマザー積層体1
6のスルーホール18内に導電材14を付与した状態を
示す断面図である。
FIG. 7 shows a mother laminate 1 according to another embodiment of the present invention.
6 is a cross-sectional view showing a state where a conductive material 14 is provided in a through hole 18 of FIG.

【図8】図7に示した工程の後、導電材14をスルーホ
ール18の下方端部側で除去した状態を示す断面図であ
る。
8 is a cross-sectional view showing a state in which the conductive material 14 has been removed at the lower end side of the through hole 18 after the step shown in FIG. 7;

【図9】この発明にとって興味ある従来の積層電子部品
1の外観を示す斜視図である。
FIG. 9 is a perspective view showing the appearance of a conventional multilayer electronic component 1 which is of interest to the present invention.

【符号の説明】[Explanation of symbols]

11 積層電子部品 12 積層体 13 外部電極 14 導電材 16 マザー積層体 17 分割線 18 スルーホール 19 溝 22,23 導電膜(内部回路要素) Reference Signs List 11 laminated electronic component 12 laminated body 13 external electrode 14 conductive material 16 mother laminated body 17 dividing line 18 through hole 19 groove 22, 23 conductive film (internal circuit element)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H05K 3/40 H05K 3/40 D 3/46 3/46 N W (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/42 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 identification code FI H05K 3/40 H05K 3/40 D 3/46 3/46 N W (58) Investigation field (Int.Cl. 7 , DB name) ) H01G 4/00-4/42

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 内部回路要素を介在させた状態で複数の
絶縁性シートが積層されてなる積層体、ならびに前記内
部回路要素に電気的に接続されかつ前記積層体の外表面
に形成された外部電極を備え、 前記外部電極は、前記積層体に設けられかつ導電材が付
与されたスルーホールの内部を前記積層体の分割によっ
て露出させることによって形成されたものであり、 前記導電材は、前記スルーホールの軸線方向の少なくと
も一方端部まで届かないように形成されており、 複数の主面のうち少なくとも前記導電材が端部に届かな
い側の主面が電子部品の実装面を構成して いる、 積層電子部品。
1. A laminate in which a plurality of insulating sheets are laminated with an internal circuit element interposed therebetween, and an external member electrically connected to the internal circuit element and formed on an outer surface of the laminate. An electrode, wherein the external electrode is formed by exposing the inside of a through hole provided in the laminate and provided with a conductive material by dividing the laminate, and wherein the conductive material is The through hole is formed so as not to reach at least one end in the axial direction, and at least the conductive material among a plurality of main surfaces may reach the end.
The main surface on the other side constitutes the mounting surface for electronic components.
【請求項2】 所定の分割線に沿って分割することによ
って複数の積層電子部品が得られるものであって、前記
分割線によって区画される各領域に個々の前記積層電子
部品のための内部回路要素を分布させるように、これら
内部回路要素を介在させた状態で複数のマザー絶縁性シ
ートが積層されてなる、マザー積層体を準備し、 前記マザー積層体の前記分割線を通る位置にスルーホー
ルを設け、 前記スルーホール内に、その軸線方向の少なくとも一方
端部まで届かないように、前記内部回路要素に電気的に
接続される導電材を付与し、 前記マザー積層体を前記分割線に沿って分割し、 複数の主面のうち少なくとも前記導電材が端部まで届か
ない側の主面を電子部品の実装面と する、 各工程を備える、積層電子部品の製造方法。
2. A plurality of laminated electronic components are obtained by dividing along a predetermined dividing line, and an internal circuit for each of the laminated electronic components is provided in each area defined by the dividing lines. Prepare a mother laminate, in which a plurality of mother insulating sheets are laminated with these internal circuit elements interposed so as to distribute the elements, a through hole at a position passing through the dividing line of the mother laminate. A conductive material electrically connected to the internal circuit element is provided in the through hole so as not to reach at least one end in the axial direction, and the mother laminate is arranged along the dividing line. To make sure that at least the conductive material of the plurality of main surfaces reaches the end.
A method for manufacturing a laminated electronic component, comprising: a main surface on a non-existent side ;
【請求項3】 所定の分割線に沿って分割することによ
って複数の積層電子部品が得られるものであって、前記
分割線によって区画される各領域に個々の前記積層電子
部品のための内部回路要素を分布させるように、これら
内部回路要素を介在させた状態で複数のマザー絶縁性シ
ートが積層されてなり、かつ前記分割線を通る位置にス
ルーホールが設けられ、前記スルーホール内に、その軸
線方向の少なくとも一方端部まで届かないように、前記
内部回路要素に電気的に接続される導電材が付与され
た、マザー積層体を準備し、 前記スルーホール内の導電材を複数部分に分割して各部
分を互いに電気的に独立させるように、前記分割線に沿
って前記マザー積層体に溝を形成し、 分割された前記導電材の各部分を外部電極として個々の
積層電子部品の特性を測定する、 各工程を備える、積層電子部品の特性測定方法。
3. A plurality of laminated electronic components are obtained by dividing along a predetermined dividing line, and an internal circuit for each of the laminated electronic components is provided in each area defined by the dividing lines. In order to distribute the elements, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a through hole is provided at a position passing through the dividing line, and the through hole is provided in the through hole. Preparing a mother laminate provided with a conductive material electrically connected to the internal circuit element so as not to reach at least one end in the axial direction, dividing the conductive material in the through hole into a plurality of portions A groove is formed in the mother laminate along the dividing line so that the respective portions are electrically independent of each other, and each of the divided portions of the conductive material is used as an external electrode to form an individual laminated electron. Measuring the characteristics of goods, comprising the steps, characteristic measurement method of a multilayer electronic component.
【請求項4】 所定の分割線に沿って分割することによ
って複数の積層電子部品が得られるものであって、前記
分割線によって区画される各領域に個々の前記積層電子
部品のための内部回路要素を分布させるように、これら
内部回路要素を介在させた状態で複数のマザー絶縁性シ
ートが積層されてなり、かつ前記分割線を通る位置にス
ルーホールが設けられ、前記スルーホール内に、その軸
線方向の一方端部まで届かないように、前記内部回路要
素に電気的に接続される導電材が付与された、マザー積
層体を備え、 前記マザー積層体には、前記スルーホール内の導電材を
複数部分に分割して各部分を互いに電気的に独立させる
ように、前記分割線に沿って溝が形成され 複数の主面のうち少なくとも前記導電材が端部に届かな
い側の主面が電子部品の実装面を構成している、 積層電子部品の集合体。
4. A plurality of laminated electronic components are obtained by dividing along a predetermined dividing line, and an internal circuit for each of the laminated electronic components is provided in each area defined by the dividing lines. In order to distribute the elements, a plurality of mother insulating sheets are laminated with these internal circuit elements interposed, and a through hole is provided at a position passing through the dividing line, and the through hole is provided in the through hole. A mother laminate is provided with a conductive material electrically connected to the internal circuit element so as not to reach one end in the axial direction. The mother laminate has a conductive material in the through hole. A groove is formed along the division line so that each part is electrically independent from each other, and at least the conductive material among a plurality of main surfaces reaches an end.
An assembly of laminated electronic components, the main surface of the other side constituting the mounting surface of the electronic component.
JP33185193A 1993-12-27 1993-12-27 LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD Expired - Lifetime JP3301188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33185193A JP3301188B2 (en) 1993-12-27 1993-12-27 LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33185193A JP3301188B2 (en) 1993-12-27 1993-12-27 LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD

Publications (2)

Publication Number Publication Date
JPH07192960A JPH07192960A (en) 1995-07-28
JP3301188B2 true JP3301188B2 (en) 2002-07-15

Family

ID=18248368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33185193A Expired - Lifetime JP3301188B2 (en) 1993-12-27 1993-12-27 LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD

Country Status (1)

Country Link
JP (1) JP3301188B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216503A (en) * 1998-11-20 2000-08-04 Alps Electric Co Ltd High frequency module and manufacture thereof
JP4138211B2 (en) * 2000-07-06 2008-08-27 株式会社村田製作所 Electronic component and manufacturing method thereof, collective electronic component, mounting structure of electronic component, and electronic apparatus
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (en) 2000-11-02 2002-05-17 Murata Mfg Co Ltd Ceramic electronic component and its manufacturing method
JP5743779B2 (en) * 2010-07-27 2015-07-01 京セラ株式会社 Multi-circuit board and electronic device
JP2012244050A (en) * 2011-05-23 2012-12-10 Kyocera Corp Method of manufacturing multi-piece wiring board, multi-piece wiring board, wiring board, and electronic apparatus
CN104919906B (en) * 2012-12-27 2018-04-03 日本碍子株式会社 Electronic unit and its manufacture method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225904A (en) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd Applying method of conductive paste onto multilayer chip
JPH03280412A (en) * 1990-03-29 1991-12-11 Mitsubishi Materials Corp Capacitor network structure and manufacture thereof
JPH04206802A (en) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd Insulating substrate and chip type resistor links using the same
JP2867749B2 (en) * 1991-06-27 1999-03-10 松下電器産業株式会社 Terminal electrode formation method
JPH05198949A (en) * 1992-01-20 1993-08-06 Murata Mfg Co Ltd Manufacture of ceramic multilayer electronic component

Also Published As

Publication number Publication date
JPH07192960A (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US5644107A (en) Method of manufacturing a multilayer electronic component
US5493769A (en) Method of manufacturing electronic component and measuring characteristics of same
US5635669A (en) Multilayer electronic component
JP2976049B2 (en) Multilayer electronic components
JP3147666B2 (en) Multilayer electronic component and method of manufacturing the same
JP3223708B2 (en) Multilayer electronic component and method of manufacturing the same
US6639311B2 (en) Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component
JP2002141248A (en) Ceramic electronic component and its manufacturing method
JP3368645B2 (en) LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD AND ITS CHARACTERISTIC MEASUREMENT METHOD
JP3301188B2 (en) LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ITS CHARACTERISTIC MEASUREMENT METHOD
JP3257532B2 (en) Method for manufacturing laminated electronic component and method for measuring characteristics thereof
JP3425711B2 (en) Manufacturing method of laminated electronic components
JP3158794B2 (en) Capacitor array
JP3227648B2 (en) Multilayer circuit board and method of manufacturing the same
JPH08241827A (en) Multilayer electronic part and manufacture thereof
JPH113836A (en) Laminated electronic part
JP3257531B2 (en) Multilayer electronic components
JP2006253716A (en) Multilayer ceramic electronic component and method for producing it
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP4507378B2 (en) Method for producing multilayer ceramic electronic component and conductive paste
JPH10200257A (en) Multi-layer circuit board and its manufacture
JP4341576B2 (en) Ceramic electronic component and manufacturing method thereof
JPH0945830A (en) Chip electronic component
JPH10270286A (en) Manufacture of laminated chip component
JPH02125602A (en) Chip type electronic component and its manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130426

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140426

Year of fee payment: 12

EXPY Cancellation because of completion of term