JP4341576B2 - Ceramic electronic component and manufacturing method thereof - Google Patents
Ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4341576B2 JP4341576B2 JP2005114567A JP2005114567A JP4341576B2 JP 4341576 B2 JP4341576 B2 JP 4341576B2 JP 2005114567 A JP2005114567 A JP 2005114567A JP 2005114567 A JP2005114567 A JP 2005114567A JP 4341576 B2 JP4341576 B2 JP 4341576B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- hole
- dividing
- molded body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
この発明は、セラミック電子部品およびその製造方法に関するもので、特に、セラミック電子部品の外部端子電極の形成態様および形成方法における改良に関するものである。 The present invention relates to a ceramic electronic component and a method for manufacturing the same, and more particularly, to an improvement in an external terminal electrode forming mode and a forming method for a ceramic electronic component.
図15は、この発明にとって興味ある従来のセラミック電子部品1の外観を示す斜視図である(たとえば、特許文献1参照)。
FIG. 15 is a perspective view showing the appearance of a conventional ceramic
セラミック電子部品1は、たとえば、コンデンサ、インダクタ、共振子、回路基板のような電子部品を構成するものであり、積層構造または単層構造を有するセラミック電子部品本体2を備えている。
The ceramic
電子部品本体2は、互いに対向する第1および第2の主面3および4とこれら第1および第2の主面3および4間を連結する4つの側面5、6、7および8とを有する直方体の形状をなしている。また、電子部品本体2の少なくとも1つの側面、たとえば側面5および7の各々には、複数の外部端子電極9が並んで設けられている。これら外部端子電極9は、側面5および7に設けられた、たとえば断面半円状の凹部10の内周面上に形成されている。
The
このようなセラミック電子部品1は、次のようにして製造される。
Such a ceramic
まず、図16に示すように、生のセラミック成形体11が作製される。セラミック電子部品本体2が積層構造を有している場合には、セラミック成形体11を作製するにあたって、複数のセラミックグリーンシートを積層することが行なわれる。このセラミック成形体11は、ここから複数のセラミック電子部品1を取り出すことが意図されている。
First, as shown in FIG. 16, a raw ceramic molded
次に、同じく図16に示すように、セラミック成形体11に複数の貫通孔12が設けられる。これら貫通孔12の各位置は、外部端子電極9の各々が設けられる位置に対応している。
Next, as shown in FIG. 16, the ceramic molded
次に、同じく図16に示すように、セラミック成形体11の一方の主面13または両方の主面13および14上に、切断溝15が形成される。図18において、切断溝15が両主面13および14上に形成されている状態がよく示されている。切断溝15は、後の工程において、複数のセラミック電子部品1を取り出そうとするとき、複数のセラミック電子部品1相互間の境界線に沿うブレイクをより容易にするためのものであり、たとえば、セラミック成形体11の厚みの約1/3〜1/6程度の深さをもって形成される。
Next, as shown in FIG. 16, a
次いで、セラミック成形体11が焼成され、それによって、図17にその一部を断面図で示すようなセラミック焼結体16が得られる。
Next, the ceramic molded
次に、図17に示すように、貫通孔12の内周面上に、導電性ペースト17を付与することによって、外部端子電極9となるべき端子用導体18が形成される。この端子用導体18の形成のため、たとえばスクリーン印刷が適用される。すなわち、矢印19で示すように真空吸引が及ぼされた穴20を有する台21上に、穴20と貫通孔12とが位置合わせされた状態で、セラミック焼結体16が置かれ、スクリーン22に沿ってスキージ23を動作させることにより、導電性ペースト17が貫通孔12の内周面上に付与される。
Next, as shown in FIG. 17, a
上述したスクリーン印刷工程において、必要に応じて、セラミック焼結体16の主面13上に、所定のパターンをもって導電性ペースト17が付与され、それによって、配線のための導体膜が形成される。
In the screen printing process described above, the
次に、導電性ペースト17によって形成された端子用導体18および配線用導体膜が焼成される。
Next, the
なお、セラミック成形体11が積層構造を有している場合には、図17に示した工程は、この生のセラミック成形体11の状態で実施され、端子用導体18およびその他の配線用導体を形成する導電性ペースト17の焼成は、セラミック成形体11の焼成と同時に行なわれることがある。
When the ceramic molded
次に、端子用導体18の表面に、必要に応じて、ニッケル/金、ニッケル/錫、ニッケル/半田等のめっきが施される。
Next, the surface of the
次に、必要に応じて、セラミック焼結体16の主面13上に、搭載部品が実装される。
Next, a mounting component is mounted on the
また、切断溝15の形成は、焼成前の図17に示した工程の後に行なわれたり、めっき工程の後または搭載部品実装後に行なわれたりする。
The
このようにして、図18に一部を示すように、貫通孔12の内周面上に端子用導体18が形成されたセラミック焼結体16が得られる。
In this way, as shown in part in FIG. 18, the ceramic
次に、切断溝15に沿って、セラミック焼結体16がブレイクされ、それによって、複数のセラミック電子部品1が取り出される。図19には、取り出されたセラミック電子部品1の一部が拡大されて斜視図で示されている。図19において、貫通孔12の分割によって与えられた凹部10が図示されているとともに、端子用導体18の分割によって与えられた外部端子電極9が図示されている。
Next, the ceramic sintered
セラミック焼結体16が、上述のように、ブレイクされるとき、端子用導体18が引張応力を伴いながら分断されるため、図19に示すように、外部端子電極9には、この分断によって露出する分断面24がもたらされる。
When the ceramic sintered
しかしながら、上述したセラミック電子部品1またはその製造方法には、解決されるべき問題がある。
However, the above-described ceramic
まず、外部端子電極9にもたらされた分断面24は、めっき膜によって覆われていないため、酸化等が生じやすく、そのため、半田付け性が悪くなり、その結果、外部端子電極9に対する良好な半田付けが阻害されることがある。
First, since the dividing
また、セラミック焼結体16をブレイクする際、貫通孔12の内周面上に形成された端子用導体18が引きちぎられるように分断されるため、必ずしも、中央で分断されるとは限らず、極端な場合には、一方に欠損が生じて断線不良がもたらされたり、さらには、セラミック焼結体16の一部とともに端子用導体18の一部が欠けるという致命的な不良がもたらされたりすることがある。
Further, when breaking the ceramic sintered
上述の問題を解決するため、端子用導体18の厚みおよびその上に形成されるめっき膜の厚みを薄くすることが有効であるが、このように厚みを薄くすると、断線不良につながることもある。
In order to solve the above-mentioned problem, it is effective to reduce the thickness of the
他方、セラミック焼結体16のブレイク後に外部端子電極9を形成するようにすれば、上述の問題は解消されるが、この場合には、生産性の低下という問題を引き起こす。
On the other hand, if the external terminal electrode 9 is formed after the ceramic sintered
また、前述したブレイク時の外部端子電極9における欠損の問題を解決するためには、端子用導体18は、図17によく示されているように、貫通孔12を充填するのではなく、中空の状態で形成されなければならない。そのため、貫通孔12の径をそれほど小さくすることができない。その結果、セラミック電子部品1の小型化を阻害してしまう。
Further, in order to solve the problem of the defect in the external terminal electrode 9 at the time of the break, the
また、図17に示すように、端子用導体18を形成するにあたって、台21の穴20の周辺部が導電性ペースト17によって汚されないようにしながら、端子用導体18を上述のように中空の状態で形成するためには、貫通孔12より大きい径を有する穴20を通して真空吸引を及ぼしながらスクリーン印刷する必要がある。このことから、形成された端子用導体18には、主面13および14上にまで延びる主面延長部25が必ず形成されることになる。しかしながら、主面延長部25の存在は、外部端子電極9の配置間隔を小さくすることを妨げ、その結果、セラミック電子部品1の小型化を阻害する。
Further, as shown in FIG. 17, when forming the
また、セラミック電子部品1は、少なくとも出荷する前に、その特性を測定しなければならない。しかしながら、セラミック電子部品1は、ブレイク前のセラミック焼結体16の段階では、外部端子電極9となる端子用導体18が隣り合うセラミック電子部品1間に跨って形成されているため、ブレイク後でないと、ここのセラミック電子部品1の特性を測定することができない。そのため、このような特性の測定を能率的に行なうことができない。
Further, at least the characteristics of the ceramic
また、セラミック電子部品1が回路基板であるときなどにおいては、その電子部品本体2の主面3または4上に、別の電子部品が搭載されることがある。この場合、電子部品の搭載は、集合電子部品の状態にあるセラミック焼結体16に対して行なわれるのが能率的である。しかしながら、上述したように、集合電子部品の段階で特性の測定が不可能であるので、不良品となるセラミック電子部品1に対しても、電子部品の搭載が行なわれてしまい、そのため、このような搭載部品を無駄にしてしまうことがあり、コスト上不利である。
そこで、この発明の目的は、上述したような問題を解決し得る、セラミック電子部品の製造方法およびこの製造方法によって得られたセラミック電子部品を提供しようとすることである。 Accordingly, an object of the present invention is to provide a method for manufacturing a ceramic electronic component and a ceramic electronic component obtained by this manufacturing method, which can solve the above-described problems.
この発明に係るセラミック電子部品の製造方法は、上述した技術的課題を解決するため、外部端子電極となる複数の端子用導体が厚み方向の少なくとも一部において延びるように設けられた、生のセラミック成形体を、複数の端子用導体が厚み方向に貫通するように設けられたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって作製する工程と、セラミック成形体の複数の端子用導体が配列される線に沿うように、セラミック成形体の互いに対向する第1および第2の主面間を貫通する長手の貫通孔を形成することによって、複数の端子用導体の各一部を1つの貫通孔の内面上に露出させる工程と、セラミック成形体を焼成することによって、焼結後のセラミック焼結体を得る工程と、セラミック焼結体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面上に露出した端子用導体の一部をもって与えられた複数の外部端子電極が、貫通孔の分割によって形成された切欠き内に並んで設けられている、セラミック電子部品を取り出す工程とを備えることを特徴としている。 Method of manufacturing ceramic electronic components according to the present invention, to solve the technical problems described above, a plurality of terminals for conductors to be external terminal electrodes are provided so as to extend in at least a part of the thickness direction, the raw A step of producing a ceramic molded body by laminating a plurality of ceramic green sheets including a ceramic green sheet provided so that a plurality of terminal conductors penetrate in the thickness direction, and a plurality of terminal conductors of the ceramic molded body Are formed so that each part of the plurality of terminal conductors is 1 by forming a long through hole penetrating between the first and second main surfaces facing each other of the ceramic molded body so as to be along a line in which A step of exposing the inner surface of one through hole, a step of obtaining a sintered ceramic body by sintering the ceramic molded body, and a ceramic sintering Are divided along a dividing line passing through the through hole, whereby a plurality of external terminal electrodes provided with a part of the terminal conductor exposed on the inner surface of the through hole are formed by dividing the through hole. And a step of taking out the ceramic electronic component provided side by side in the notch.
セラミック成形体を作製する工程において、セラミックグリーンシートに、配線のための導体膜およびビアホール導体を形成する工程が実施されてもよい。 In the step of preparing a ceramic green body, the ceramic green sheet to form a conductive film and the via hole conductors for interconnection may be performed.
この発明においても、好ましくは、セラミック焼結体は、これを分割線に沿って分割することによって複数のセラミック電子部品を取り出せるようにされている、集合電子部品であり、セラミック焼結体を分割する工程は、この集合電子部品を分割する工程である。また、貫通孔を形成する工程では、貫通導体を分割するように貫通孔が形成される。 Also in this invention, it is preferable that the ceramic sintered body is a collective electronic component that can be taken out by dividing the ceramic sintered body along a dividing line, and the ceramic sintered body is divided. The step of performing is a step of dividing the collective electronic component. In the step of forming the through hole, the through hole is formed so as to divide the through conductor.
上述した好ましい実施態様において、集合電子部品を分割する工程の前に、集合電子部品の状態で各セラミック電子部品の特性を測定する工程が実施されることが好ましい。 In the preferred embodiment described above, it is preferable that a step of measuring characteristics of each ceramic electronic component in the state of the collective electronic component is performed before the step of dividing the collective electronic component.
この発明に係るセラミック電子部品の製造方法において、セラミック焼結体を分割する工程の前に、外部端子電極の表面にめっきを施す工程がさらに実施されてもよい。 In the method for manufacturing a ceramic electronic component according to the present invention, a step of plating the surface of the external terminal electrode may be further performed before the step of dividing the ceramic sintered body.
この発明は、また、上述したような製造方法によって得られた、セラミック電子部品にも向けられる。 The present invention is also directed to a ceramic electronic component obtained by the manufacturing method as described above.
この発明に係るセラミック電子部品の製造方法によれば、セラミック電子部品本体の少なくとも1つの側面上に、第1の主面から第2の主面にまで貫通する切欠きが設けられ、この切欠き内に、複数の外部端子電極が並んで設けられている、セラミック電子部品を製造することができる。 According to the method for manufacturing a ceramic electronic component according to the present invention, a notch penetrating from the first main surface to the second main surface is provided on at least one side surface of the ceramic electronic component main body. A ceramic electronic component in which a plurality of external terminal electrodes are provided side by side can be manufactured.
また、この発明に係る製造方法によれば、外部端子電極となる複数の端子用導体が厚み方向の少なくとも一部において延びるように設けられた、生のセラミック成形体を、複数の端子用導体が厚み方向に貫通するように設けられたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって作製する工程と、セラミック成形体の複数の端子用導体が配列される線に沿うように、セラミック成形体の互いに対向する第1および第2の主面間を貫通する長手の貫通孔を形成することによって、複数の端子用導体の各一部を1つの貫通孔の内面上に露出させる工程と、セラミック成形体を焼成することによって、焼結後のセラミック焼結体を得る工程と、セラミック焼結体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面上に露出した端子用導体の一部をもって与えられた複数の外部端子電極が、貫通孔の分割によって形成された切欠き内に並んで設けられている、セラミック電子部品を取り出す工程とが実施されるので、以下のような効果が奏されることができる。 According to the manufacturing method according to the present invention, a plurality of terminal conductors formed of the external terminal electrodes are provided so as to extend in at least a part of the thickness direction, the green ceramic molded body, conductor for multiple terminals A ceramic is produced by laminating a plurality of ceramic green sheets including a ceramic green sheet provided so as to penetrate in the thickness direction, and along a line along which a plurality of terminal conductors of the ceramic molded body are arranged. A step of exposing each part of the plurality of terminal conductors on the inner surface of one through hole by forming a longitudinal through hole penetrating between the first and second main surfaces facing each other of the molded body; Firing the ceramic molded body to obtain a sintered ceramic sintered body, and dividing the ceramic sintered body along a dividing line passing through the through hole. A plurality of external terminal electrodes provided with a part of the terminal conductor exposed on the inner surface of the through hole are arranged in a notch formed by dividing the through hole. Since the step of taking out is performed, the following effects can be achieved.
まず、セラミック焼結体を分割するとき、外部端子電極が欠損したり、剥がれたりする不良が生じなくなり、得られたセラミック電子部品の品質の向上を期待することができる。 First, when the ceramic sintered body is divided, the defect that the external terminal electrode is lost or peeled off does not occur, and improvement in the quality of the obtained ceramic electronic component can be expected.
また、外部端子電極を与えるための端子用導体の径や配列ピッチを小さくすることができ、また、電子部品本体の主面上で延びる主面延長部を形成しないように外部端子電極を形成することができるので、外部端子電極を高密度に分布させることができ、そのため、得られたセラミック電子部品の小型化かつ配線の高密度化を図ることができる。 Further, the diameter and arrangement pitch of the terminal conductors for providing the external terminal electrodes can be reduced, and the external terminal electrodes are formed so as not to form the main surface extension extending on the main surface of the electronic component main body. Therefore, the external terminal electrodes can be distributed at a high density, so that the ceramic electronic component obtained can be miniaturized and the wiring density can be increased.
また、外部端子電極上にめっき膜が形成される場合、セラミック焼結体の分割後においても、このめっき膜をそのまま維持することができるので、外部端子電極において酸化等の問題が生じず、半田付け性の低下の問題にも遭遇しない。 In addition, when a plating film is formed on the external terminal electrode, the plating film can be maintained as it is even after the ceramic sintered body is divided. We do not encounter the problem of deterioration of stickiness.
また、セラミック焼結体が、これを分割することによって複数のセラミック電子部品を取り出せるようにされている、集合電子部品であるとき、分割前の段階であっても、各セラミック電子部品のための外部端子電極は、他のセラミック電子部品のための外部端子電極と電気的に独立した状態となっているので、集合電子部品の状態で、各セラミック電子部品の特性を測定することができる。したがって、このような特性測定工程を能率的に実施することができるとともに、不良品に対する以後の無駄な工程を実施しないようにすることができる。 In addition, when the ceramic sintered body is a collective electronic component that can take out a plurality of ceramic electronic components by dividing the ceramic sintered body, even if it is a stage before the division, Since the external terminal electrode is in an electrically independent state from external terminal electrodes for other ceramic electronic components, the characteristics of each ceramic electronic component can be measured in the state of the collective electronic component. Therefore, it is possible to efficiently carry out such a characteristic measurement process, and it is possible to prevent a subsequent useless process from being performed on defective products.
また、この発明に係る製造方法によれば、外部端子電極を、セラミック電子部品本体の第1の主面から第2の主面にまで貫通しないように設けることが容易である。このような態様で外部端子電極を形成することにより、ここに付与される半田フィレットの高さを制御でき、そのため、このセラミック電子部品が高周波回路において用いられたとき、その特性を安定化させることができる。 According to the manufacturing method of the present invention, it is easy to provide the external terminal electrode so as not to penetrate from the first main surface to the second main surface of the ceramic electronic component body. By forming the external terminal electrode in such a manner, the height of the solder fillet applied here can be controlled, and therefore, when this ceramic electronic component is used in a high frequency circuit, its characteristics are stabilized. Can do.
図1は、この発明の一実施形態による製造方法によって製造されるセラミック電子部品31の外観を示す斜視図である。
FIG. 1 is a perspective view showing an appearance of a ceramic
セラミック電子部品31は、セラミック電子部品本体32を備えている。電子部品本体32は、互いに対向する第1および第2の主面33および34とこれら第1および第2の主面33および34間を連結する4つの側面35、36、37および38とを有している。
The ceramic
また、電子部品本体32の少なくとも1つの側面、たとえば側面35および36の各々には、第1の主面33から第2の主面34にまで貫通する切欠き39が設けられ、これら切欠き39内には、複数の外部端子電極40が並んで設けられている。
Further, at least one side surface of the electronic component
この実施形態では、外部端子電極40は、第1の主面33から第2の主面34にまで貫通するように設けられている。また、切欠き39内には、複数の凹部41が並んで設けられ、上述の外部端子電極40は、この凹部41を埋めるように設けられている。
In this embodiment, the external
また、電子部品本体32の第1の主面33上には、いくつかの外部導体膜42が形成されている。これら外部導体膜42は、特定の外部端子電極40と電気的に接続される。これら外部導体膜42に電気的に接続された状態で、図示しないが、搭載部品が主面33上に実装され、また、これら搭載部品を覆うように主面33上にはキャップが被せられることがある。
In addition, on the first
なお、図示しないが、電子部品本体32の第2の主面34上に、外部導体膜が形成されてもよい。
Although not shown, an external conductor film may be formed on the second
また、外部導体膜40の露出する全表面は、めっき膜によって覆われていることが好ましい。
Further, it is preferable that the entire exposed surface of the
このようなセラミック電子部品31を製造するため、図2ないし図4を参照して以下に説明するような工程が実施される。
In order to manufacture such a ceramic
まず、図2(1)に示すように、セラミックグリーンシート43が用意される。そして、セラミックグリーンシート43の所定の位置に、複数の貫通する透孔44が配列された状態で設けられる。この実施形態では、透孔44は、矩形の断面形状を有している。
First, as shown in FIG. 2A, a ceramic
次に、図2(2)に示すように、各透孔44に導電性ペーストが充填され、それによって、端子用導体45がセラミックグリーンシート43の厚み方向に貫通するように設けられる。
Next, as shown in FIG. 2 (2), each through-
次に、図2(3)に示すように、セラミックグリーンシート43上に、導電性ペーストをたとえばスクリーン印刷することによって、配線のための導体膜46が所定のパターンをもって形成される。この導体膜46は、セラミックグリーンシート43の積層されたときの位置によって、前述した外部導体膜42となることも、内部導体膜となることもある。
Next, as shown in FIG. 2 (3), a
なお、導体膜46の形成は、端子用導体45を形成するための透孔44への導電性ペーストの充填工程と同時に実施されてもよい。
Note that the formation of the
図2では図示しないが、セラミックグリーンシート43に、配線のためのビアホール導体が形成されることもある。このビアホール導体を形成するための貫通孔の形成は、図2(1)に示した透孔44を形成する工程と同時に実施され、この貫通孔への導電性ペーストの充填は、図2(2)に示した透孔44への導電性ペーストの充填と同時に実施されてもよい。
Although not shown in FIG. 2, via hole conductors for wiring may be formed on the ceramic
次に、図2(3)に示したセラミックグリーンシート43を含む複数のセラミックグリーンシートが積層され、次いで積層方向にプレスされる。これによって、図3(1)に示すような生のセラミック成形体47が作製される。このセラミック成形体47では、複数の端子用導体45が厚み方向の少なくとも一部において延びるように設けられている。この実施形態では、端子用導体45は、セラミック成形体47の厚み方向を貫通するように設けられている。
Next, a plurality of ceramic green sheets including the ceramic
次に、図3(2)に示すように、セラミック成形体47の複数の端子用導体45が配列される線に沿うように、長手の貫通孔48が形成される。この貫通孔48は、セラミック成形体47の互いに対向する第1および第2の主面49および50間を貫通している。
Next, as shown in FIG. 3B, a long through
また、このような貫通孔48の形成によって、図5に拡大して示すように、複数の端子用導体45の各々は分割されるとともに、分割された複数の端子用導体45の各一部は、1つの貫通孔48の内面上に露出した状態となっている。そして、これら端子用導体45の分割されたそれぞれの部分が、外部端子電極40を与えている。
Further, as shown in an enlarged view in FIG. 5, each of the plurality of
次に、図3(2)に示すように、セラミック成形体47の一方の主面49または両主面49および50上に、切断溝51が形成される。この切断溝51は、後の分割工程で分割が実施される分割線に沿って形成されるもので、特定の切断溝51については、長手の貫通孔48を通る位置に延びている。切断溝51は、たとえば、セラミック成形体47の厚みの約1/3〜1/6程度の深さをもって形成される。
Next, as shown in FIG. 3B, the cutting
次に、セラミック成形体47は焼成され、それによって、図4に示すようなセラミック焼結体52が得られる。このとき、外部端子電極40を与える端子用導体45を構成する導電性ペーストも焼結する。セラミック焼結体52は、焼成による収縮が生じていることを除いて、セラミック成形体47と実質的に同様の外観を有している。
Next, the ceramic molded
次に、端子用導体45の分割によって与えられた外部端子電極40の表面に、ニッケル/金、ニッケル/錫、ニッケル/半田等のめっきが施される。このめっき工程において、セラミック焼結体52の外表面上に形成される外部導体膜42の表面にもめっきが施されてもよい。
Next, plating of nickel / gold, nickel / tin, nickel / solder or the like is performed on the surface of the external
以上の工程を終えたとき、セラミック焼結体52における分割線に沿う切断溝51によって区画された各領域には、得ようとするセラミック電子部品31が構成され、これらセラミック電子部品31は、互いに他のものに対して電気的に独立した状態となっている。したがって、端子用導体45の分割によって与えられた外部端子電極40を端子として、個々のセラミック電子部品31の特性を測定することができる。
When the above steps are completed, the ceramic
このように、特性が測定された後、良品と判定されたセラミック電子部品31上には、必要に応じて、他の電子部品が搭載され、また、キャップが被せられる。
As described above, after the characteristics are measured, other electronic components are mounted on the ceramic
次に、複数のセラミック電子部品31を取り出すため、セラミック焼結体52は、切断溝51に沿ってブレイクされる。
Next, in order to take out the plurality of ceramic
このようにして、図1に示した状態にあるセラミック電子部品31が得られる。このセラミック電子部品31において、複数の外部端子電極40は、貫通孔48の内面上に露出した端子用導体45の一部をもって与えられたものであり、また、切欠き39は、貫通孔48の分割によって形成されたものであり、この切欠き39内に複数の外部端子電極40が並んで設けられている。
Thus, the ceramic
以上説明した実施形態に関して、以下のようないくつかの変形例が可能である。 With respect to the embodiment described above, several modifications as described below are possible.
上述した実施形態では、図5に示すように、外部端子電極40を与える外部導体膜42は、断面矩形の透孔44内に設けられたが、図6に示すように、外部導体膜42を与える端子用導体45は、断面円形の透孔44内に設けられてもよい。さらに、透孔44は、他の断面形状のものであってもよい。
In the embodiment described above, as shown in FIG. 5, the
図6において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 In FIG. 6, elements corresponding to the elements shown in FIG.
また、前述した実施形態では、透孔44を充填するように端子用導体45が形成されたが、図7に示すように、端子用導体45は、中空部分を中央に残しながら、透孔44の内周面に沿うように形成されてもよい。図7において、図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
In the above-described embodiment, the
図1には電子部品本体32の第2の主面34側が図示されないが、図8に示すように、外部端子電極40は、電子部品本体32の第2の主面34上にまで延びる延長部53を備えていてもよい。
Although the second
延長部53は、外部端子電極40を図示しない配線基板上の導電ランドに半田付けしようとするとき、半田の付与面積を広くし、そのため、セラミック電子部品31と配線基板との間での接合力を高めるように作用する。
The
このような延長部53は、セラミック成形体47またはセラミック焼結体52の段階で、導電性ペーストをスクリーン印刷することによって形成されることができる。なお、延長部53は、電子部品本体32の第1の主面33側に設けられてもよい。
Such an
図8において、図1等に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 In FIG. 8, elements corresponding to those shown in FIG. 1 and the like are denoted by the same reference numerals, and redundant description is omitted.
また、前述した実施形態では、電子部品本体32の側面35および37の各々に、1つずつ、切欠き39が設けられたが、図9に示すように、側面35および37の各々に、2つずつ、切欠き39が設けられてもよい。さらに、切欠き39の数は任意に変更することができる。
Further, in the above-described embodiment, the
図9では、外部導体膜42の図示が省略されているが、図9において、図1等に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
In FIG. 9, illustration of the
また、前述した実施形態では、外部端子電極40は、電子部品本体32の第1の主面33から第2の主面34にまで貫通するように設けられたが、図10、図11および図12のそれぞれに示すように、外部端子電極40は、第1の主面33から第2の主面34にまで貫通しないように設けられてもよい。
In the embodiment described above, the external
図10では、外部端子電極40は、第1の主面33にまで届かないように設けられている。
In FIG. 10, the external
図11では、外部端子電極40は、第1および第2の主面33および34の双方に届かないように設けられている。
In FIG. 11, the external
図12では、外部端子電極40は、第1の主面33にまで届かないように設けられているとともに、電子部品本体32の厚み方向に関して、2つの部分に分断された状態となっている。
In FIG. 12, the external
これら図10ないし図12に示すような態様で外部端子電極40を形成するためには、セラミック成形体47を得るための積層工程において、図2に示したような端子用導体45が設けられたセラミックグリーンシート43とこのような端子用導体が設けられていないセラミックグリーンシートとを混在させて積層するようにすればよい。
In order to form the external
図10ないし図12に示した外部端子電極40によれば、電子部品本体32の第1の主面33には届かないように形成されているので、第1の主面33上で電子部品を搭載できる領域を広げることができる。また、これらセラミック電子部品31を配線基板上に半田を用いて実装したとき、外部端子電極40を覆うように半田フィレットが形成されるが、この半田フィレットの高さを制御することができる。セラミック電子部品31が高周波回路において用いられるとき、半田フィレットはインダクタンス成分として作用するため、このような半田フィレットの高さの制御は、インダクタンス成分の低減およびそのばらつきの低減に寄与させることができる。
Since the external
特に、図11に示すように設けられた外部端子電極40によれば、電子部品本体32の第2の主面34にまで届かないように設けられているので、このセラミック電子部品31を実装する配線基板上の導電ランドとの間での不所望な短絡をより確実に防止することができる。
In particular, according to the external
また、特に、図12に示した外部端子電極40によれば、第2の主面34側に位置する部分を配線基板との半田付けのために用いながら、第1の主面33側に位置する部分を、たとえば、第1の主面33を覆うように装着されるキャップとの半田接合のために用いることができる。
Further, in particular, according to the external
また、前述した実施形態では、切断溝51は、未焼成のセラミック成形体47の段階で形成されたが、切断溝51を形成する工程は任意に変更することができ、たとえば、焼結後のセラミック焼結体52の段階で切断溝51を形成するようにしてもよい。この場合、切断溝51の形成のために、たとえば、レーザやダイヤモンド刃を備えるスクライバを適用することができる。
In the above-described embodiment, the cutting
また、図1に示したセラミック電子部品31においては、切欠き39および外部端子電極40が、側面35および37のみに設けられたが、さらに側面36および/または38に設けられてもよい。また、側面35〜38のいずれか1つにのみ、切欠き39および外部端子電極40が設けられてもよい。
In the ceramic
また、前述した実施形態では、セラミック電子部品31を製造するため、集合電子部品としてのセラミック焼結体52を作製し、これを分割することによって複数のセラミック電子部品31を取り出すようにしたが、単に1つのセラミック電子部品を得るためのセラミック焼結体を作製し、このセラミック焼結体に設けられた長手の貫通孔を通る分割線に沿って分割することによって、セラミック焼結体の周囲部分を除去し、その結果、単に1つのセラミック電子部品を取り出すようにしてもよい。この場合には、長手の貫通孔は、端子用導体を分割するように形成される必要はなく、単に、貫通孔の内面上に端子用導体の一部が露出するように形成されれば足りる。
Further, in the embodiment described above, in order to manufacture the ceramic
なお、前述した実施形態では、セラミック成形体47に予め設けられていた端子用導体45から外部端子電極40を形成するようにしている。これに対して、この発明の範囲内のものではないが、以下に説明するように、外部端子電極の形成方法に関して変更されることも考えられる。
In the embodiment described above, the external
すなわち、図13に示すように、端子用導体を設けない状態で、生のセラミック成形体61を作製し、この生のセラミック成形体61の互いに対向する第1および第2の主面間を貫通する長手の貫通孔62を形成する。貫通孔62の内面には、セラミック成形体61の内部に形成された内部導体膜63の一部が露出している。
That is, as shown in FIG. 13, a raw ceramic molded
上述したセラミック成形体61を作製するにあたって、複数のセラミックグリーンシートを積層することが行なわれるが、これらセラミックグリーンシートの特定のものには、必要に応じて、配線のための導体膜およびビアホール導体が形成される。図13に図示した内部導体膜63は、この配線のための導体膜の一部である。
In producing the ceramic molded
次いで、セラミック成形体61における貫通孔62を通る線に沿って、図14に示すように、切断溝64が第1および/または第2の主面上に形成される。
Next, as shown in FIG. 14, a cutting
また、上述した切断溝64の形成の後または前に、貫通孔62の内面上に並ぶように、複数の外部端子電極65が形成される。外部端子電極65は、内部導体膜63と電気的に接続されるように形成される。外部端子電極65の形成には、導電性ペーストが用いられ、この導電性ペーストをスクリーン印刷またはディスペンサ等によって付与することが行なわれる。
In addition, a plurality of external
次いで、生のセラミック成形体61は焼成され、それによって、焼結後のセラミック焼結体が得られる。このとき、外部端子電極65を形成する導電性ペーストも焼結する。
Next, the raw ceramic molded
次に、外部端子電極65の表面に、ニッケル/金、ニッケル/錫、ニッケル/半田等のめっきが施される。
Next, the surface of the external
次に、セラミック焼結体は、切断溝64に沿ってブレイクされ、それによって、複数のセラミック電子部品が取り出される。このセラミック電子部品において、貫通孔62の内面上に形成された複数の外部端子電極65は、貫通孔62の分割によって形成された切欠き内に並んで設けられた状態となる。
Next, the ceramic sintered body is broken along the cutting
なお、上述した製造方法において、外部端子電極65の形成は、焼結後のセラミック焼結体に対して実施されてもよい。この場合には、外部端子電極65に対して、別に焼付け工程を実施する必要がある。
In the manufacturing method described above, the external
上述の参考例においても、集合電子部品の状態にあるセラミック焼結体の段階で、個々のセラミック電子部品の特性を測定することができる。 Also in the reference example described above, the characteristics of individual ceramic electronic components can be measured at the stage of the ceramic sintered body in the state of the collective electronic component.
31 セラミック電子部品
32 セラミック電子部品本体
33 電子部品本体の第1の主面
34 電子部品本体の第2の主面
35〜38 電子部品本体の側面
39 切欠き
40,65 外部端子電極
41 凹部
42 外部導体膜
43 セラミックグリーンシート
44 透孔
45 端子用導体
46 導体膜
47,61 セラミック成形体
48,62 長手の貫通孔
49 セラミック成形体またはセラミック焼結体の第1の主面
50 セラミック成形体またはセラミック焼結体の第2の主面
51,64 切断溝(分割線)
52 セラミック焼結体
53 延長部
63 内部導体膜
DESCRIPTION OF
52 Ceramic
Claims (7)
前記セラミック成形体の複数の前記端子用導体が配列される線に沿うように、前記セラミック成形体の互いに対向する第1および第2の主面間を貫通する長手の貫通孔を形成することによって、複数の前記端子用導体の各一部を1つの前記貫通孔の内面上に露出させる工程と、
前記セラミック成形体を焼成することによって、焼結後のセラミック焼結体を得る工程と、
前記セラミック焼結体を、前記貫通孔を通る分割線に沿って分割することによって、前記貫通孔の内面上に露出した前記端子用導体の一部をもって与えられた複数の外部端子電極が、前記貫通孔の分割によって形成された切欠き内に並んで設けられている、セラミック電子部品を取り出す工程と
を備える、セラミック電子部品の製造方法。 A ceramic provided with a plurality of terminal conductors extending in the thickness direction through a raw ceramic molded body provided with a plurality of terminal conductors serving as external terminal electrodes extending in at least part of the thickness direction A step of producing by laminating a plurality of ceramic green sheets including a green sheet ;
By forming a longitudinal through-hole penetrating between the first and second main surfaces facing each other of the ceramic molded body so as to follow a line in which the plurality of terminal conductors of the ceramic molded body are arranged. Exposing a part of each of the plurality of terminal conductors on the inner surface of one through hole;
A step of obtaining a sintered ceramic body after sintering by firing the ceramic molded body;
A plurality of external terminal electrodes provided with a part of the terminal conductor exposed on the inner surface of the through hole by dividing the ceramic sintered body along a dividing line passing through the through hole, And a step of taking out the ceramic electronic component provided side by side in the notch formed by dividing the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114567A JP4341576B2 (en) | 2005-04-12 | 2005-04-12 | Ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114567A JP4341576B2 (en) | 2005-04-12 | 2005-04-12 | Ceramic electronic component and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000335589A Division JP2002141248A (en) | 2000-11-02 | 2000-11-02 | Ceramic electronic component and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303311A JP2005303311A (en) | 2005-10-27 |
JP4341576B2 true JP4341576B2 (en) | 2009-10-07 |
Family
ID=35334384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114567A Expired - Lifetime JP4341576B2 (en) | 2005-04-12 | 2005-04-12 | Ceramic electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4341576B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101434107B1 (en) * | 2013-07-17 | 2014-08-25 | 삼성전기주식회사 | Embedded multi-layered ceramic capacitor, method of manufacturing the same and manufacturing method of embedded circuit |
-
2005
- 2005-04-12 JP JP2005114567A patent/JP4341576B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101434107B1 (en) * | 2013-07-17 | 2014-08-25 | 삼성전기주식회사 | Embedded multi-layered ceramic capacitor, method of manufacturing the same and manufacturing method of embedded circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2005303311A (en) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138211B2 (en) | Electronic component and manufacturing method thereof, collective electronic component, mounting structure of electronic component, and electronic apparatus | |
JP2002141248A (en) | Ceramic electronic component and its manufacturing method | |
JP4748161B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2976049B2 (en) | Multilayer electronic components | |
US20130213699A1 (en) | Substrate with built-in component and method for manufacturing the same | |
JP3928665B2 (en) | Chip-type electronic component built-in multilayer substrate and method for manufacturing the same | |
JP2007095927A (en) | Wiring board and its production method | |
JP3991658B2 (en) | Electronic component, collective electronic component, and method of manufacturing electronic component | |
JP5236371B2 (en) | Manufacturing method of ceramic parts | |
JP2004172561A (en) | Ceramic multilayer substrate and its manufacturing method | |
US6788545B2 (en) | Composite electronic component and method of producing same | |
JP2008153441A (en) | Wiring substrate, and manufacturing method thereof | |
JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
JP3257532B2 (en) | Method for manufacturing laminated electronic component and method for measuring characteristics thereof | |
JP3368645B2 (en) | LAMINATED ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD AND ITS CHARACTERISTIC MEASUREMENT METHOD | |
JP2007234749A (en) | Manufacturing method of chip-shape solid electrolytic capacitor | |
JP4341576B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JP3855798B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JPH08241827A (en) | Multilayer electronic part and manufacture thereof | |
JPH07192960A (en) | Multilayer electronic device, production thereof and characteristics measuring method | |
JPH10200008A (en) | Multilayer circuit board and manufacture thereof | |
JP3257531B2 (en) | Multilayer electronic components | |
JP5314370B2 (en) | Manufacturing method of ceramic parts | |
JP4140631B2 (en) | Manufacturing method of electronic parts | |
JP2003282795A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4341576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |