JP3942395B2 - Multilayer chip parts - Google Patents
Multilayer chip parts Download PDFInfo
- Publication number
- JP3942395B2 JP3942395B2 JP2001305679A JP2001305679A JP3942395B2 JP 3942395 B2 JP3942395 B2 JP 3942395B2 JP 2001305679 A JP2001305679 A JP 2001305679A JP 2001305679 A JP2001305679 A JP 2001305679A JP 3942395 B2 JP3942395 B2 JP 3942395B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- vias
- internal
- width
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、積層チップ部品に係り、特に積層チップ型インダクタ素子等の複数のセラミックシート上に形成された内部電極をビアを介して接続することで、コイル導体等を形成するのに好適なビアを介した内部電極の接続構造に関する。
【0002】
【従来の技術】
積層チップ型インダクタ素子等の積層チップ部品を製造するには、複数層のセラミックグリーンシートに内部電極パターンをスクリーン印刷等により形成し、これらのセラミックグリーンシートを積層圧着し、焼成することにより行われる。ここで、各セラミックグリーンシートの内部電極パターンの接続部にはビアが設けられ、そのビアに内部電極を構成する導電性材料が埋め込まれ、これにより上下層の内部電極同士が接続される。従って、内部電極パターンは例えば螺旋状に接続され、これによりコイル導体が形成される。
【0003】
【発明が解決しようとする課題】
従来のビアを介したセラミックグリーンシートの上下層間の内部電極パターンの接続部の構造は、一般にビアの直径に対して、内部電極パターン幅は幅広に設計されている。これは、内部電極パターンのビアに対する合わせマージンを考慮し、内部電極が常にビアをカバーできるように考慮したためである。即ち、内部電極パターンのビア埋め側パットと、ビア受け側パットとは同一の形状、面積のものを使用していた。
【0004】
しかしながら、このようにビアを埋める側の内部電極パターン及びビアを受ける側の内部電極パターンの面積をビアに対して十分な合わせマージンを見込み幅広に設計すると、内部電極のビア周辺部の重なりにより、その部分で圧力が集中し、内部電極のズレ量が大きくなり、又潰れが生じるという問題がある。又、内部電極の基材であるセラミックグリーンシート中へ内部電極を構成する銀等の金属粒子の拡散を助長し、セラミックグリーンシートに絶縁抵抗の低下をきたし、これにより特性を劣化させる要因ともなっていた。
【0005】
本発明は上述した事情に鑑みて為されたもので、ビア周辺部における内部電極パターンの重なりによる圧力の集中を防止することができ、信頼性が高く良好な特性が得られ、且つ小型化にも好適な積層チップ部品を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の積層チップ部品は、セラミックシートにビアを設け、該ビアを介して上下の内部電極間を接続した積層チップ部品において、前記ビアを受ける内部電極側の電極幅を、前記ビアを埋める内部電極側の電極幅よりも狭幅としたことを特徴とするものである。
【0007】
ここで、前記ビアを埋める内部電極側の電極幅の略中央部に前記ビアが位置するように配置され、前記ビアを受ける内部電極は、前記ビアの半分以上が重なるように、中心をずらして配置したことを特徴とするものである。また、前記ビアを受ける内部電極を、前記ビアに対して、左半分と右半分とに、交互に配置するようにしたことを特徴とするものである。
【0008】
本発明によれば、ビア受け側の内部電極の電極幅を通常のビア受け側の電極幅に対して狭幅に設計することができるので、この部分により内部電極パターンの重なり部が緩和され、圧力の集中を低減することができる。これにより、内部電極の位置ずれや潰れが減少し、積層チップ部品として良好な電気的特性が得られ、又良好な信頼性が得られる。又、応力の集中が低減されることから、内部電極の銀等の金属粒子のセラミックグリーンシート中への拡散が低減し、これにより良好な絶縁抵抗が各層間に得られる。又、内部電極パターンを一部分でも狭幅に設計することができるので、これにより内部電極パターンの高密度化、部品の小型化が可能となる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。
【0010】
図1は、本発明の実施形態の積層チップ部品のグリーンシートの積層構造を示す。図1(a)は、各パターンの平面図を示し、(b)は各パターンの積層状態を模式的に示す斜視図である。尚、図示のパターンは、一個のチップに対応した領域のみを図示しているが、実際には多数個取りの基板であり、このパターンがマトリックス上に多数配列された状態となっている。
【0011】
各グリーンシート11,12,13,14,15には、それぞれ内部電極パターン21,25,29,33,37を備えている。ここで、各内部電極パターンは、例えば銀パラジウムペーストをスクリーン印刷により形成したものである。各内部電極パターンの端部には、ビアを埋める側のパット22,26,30,34を備え、そのパットの略中央部にビア23,27,31,35が位置するように配置されている。
【0012】
即ち、各グリーンシートに設けられた貫通孔でビアには、各内部電極パターンのスクリーン印刷時に、ビア内部が電極パターンを構成する導電材ペーストにより埋め込まれる。ビア23,26,31,35を介してビアを埋める側のパット20,26,30,34と接続するビア受け側のパット24,28,32,36がそれぞれ内部電極パターン25,29,33,37の一部分として設けられている。ここで、ビア受け側のパット24,28,32,36は、ビア埋め側のパット22,26,30,34と比較して狭幅となっている。又、ビア受け側のパットの電極幅は、内部電極パターンの電極幅と同一である。
【0013】
図1(b)は、各グリーンシート11,12,13,14,15の積層状態を示し、上側の4枚及び下側の3枚のグリーンシートはそれぞれ無地のグリーンシートであり、チップ部品としてのサイズの調整のため等に配置されている。グリーンシート11の左端には、内部電極パターン21の外部電極(図示しない)との接続部20が配置され、内部電極パターン21の端部のパット22において、ビア23を介してグリーンシート12の内部電極パターン25のビア受け部24に接続されている。
【0014】
グリーンシート12においては、内部電極パターン25は約3/4だけ周回して、ビア埋め側パット26からビア27を介してグリーンシート13のビア受け部28に接続している。このようにして、グリーンシート13と14とは、ビア埋め側パット30からビア31を介してグリーンシートのビア受け部32に接続され、同様にしてグリーンシート14ではビア埋め側パット34からビア35を介してグリーンシート15のビア受け部36に接続される。このようにして、グリーンシート11〜15に設けられた内部電極パターン21,25,29,33,37が接続され、これにより3ターン余の導体コイルパターンが形成される。
【0015】
図2は、接続部の詳細構造例を示す。グリーンシート11に形成された内部電極21のビア埋め側パット22は、ビア23に対して十分なマージンを有し、ビア23よりも大径となっている。そして、ビア埋め側パット22の略中央部にビア23が位置するように配置される。これに対して、グリーンシート12における内部電極25に接続するビア受け部24は、図示するように中心をずらして配置されている。そして、ビア受け部24とビア23との重なりの関係は、ビア23の面積に対して半分以上が重なるように配置されることが好ましい。又、ビア受け部24の寸法幅は、内部電極の寸法幅と同一とすることが好ましく、ビア23の直径と同程度か、もしくはそれ以下の寸法とすることが好ましい。
【0016】
上述した本発明の接続構造によれば、ビア埋め側パット22はビア23を十分にカバーする大きさを有するので、これによりビア23内には内部電極21を構成する導電材ペーストが完全に埋め込まれる。そして、ビア受け部24は内部電極パターンの一部として形成され、ビア23内に埋め込まれた導電材ペーストと接触することで、十分な導通状態が確保される。本発明では、この接触部を必要にして十分なだけ確保し、余分な従来必要とされていた受け部を除去するようにしたものである。従って、図示するように、従来はビア埋め側パット及び受け部とは同一寸法のパットを用いていたのに対して、この実施形態においては受け部の寸法を略半減することができる。
【0017】
図1(b)に示すように、ビア周辺においては、埋め側及び受け側のパット部が重なり合い、これにより応力が集中するという問題があることは上述したとおりである。このようにビア受け部のパターンをビア埋め側パットの略半分程度にすることで、パターンの重なり部を低減することができる。
【0018】
これにより、設計通りの正常なパターン形状を維持することができるので、特性の劣化や信頼性の低下という問題が生じない。又、ビア周辺の内部電極パットの重なり部で圧力の集中が生じ、これにより内部電極を構成する銀等の材料がグリーンシート内部へ拡散し、絶縁抵抗の低下により特性を劣化させるという問題がある。係る問題に関しても、内部電極の重なり部が低減することから、圧力の集中が緩和され、グリーンシート中への金属材の拡散という問題も低減する。
【0019】
図2においては、ビア23に対してビア受け部24が左半分に配置している場合について示しているが、右半分に配置するようにしてもよく、好ましくは、左、右、...と交互に配置するようにすることが好ましい。これにより、ビア周辺における電極の重複部をより低減することができる。
【0020】
次に、本発明の積層チップ部品の製造方法についてその概略を説明する。まず、セラミックグリーンシートをドクターブレード法等により形成する。そして、各グリーンシートの所定位置にパンチング又はレーザ法によりビアを形成する。そして、内部電極パターンを銀パラジウム等の導電材ペースト等のスクリーン印刷により形成する。ここで、内部電極パターンは、内部電極パターン本体とビア埋め側パット及びビア受け部とを含み、これらを一体的に形成する。この時、上述したようにビア受け部はビア埋め側パットの電極幅に対して狭幅に形成する。ここで、ビア内部に導電材ペーストがスクリーン印刷により埋め込まれる。
【0021】
そして、これらのビア及び内部電極パターンを形成したグリーンシートを積層し圧着する。これによりスクリーン印刷により形成された内部電極パターンの一部がビアに埋め込まれ、この埋め込まれた部分が下層側に位置する内部電極パターンのビア受け部と接触し、内部電極パターン間の導通が確保される。上述したように、ビアとビア受け部パターンとの関係は、ビアの半分以上の面積がビア受け部と接触するように内部電極パターンを配置する。
【0022】
以上の工程は多数個取りのグリーンシートにマトリクス状に各チップ領域に対応する内部電極パターンを形成したものであるので、これを縦方向及び横方向に切断することで個々のチップとする。そして、高温で焼成することで、セラミックグリーンシートは焼結されたセラミック材となり、導電材ペーストにより形成された内部電極パターンは金属の焼結体からなる内部電極となる。そして、チップの側面に電極を形成し、更にニッケルめっき及びはんだめっき等を施して外部電極を形成し、積層チップ部品が完成する。
【0023】
尚、上記実施の形態においては、コイル素子を形成する場合の接続部について述べたが、その他の回路形式の各種接続部に本発明の趣旨を同様に適用することが可能である。
【0024】
上記実施形態では本発明の一態様について説明したが、本発明の趣旨を逸脱することなく種々の変形実施例が可能である。
【0025】
【発明の効果】
以上説明したように本発明によれば、内部電極パターンを印刷により形成したグリーンシートを複数層積層して製造する積層チップ部品において、ビア周辺の内部電極の重なりによる圧力の集中を緩和することができる。従って、内部電極の位置ずれや潰れ、又内部電極材料のグリーンシートへの拡散等が防止され、これにより回路素子の特性の劣化が防止され、又信頼性の向上を図ることができる。更に、積層チップ部品の小型化にも好適である。
【図面の簡単な説明】
【図1】本発明の実施形態の(a)はグリーンシートにおける内部電極パターン及びビアの配置例を示す平面図であり、(b)は各グリーンシートの積層状態を模式的に示す分解斜視図である。
【図2】図2は、図1における接続部の拡大構成例を示す部分平面図である。
【符号の説明】
11,12,13,14,15 セラミックグリーンシート
21,25,29,33,37 内部電極パターン
22,26,30,34 ビア埋め側パット
23,27,31,35 ビア
24,28,32,36 ビア受け部(パット)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer chip component, and in particular, a via suitable for forming a coil conductor or the like by connecting internal electrodes formed on a plurality of ceramic sheets such as a multilayer chip type inductor element via the via. It is related with the connection structure of the internal electrode via.
[0002]
[Prior art]
In order to manufacture a multilayer chip component such as a multilayer chip inductor element, an internal electrode pattern is formed on a plurality of layers of ceramic green sheets by screen printing or the like, and these ceramic green sheets are laminated and pressure-bonded and fired. . Here, vias are provided in the connecting portions of the internal electrode patterns of the ceramic green sheets, and conductive materials constituting the internal electrodes are embedded in the vias, whereby the upper and lower internal electrodes are connected to each other. Therefore, the internal electrode patterns are connected in a spiral shape, for example, thereby forming a coil conductor.
[0003]
[Problems to be solved by the invention]
In the conventional structure of the connecting portion of the internal electrode pattern between the upper and lower layers of the ceramic green sheet through the via, the internal electrode pattern width is generally designed to be wider than the via diameter. This is because the alignment margin of the internal electrode pattern with respect to the via is taken into consideration so that the internal electrode can always cover the via. In other words, the via pad on the internal electrode pattern and the via pad on the via receiving side have the same shape and area.
[0004]
However, when the area of the internal electrode pattern on the side where the via is buried and the area of the internal electrode pattern on the side where the via is received is designed to have a sufficient alignment margin with respect to the via, the overlap of the peripheral portion of the internal electrode via, There is a problem that the pressure is concentrated at that portion, the amount of displacement of the internal electrode is increased, and crushing occurs. In addition, the diffusion of metal particles such as silver constituting the internal electrode into the ceramic green sheet that is the base material of the internal electrode is promoted, resulting in a decrease in insulation resistance in the ceramic green sheet, which is a factor that deteriorates the characteristics. It was.
[0005]
The present invention has been made in view of the above-described circumstances, can prevent concentration of pressure due to the overlapping of internal electrode patterns in the peripheral portion of the via, can obtain high reliability and good characteristics, and can be downsized. Another object of the present invention is to provide a suitable laminated chip component.
[0006]
[Means for Solving the Problems]
The multilayer chip component of the present invention is a multilayer chip component in which vias are provided in a ceramic sheet and upper and lower internal electrodes are connected via the vias. The width is narrower than the electrode width on the electrode side.
[0007]
Here, the via is disposed so that the via is positioned at a substantially central portion of the electrode width on the side of the internal electrode filling the via, and the internal electrode receiving the via is shifted in the center so that more than half of the via overlaps. It is characterized by the arrangement. Further, the internal electrodes for receiving the vias are alternately arranged on the left half and the right half with respect to the vias.
[0008]
According to the present invention, since the electrode width of the internal electrode on the via receiving side can be designed to be narrower than the electrode width on the normal via receiving side, the overlapping portion of the internal electrode pattern is relaxed by this portion, Pressure concentration can be reduced. As a result, misalignment and crushing of the internal electrodes are reduced, and good electrical characteristics can be obtained as a multilayer chip component, and good reliability can be obtained. In addition, since the concentration of stress is reduced, the diffusion of metal particles such as silver of the internal electrode into the ceramic green sheet is reduced, whereby a good insulation resistance is obtained between the respective layers. Further, since the internal electrode pattern can be designed to be narrow even at a part, this makes it possible to increase the density of the internal electrode pattern and reduce the size of the parts.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0010]
FIG. 1 shows a laminated structure of green sheets of a laminated chip component according to an embodiment of the present invention. FIG. 1A shows a plan view of each pattern, and FIG. 1B is a perspective view schematically showing a stacked state of each pattern. Note that the illustrated pattern shows only the area corresponding to one chip, but it is actually a multi-chip substrate, and a large number of this pattern is arranged on a matrix.
[0011]
Each
[0012]
In other words, the vias are embedded in the vias in the through holes provided in the respective green sheets with the conductive material paste constituting the electrode patterns when the internal electrode patterns are screen printed. Via receiving
[0013]
FIG. 1 (b) shows the stacked state of the
[0014]
In the
[0015]
FIG. 2 shows an example of the detailed structure of the connecting portion. The via filling
[0016]
According to the connection structure of the present invention described above, the via-filling
[0017]
As shown in FIG. 1B, as described above, there is a problem that the pad portions on the filling side and the receiving side overlap each other in the periphery of the via so that stress is concentrated. Thus, by making the pattern of the via receiving portion approximately half of the via filling pad, the overlapping portion of the pattern can be reduced.
[0018]
As a result, a normal pattern shape as designed can be maintained, so that problems such as deterioration in characteristics and reduction in reliability do not occur. In addition, pressure concentration occurs in the overlapping portion of the internal electrode pads around the via, and thus, there is a problem that the material such as silver constituting the internal electrode diffuses into the green sheet and the characteristics are deteriorated due to a decrease in insulation resistance. . Regarding such a problem, since the overlapping portion of the internal electrodes is reduced, the concentration of pressure is alleviated, and the problem of diffusion of the metal material into the green sheet is also reduced.
[0019]
FIG. 2 shows the case where the via receiving
[0020]
Next, the outline of the manufacturing method of the multilayer chip component of the present invention will be described. First, a ceramic green sheet is formed by a doctor blade method or the like. Then, a via is formed at a predetermined position of each green sheet by punching or a laser method. Then, the internal electrode pattern is formed by screen printing of a conductive material paste such as silver palladium. Here, the internal electrode pattern includes an internal electrode pattern body, a via pad and a via receiving part, and these are integrally formed. At this time, as described above, the via receiving portion is formed narrower than the electrode width of the via filling side pad. Here, a conductive material paste is embedded in the via by screen printing.
[0021]
Then, green sheets on which these vias and internal electrode patterns are formed are stacked and pressure-bonded. As a result, a part of the internal electrode pattern formed by screen printing is embedded in the via, and this embedded part comes into contact with the via receiving portion of the internal electrode pattern located on the lower layer side to ensure conduction between the internal electrode patterns. Is done. As described above, the relationship between the via and the via receiving portion pattern is such that the internal electrode pattern is arranged such that an area of more than half of the via is in contact with the via receiving portion.
[0022]
In the above process, the internal electrode pattern corresponding to each chip region is formed in a matrix on a multi-piece green sheet. Therefore, the chip is cut into a vertical direction and a horizontal direction to form individual chips. By firing at a high temperature, the ceramic green sheet becomes a sintered ceramic material, and the internal electrode pattern formed by the conductive material paste becomes an internal electrode made of a sintered metal. Then, an electrode is formed on the side surface of the chip, and further, nickel plating, solder plating, or the like is performed to form an external electrode, thereby completing a multilayer chip component.
[0023]
In the above embodiment, the connection portion in the case of forming the coil element has been described. However, the gist of the present invention can be similarly applied to various connection portions of other circuit types.
[0024]
Although one embodiment of the present invention has been described in the above embodiment, various modified embodiments are possible without departing from the spirit of the present invention.
[0025]
【The invention's effect】
As described above, according to the present invention, in a multilayer chip component manufactured by laminating a plurality of green sheets formed by printing internal electrode patterns, pressure concentration due to overlapping of internal electrodes around a via can be reduced. it can. Therefore, positional displacement and crushing of the internal electrode and diffusion of the internal electrode material to the green sheet are prevented, thereby preventing deterioration of the characteristics of the circuit element and improving reliability. Furthermore, it is also suitable for miniaturization of multilayer chip components.
[Brief description of the drawings]
FIG. 1A is a plan view showing an arrangement example of internal electrode patterns and vias in a green sheet, and FIG. 1B is an exploded perspective view schematically showing a stacked state of each green sheet. It is.
FIG. 2 is a partial plan view showing an enlarged configuration example of a connection portion in FIG. 1;
[Explanation of symbols]
11, 12, 13, 14, 15 Ceramic
Claims (2)
前記ビアを受ける内部電極側の電極幅を、前記ビアを埋める内部電極側の電極幅よりも狭幅とし、
前記ビアを埋める内部電極側の電極幅はビア径よりも大であり、前記ビアを受ける内部電極側の電極幅はビア径と等しいか、又はビア径よりも小であり、
前記ビアを埋める内部電極の略中央部に前記ビアが位置するように配置され、
前記ビアを受ける内部電極は、前記ビアの半分以上が重なるように、中心をずらして配置したことを特徴とする積層チップ部品。 In the multilayer chip component in which vias are provided in the ceramic sheet and the upper and lower internal electrodes are connected through the vias,
The electrode width on the internal electrode side that receives the via is made narrower than the electrode width on the internal electrode side that fills the via,
The electrode width on the internal electrode side filling the via is larger than the via diameter, and the electrode width on the internal electrode side receiving the via is equal to or smaller than the via diameter,
Arranged so that the via is located in the approximate center of the internal electrode that fills the via,
Internal electrodes, as more than half of the via overlap, the product layer chip parts characterized in that the staggered center for receiving said vias.
前記ビアを受ける内部電極側の電極幅を、前記ビアを埋める内部電極側の電極幅よりも狭幅とし、
前記ビアを埋める内部電極側の電極幅はビア径よりも大であり、前記ビアを受ける内部電極側の電極幅はビア径と等しいか、又はビア径よりも小であり、
前記ビアを受ける内部電極を、前記ビアに対して、左半分と右半分とに、交互に配置するようにしたことを特徴とする積層チップ部品。 In the multilayer chip component in which vias are provided in the ceramic sheet and the upper and lower internal electrodes are connected through the vias,
The electrode width on the internal electrode side that receives the via is made narrower than the electrode width on the internal electrode side that fills the via,
The electrode width on the internal electrode side filling the via is larger than the via diameter, and the electrode width on the internal electrode side receiving the via is equal to or smaller than the via diameter,
The internal electrode receiving the via for the via, to the left and right halves, the product layer chip parts characterized in that to arrange alternately.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001305679A JP3942395B2 (en) | 2001-10-01 | 2001-10-01 | Multilayer chip parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001305679A JP3942395B2 (en) | 2001-10-01 | 2001-10-01 | Multilayer chip parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003109821A JP2003109821A (en) | 2003-04-11 |
JP3942395B2 true JP3942395B2 (en) | 2007-07-11 |
Family
ID=19125431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001305679A Expired - Fee Related JP3942395B2 (en) | 2001-10-01 | 2001-10-01 | Multilayer chip parts |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3942395B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102067253B (en) * | 2008-08-07 | 2013-03-13 | 株式会社村田制作所 | Multilayer inductor |
KR101218985B1 (en) * | 2011-05-31 | 2013-01-04 | 삼성전기주식회사 | Chip-type coil component |
CN116529840A (en) | 2020-10-20 | 2023-08-01 | 株式会社村田制作所 | Laminated coil component |
-
2001
- 2001-10-01 JP JP2001305679A patent/JP3942395B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003109821A (en) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8410887B2 (en) | Built-in-coil substrate | |
JP4841914B2 (en) | Chip resistor | |
JP2976049B2 (en) | Multilayer electronic components | |
JP4161572B2 (en) | Thermoelectric module | |
US6590486B2 (en) | Multilayer inductor | |
US6669796B2 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
JP6696121B2 (en) | Composite electronic components and resistance elements | |
JPH1167554A (en) | Laminated coil component and its manufacture | |
JPH11288839A (en) | Laminated chip type electronic component and manufacture thereof | |
JP3257532B2 (en) | Method for manufacturing laminated electronic component and method for measuring characteristics thereof | |
JPH07169873A (en) | Multi-layer board and manufacture thereof | |
JP2000196240A (en) | Stacked circuit board | |
JP3942395B2 (en) | Multilayer chip parts | |
JPH11297531A (en) | Laminated electronic component | |
JP3508905B2 (en) | Wiring board and its manufacturing method | |
JPH0737757A (en) | Capacitor array | |
JPH11354326A (en) | Laminated inductor and its manufacture | |
JP2002246752A (en) | Via hole structure of ceramic multilayer board | |
JP3257531B2 (en) | Multilayer electronic components | |
JP3642462B2 (en) | Manufacturing method of laminated parts | |
JP2004103796A (en) | Multi-layer circuit component | |
JP7382279B2 (en) | Multi-chip wiring board and wiring board | |
JP4461641B2 (en) | Multilayer chip thermistor and manufacturing method thereof | |
JP2000082626A (en) | Inductor element and its manufacture | |
JP7445489B2 (en) | Multi-chip wiring board and its manufacturing method, and wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070403 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |