JP2002246752A - Via hole structure of ceramic multilayer board - Google Patents

Via hole structure of ceramic multilayer board

Info

Publication number
JP2002246752A
JP2002246752A JP2001042491A JP2001042491A JP2002246752A JP 2002246752 A JP2002246752 A JP 2002246752A JP 2001042491 A JP2001042491 A JP 2001042491A JP 2001042491 A JP2001042491 A JP 2001042491A JP 2002246752 A JP2002246752 A JP 2002246752A
Authority
JP
Japan
Prior art keywords
via hole
via holes
land
ceramic
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001042491A
Other languages
Japanese (ja)
Inventor
Shinichi Okubo
慎一 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001042491A priority Critical patent/JP2002246752A/en
Publication of JP2002246752A publication Critical patent/JP2002246752A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide via hole structure in a ceramic multilayer board that prevents defects, such as cracks from being easily generated on a ceramic green sheet, arranged near the outside at burning, and at the same time, has superior reliability in connection. SOLUTION: A through-hole, having a specific diameter, is formed on each of the ceramic green sheets 2 and 3 and is filled with conductive paste 13, thus forming via holes 14a, 14b, and 16 for lands, and relaying via holes 15a to 15d, 17a, and 17b. The diameter of the via holes 14a, 14b, and 16 is set larger than that of the relaying via holes 15a to 15d, 17a, and 17b. The plural sheets 2 and 3 are laminated for burning in one piece. Each of the via holes 14a, 14b, and 16 for lands, and the relaying via holes 15a to 15d, 17d, and 17b is connected for composing via holes 18 and 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック多層基
板のビアホール構造に関する。
The present invention relates to a via hole structure in a ceramic multilayer substrate.

【0002】[0002]

【従来の技術】従来より、セラミック多層基板のビアホ
ールとして、図7に示すものが知られている。このビア
ホール55は以下のようにして形成される。複数のセラ
ミックグリーンシート52のそれぞれに、同一の径を有
する貫通穴を形成する。次に、この貫通穴のそれぞれに
導電性ペースト58を充填して中継用ビアホール55a
〜55fとした後、セラミックグリーンシート52を積
み重ねて圧着し、積層体にする。中継用ビアホール55
a〜55fは、シート52の積み重ね方向に連接してビ
アホール55を構成する。この後、積層体を焼成し、セ
ラミック多層基板51を得る。そして、セラミック多層
基板51の表面には、露出しているビアホール55の端
面を覆うように、例えばコンデンサ電極60等がスクリ
ーン印刷等の方法により形成される。
2. Description of the Related Art Conventionally, a via hole shown in FIG. 7 has been known as a via hole in a ceramic multilayer substrate. This via hole 55 is formed as follows. A through hole having the same diameter is formed in each of the plurality of ceramic green sheets 52. Next, each of the through holes is filled with a conductive paste 58 to form a relay via hole 55a.
After that, the ceramic green sheets 52 are stacked and pressed to form a laminate. Via hole 55 for relay
a to 55f are connected in the stacking direction of the sheets 52 to form the via holes 55. Thereafter, the laminate is fired to obtain the ceramic multilayer substrate 51. Then, for example, a capacitor electrode 60 and the like are formed on the surface of the ceramic multilayer substrate 51 by a method such as screen printing so as to cover the exposed end surface of the via hole 55.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
ビアホール55は、シート52を積層した際に、セラミ
ックグリーンシート52毎の貫通穴の穴あけ位置ずれや
シート52の積みずれにより、図7に示すように、セラ
ミック多層基板51の表面に露出した中継用ビアホール
55f(直径0.2mm)の位置とこの中継用ビアホー
ル55fに隣接している中継用ビアホール55e(直径
0.2mm)との位置が例えば1/4程度(50μm程
度)ずれ、中継用ビアホール55eの縁部の一部が、中
継用ビアホール55fの外周から突き出る場合がある。
However, when the sheets 52 are stacked, the conventional via hole 55 has a problem in that, as shown in FIG. The position of the relay via hole 55f (diameter 0.2 mm) exposed on the surface of the ceramic multilayer substrate 51 and the position of the relay via hole 55e (diameter 0.2 mm) adjacent to the relay via hole 55f are, for example, 1 There is a case where a part of the edge of the relay via hole 55e protrudes from the outer periphery of the relay via hole 55f by a shift of about 4 (about 50 μm).

【0004】このような状態で積層体を焼成すると、セ
ラミックグリーンシート52と中継用ビアホール55a
〜55fの焼成収縮挙動の違いにより、中継用ビアホー
ル55fの外周から突き出た中継用ビアホール55eの
縁部に強い応力が働き、最も外側に配置されているセラ
ミックグリーンシート52にクラックC等の欠陥が発生
するおそれがある。
When the laminate is fired in such a state, the ceramic green sheets 52 and the relay via holes 55a are formed.
Due to the difference in firing shrinkage behavior of the intermediate via holes 55f to 55f, a strong stress acts on the edge of the relay via hole 55e protruding from the outer periphery of the relay via hole 55f, and the outermost ceramic green sheet 52 has a defect such as a crack C. May occur.

【0005】なお、中継用ビアホール相互の位置ずれ
は、セラミック多層基板51の表面に露出していない中
継用ビアホール55b〜55e同士でも起きる。しか
し、積層体の内側に配置されているセラミックグリーン
シート52には、位置ずれによるクラック等の欠陥が発
生しにくく、中継用ビアホール55eのような積層体の
外側近傍に配置されているセラミックグリーンシート5
2において、位置ずれによるクラック等の欠陥が発生し
易い。
The positional deviation between the relay via holes also occurs between the relay via holes 55b to 55e which are not exposed on the surface of the ceramic multilayer substrate 51. However, defects such as cracks due to misalignment are unlikely to occur in the ceramic green sheet 52 disposed inside the laminate, and the ceramic green sheet 52 disposed near the outside of the laminate such as the relay via hole 55e. 5
In No. 2, defects such as cracks due to displacement are likely to occur.

【0006】また、ビアホール55とコンデンサ電極6
0との接続面積が小さく、接続信頼性が比較的低いとい
う問題もあった。
The via hole 55 and the capacitor electrode 6
There is also a problem that the connection area with 0 is small and the connection reliability is relatively low.

【0007】そこで、本発明の目的は、焼成時に、外側
近傍に配置されているセラミックグリーンシートにクラ
ック等の欠陥が発生しにくく、かつ、接続信頼性が高い
セラミック多層基板のビアホール構造を提供することに
ある。
Accordingly, an object of the present invention is to provide a via hole structure of a ceramic multi-layer substrate having high connection reliability, in which defects such as cracks are less likely to occur in ceramic green sheets disposed near the outside during firing. It is in.

【0008】[0008]

【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係るセラミック多層基板のビアホー
ル構造は、(a)貫通穴に導電材を充填して形成したラ
ンド用ビアホールを設けた第1セラミックシートと、
(b)貫通穴に導電材を充填して形成した、前記ランド
用ビアホールより小さい径を有した中継用ビアホールを
設けた第2セラミックシートとを少なくとも備え、
(c)前記ランド用ビアホールを設けた第1セラミック
シートが外側になるように、前記第1セラミックシート
及び第2セラミックシートを積み重ねて、前記ランド用
ビアホールと前記中継用ビアホールが連接されてなるビ
アホールが内蔵されているセラミック多層基板を構成
し、前記セラミック多層基板の表面に前記ランド用ビア
ホールが露出していること、を特徴とする。
In order to achieve the above object, the via hole structure of the ceramic multilayer substrate according to the present invention comprises: (a) a land via hole formed by filling a through hole with a conductive material; A first ceramic sheet;
(B) at least a second ceramic sheet provided with a relay via hole having a smaller diameter than the land via hole, formed by filling the through hole with a conductive material,
(C) a via hole formed by stacking the first ceramic sheet and the second ceramic sheet such that the first ceramic sheet provided with the land via hole is on the outside, and the land via hole and the relay via hole are connected to each other; Is formed, and the land via hole is exposed on the surface of the ceramic multilayer substrate.

【0009】以上の構成により、ランド用ビアホールの
径が中継用ビアホールの径より大きいため、ランド用ビ
アホールの位置とこのランド用ビアホールに隣接してい
る中継用ビアホールの位置とがずれても、中継用ビアホ
ールの縁部はランド用ビアホールの外周から突出しにく
い。さらに、ビアホールとセラミック多層基板上に配設
された電極等との接続面積が従来より大きくなり、接続
信頼性が向上する。
With the above configuration, the diameter of the land via hole is larger than the diameter of the relay via hole. Therefore, even if the position of the land via hole is shifted from the position of the relay via hole adjacent to the land via hole, the relay via hole is not removed. The edge of the via hole is hard to protrude from the outer periphery of the land via hole. Further, the connection area between the via hole and an electrode or the like provided on the ceramic multilayer substrate becomes larger than before, and the connection reliability is improved.

【0010】[0010]

【発明の実施の形態】以下、本発明に係るセラミック多
層基板のビアホール構造の実施の形態を、その製造方法
と共に、添付の図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a via hole structure of a ceramic multilayer substrate according to the present invention, together with a method of manufacturing the same, will be described below with reference to the accompanying drawings.

【0011】図1に示すように、磁性体セラミック粉末
や誘電体セラミック粉末あるいはガラスセラミック粉末
を結合剤等と一緒に混練したものをシート状にしたセラ
ミックグリーンシート2,3を複数枚用意する。セラミ
ックグリーンシート2のそれぞれに、同一寸法の径を有
する中継用貫通穴5a〜5d,7a,7bを所定の位置
に形成する。同様に、セラミックグリーンシート3のそ
れぞれに、ランド用貫通穴4a,4b,6を所定の位置
に形成する。
As shown in FIG. 1, a plurality of ceramic green sheets 2 and 3 are prepared by kneading a magnetic ceramic powder, a dielectric ceramic powder, or a glass ceramic powder together with a binder and the like. In each of the ceramic green sheets 2, relay through-holes 5a to 5d, 7a, and 7b having the same diameter are formed at predetermined positions. Similarly, through holes 4a, 4b, 6 for lands are formed at predetermined positions in each of the ceramic green sheets 3.

【0012】ランド用貫通穴4a,4b,6の径は、中
継用貫通穴5a〜5d,7a,7bの径より大きく設定
される。好ましくは、ランド用貫通穴4a,4b,6の
径を、中継用貫通穴5a〜5d,7a,7bの径の1.
5〜3.0倍に設定する。本実施形態では、ランド用貫
通穴4a,4b,6を、横断面形状が円形でかつ直径が
0.3mmの貫通穴とし、中継用貫通穴5a〜5d,7
a,7bを、横断面形状が円形でかつ直径が0.2mm
の貫通穴とした。これらの貫通穴4a〜7bは、パンチ
金型やレーザ等によって形成される。
The diameter of the land through holes 4a, 4b, 6 is set to be larger than the diameter of the relay through holes 5a to 5d, 7a, 7b. Preferably, the diameter of the land through-holes 4a, 4b, 6 is equal to the diameter of the relay through-holes 5a to 5d, 7a, 7b.
Set to 5 to 3.0 times. In the present embodiment, the land through holes 4a, 4b, 6 are circular through holes having a circular cross section and a diameter of 0.3 mm, and the relay through holes 5a to 5d, 7
a and 7b are circular in cross section and 0.2 mm in diameter.
Through hole. These through holes 4a to 7b are formed by a punch die, a laser, or the like.

【0013】次に、図2に示すように、貫通穴4a〜7
bのそれぞれの中に、Ag,Cu,Ag‐Pd,Ni,
Au等の導電性ペースト13を印刷法等により充填す
る。これにより、ランド用ビアホール14a,14b,
16及び中継用ビアホール15a〜15d,17a,1
7bが形成される。さらに、図示はしないが、それぞれ
のシート2上に、導電性ペーストのパターン印刷によ
り、配線パターンを形成する。
Next, as shown in FIG.
b, Ag, Cu, Ag-Pd, Ni,
A conductive paste 13 such as Au is filled by a printing method or the like. As a result, the land via holes 14a, 14b,
16 and relay via holes 15a to 15d, 17a, 1
7b is formed. Further, although not shown, a wiring pattern is formed on each sheet 2 by printing a pattern of a conductive paste.

【0014】図3に示すように、こうして得られた複数
のシート2,3は、ランド用ビアホール14a,14
b,16を設けたシート3が外側になるように、つまり
最上層及び最下層になるように積み重ねられる。次に、
この積層体は熱プレス法により圧着される。ランド用及
び中継用ビアホール14a,14b,15a〜15d
は、シート2,3の積み重ね方向に連接してビアホール
(スルーホール)18を構成する。また、ランド用及び
中継用ビアホール16,17a,17bは、シート2,
3の積み重ね方向に連接してビアホール19を構成す
る。圧着後の積層体は一体的に焼成され、セラミック多
層基板1とされる。
As shown in FIG. 3, a plurality of sheets 2 and 3 obtained in this manner are connected to land via holes 14a and 14a.
The sheets 3 provided with b and 16 are stacked so as to be on the outside, that is, the uppermost layer and the lowermost layer. next,
This laminate is pressed by a hot press method. Land and relay via holes 14a, 14b, 15a to 15d
Form via holes (through holes) 18 in the direction in which the sheets 2 and 3 are stacked. Also, the land and relay via holes 16, 17a, 17b are
3 are connected in the stacking direction to form a via hole 19. The laminated body after the pressure bonding is integrally fired to form the ceramic multilayer substrate 1.

【0015】以上の構成からなるセラミック多層基板1
は、ビアホール18,19を内蔵している。ここに、ビ
アホール18は、ランド用ビアホール14a,14bの
軸と中継用ビアホール15a〜15dの軸を同一直線上
に配置したものである。ビアホール19は、ランド用ビ
アホール16の軸と中継用ビアホール17a,17bの
軸を若干ずらせて(偏心させて)配置したものである。
ビアホール18の両端部に配置されているランド用ビア
ホール14a,14b、並びに、ビアホール19の一方
の端部に配置されているランド用ビアホール16は、セ
ラミック多層基板1の上下面に露出している。
The ceramic multilayer substrate 1 having the above configuration
Have via holes 18 and 19 built-in. Here, the via hole 18 has the axes of the land via holes 14a and 14b and the axes of the relay via holes 15a to 15d arranged on the same straight line. The via hole 19 is arranged such that the axis of the land via hole 16 and the axis of the relay via holes 17a and 17b are slightly shifted (eccentric).
The land via holes 14a and 14b arranged at both ends of the via hole 18 and the land via hole 16 arranged at one end of the via hole 19 are exposed on the upper and lower surfaces of the ceramic multilayer substrate 1.

【0016】そして、図4に示すように、ランド用ビア
ホール14a,14b,16の径が中継用ビアホール1
5a〜15d,17a,17bの径より大きいので、穴
あけ位置ずれやシート積みずれにより、ランド用ビアホ
ール14a,14b,16の位置と中継用ビアホール1
5a,15d,17aの位置とがずれても、中継用ビア
ホール15a,15d,17aの縁部はランド用ビアホ
ール14a,14b,16の外周から突出しにくい。従
って、積層体を焼成する際に、セラミックグリーンシー
ト2,3とランド用及び中継用ビアホール14a〜17
bの焼成収縮挙動の違いにより生じる応力が、中継用ビ
アホール15a,15d,17aの縁部に集中せず、外
側に配置されているセラミックグリーンシート3にクラ
ック等の欠陥が発生しにくい。なお、セラミックグリー
ンシートの厚みが小さい方が位置ずれによるクラック等
の欠陥が発生しやすいが、上記のような構成にすること
により防止できる。
Then, as shown in FIG. 4, the diameter of the land via holes 14a, 14b, 16 is
5a to 15d, 17a, and 17b, which are larger than the diameters of the land via holes 14a, 14b, and 16, and the relay via hole 1
Even if the positions of 5a, 15d, and 17a deviate, the edges of relay via holes 15a, 15d, and 17a are unlikely to protrude from the outer periphery of land via holes 14a, 14b, and 16. Therefore, when firing the laminate, the ceramic green sheets 2 and 3 and the land and relay via holes 14a to 14
The stress generated due to the difference in firing shrinkage behavior of b does not concentrate on the edges of the relay via holes 15a, 15d, 17a, and defects such as cracks are less likely to occur in the ceramic green sheet 3 disposed outside. In addition, when the thickness of the ceramic green sheet is smaller, defects such as cracks due to misalignment are more likely to occur.

【0017】さらに、図5に示すように、セラミック多
層基板1の上面に表面実装型電子部品31を実装した場
合には、ランド用ビアホール14a,16と電子部品3
1の外部端子電極32,33とが、大きな接続面積で電
気的に接続されるので、電子部品31とビアホール1
8,19の接続信頼性を向上させることができる。同様
に、図6に示すように、セラミック多層基板1の上面に
コンデンサ電極60(対向するコンデンサ電極は図示せ
ず)を形成した場合も、接続信頼性を向上させることが
できる。
Further, as shown in FIG. 5, when the surface mount type electronic component 31 is mounted on the upper surface of the ceramic multilayer substrate 1, the land via holes 14a, 16 and the electronic component 3
Since the first external terminal electrodes 32 and 33 are electrically connected with a large connection area, the electronic component 31 and the via hole 1 are electrically connected to each other.
8, 19 connection reliability can be improved. Similarly, as shown in FIG. 6, when the capacitor electrode 60 (the opposite capacitor electrode is not shown) is formed on the upper surface of the ceramic multilayer substrate 1, the connection reliability can be improved.

【0018】しかも、ランド用ビアホール14a,14
b,16は基板1に埋設されているので(セラミックグ
リーンシート3と実質的に同じ厚みになっている)、多
層基板上に別にランド電極を形成したものと比較して、
トータルの厚み寸法を小さくでき、電子機器の低背化に
適したセラミック多層基板1を得ることができる。
Moreover, the land via holes 14a, 14
Since b and 16 are buried in the substrate 1 (having substantially the same thickness as the ceramic green sheet 3), compared with the case where land electrodes are separately formed on a multilayer substrate,
The total thickness dimension can be reduced, and the ceramic multilayer substrate 1 suitable for reducing the height of the electronic device can be obtained.

【0019】なお、本発明に係るセラミック多層基板の
ビアホール構造は前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
例えば、前記実施形態は、信号線路として機能するビア
ホールについて説明しているが、インダクタとして機能
するビアホールに対しても本発明は適用できる。このイ
ンダクタ(ビアインダクタ)は、図3に示したビアホー
ル18又は19と同様の構造を有し、セラミックグリー
ンシート2,3の積み重ね方向に対して平行な方向に軸
を有している。インダクタ(ビアインダクタ)に電流が
流れると、インダクタの周囲に、インダクタの軸方向に
対して垂直な面(言い換えると、セラミックグリーンシ
ート2,3の表面に対して平行な面)を周回する磁界が
発生する。
The via hole structure of the ceramic multilayer substrate according to the present invention is not limited to the above embodiment, but can be variously changed within the scope of the invention.
For example, in the above-described embodiment, a via hole functioning as a signal line has been described, but the present invention can be applied to a via hole functioning as an inductor. This inductor (via inductor) has the same structure as the via hole 18 or 19 shown in FIG. 3, and has an axis in a direction parallel to the stacking direction of the ceramic green sheets 2 and 3. When a current flows through the inductor (via inductor), a magnetic field circling around a plane perpendicular to the axial direction of the inductor (in other words, a plane parallel to the surfaces of the ceramic green sheets 2 and 3) around the inductor. appear.

【0020】また、中継用ビアホールやランド用ビアホ
ールとして、横断面形状が矩形のものを使用してもよい
(中継用ビアホールのサイズ例:0.3×0.4mm、
ランド用ビアホールのサイズ例:0.4×0.5m
m)。
Further, as the via hole for relay or the via hole for land, one having a rectangular cross section may be used (example size of relay via hole: 0.3 × 0.4 mm,
Land via hole size example: 0.4 × 0.5m
m).

【0021】[0021]

【発明の効果】以上の説明で明らかなように、本発明に
よれば、ランド用ビアホールの径を中継用ビアホールの
径より大きくしたので、ランド用ビアホールの位置とこ
のランド用ビアホールに隣接している中継用ビアホール
の位置とがずれても、中継用ビアホールの縁部はランド
用ビアホールの外周から突出しにくい。従って、積層体
を焼成する際に、セラミックグリーンシートとビアホー
ルの焼成収縮挙動の違いにより生じる応力が、中継用ビ
アホールの縁部に集中せず、外側近傍に配置されている
セラミックグリーンシートにクラック等の欠陥が発生し
にくい。さらに、ビアホールとセラミック多層基板上に
配設された電極等との接続面積を従来より大きくするこ
とができ、接続信頼性を向上させることができる。
As is apparent from the above description, according to the present invention, since the diameter of the land via hole is made larger than the diameter of the relay via hole, the position of the land via hole and the position adjacent to the land via hole are increased. Even if the position of the relay via hole is shifted, the edge of the relay via hole does not easily protrude from the outer periphery of the land via hole. Therefore, when the laminated body is fired, the stress generated due to the difference in firing shrinkage behavior between the ceramic green sheet and the via hole does not concentrate on the edge of the relay via hole, and cracks and the like are formed on the ceramic green sheet disposed near the outside. Defects are unlikely to occur. Further, the connection area between the via holes and the electrodes and the like provided on the ceramic multilayer substrate can be made larger than before, and the connection reliability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るセラミック多層基板のビアホール
構造の一実施形態の製造手順を示す断面図。
FIG. 1 is a sectional view showing a manufacturing procedure of one embodiment of a via hole structure of a ceramic multilayer substrate according to the present invention.

【図2】図1に続く製造手順を示す断面図。FIG. 2 is a sectional view showing a manufacturing procedure following FIG. 1;

【図3】図2に続く製造手順を示す断面図。FIG. 3 is a sectional view showing a manufacturing procedure following FIG. 2;

【図4】図3に示したビアホールの平面図。FIG. 4 is a plan view of the via hole shown in FIG. 3;

【図5】図3に示したセラミック多層基板に表面実装型
電子部品を実装した状態を示す一部断面図。
FIG. 5 is a partial cross-sectional view showing a state in which the surface-mount type electronic component is mounted on the ceramic multilayer substrate shown in FIG. 3;

【図6】図3に示したセラミック多層基板にコンデンサ
電極を形成した状態を示す断面図。
FIG. 6 is a sectional view showing a state in which capacitor electrodes are formed on the ceramic multilayer substrate shown in FIG. 3;

【図7】従来のセラミック多層基板のビアホール構造を
示す断面図。
FIG. 7 is a cross-sectional view showing a via hole structure of a conventional ceramic multilayer substrate.

【符号の説明】[Explanation of symbols]

1…セラミック多層基板 2…セラミックグリーンシート(第2セラミックシー
ト) 3…セラミックグリーンシート(第1セラミックシー
ト) 4a,4b,6…ランド用貫通穴 5a〜5d,7a,7b…中継用貫通穴 13…導電性ペースト 14a,14b,16…ランド用ビアホール 15a〜15d,17a,17b…中継用ビアホール 18,19…ビアホール
DESCRIPTION OF SYMBOLS 1 ... Ceramic multilayer board 2 ... Ceramic green sheet (2nd ceramic sheet) 3 ... Ceramic green sheet (1st ceramic sheet) 4a, 4b, 6 ... Land through-holes 5a-5d, 7a, 7b ... Relay through-hole 13 ... conductive pastes 14a, 14b, 16 ... land via holes 15a-15d, 17a, 17b ... relay via holes 18, 19 ... via holes

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 貫通穴に導電材を充填して形成したラン
ド用ビアホールを設けた第1セラミックシートと、 貫通穴に導電材を充填して形成した、前記ランド用ビア
ホールより小さい径を有した中継用ビアホールを設けた
第2セラミックシートとを少なくとも備え、 前記ランド用ビアホールを設けた第1セラミックシート
が外側になるように、前記第1セラミックシート及び第
2セラミックシートを積み重ねて、前記ランド用ビアホ
ールと前記中継用ビアホールが連接されてなるビアホー
ルが内蔵されているセラミック多層基板を構成し、前記
セラミック多層基板の表面に前記ランド用ビアホールが
露出していること、 を特徴とするセラミック多層基板のビアホール構造。
A first ceramic sheet having a land via hole formed by filling a through hole with a conductive material; and a first ceramic sheet having a smaller diameter than the land via hole formed by filling a through hole with a conductive material. At least a second ceramic sheet provided with a relay via hole, wherein the first ceramic sheet and the second ceramic sheet are stacked so that the first ceramic sheet provided with the land via hole is outside, and A ceramic multilayer substrate having a built-in via hole formed by connecting a via hole and the relay via hole is formed, and the land via hole is exposed on the surface of the ceramic multilayer substrate. Via hole structure.
JP2001042491A 2001-02-19 2001-02-19 Via hole structure of ceramic multilayer board Pending JP2002246752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001042491A JP2002246752A (en) 2001-02-19 2001-02-19 Via hole structure of ceramic multilayer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042491A JP2002246752A (en) 2001-02-19 2001-02-19 Via hole structure of ceramic multilayer board

Publications (1)

Publication Number Publication Date
JP2002246752A true JP2002246752A (en) 2002-08-30

Family

ID=18904778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001042491A Pending JP2002246752A (en) 2001-02-19 2001-02-19 Via hole structure of ceramic multilayer board

Country Status (1)

Country Link
JP (1) JP2002246752A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013272A (en) * 2004-06-29 2006-01-12 Hitachi Ltd Manufacturing method of multilayer ceramic substrate
JP2006032442A (en) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd Multi-layer substrate and manufacturing method therefor
KR100952640B1 (en) * 2007-11-23 2010-04-13 삼성전기주식회사 Printed circuit board and manufacturing method thereof
WO2010090316A1 (en) * 2009-02-09 2010-08-12 日本電気株式会社 Semiconductor package and manufacturing method therefor
JP2012043927A (en) * 2010-08-18 2012-03-01 Seiko Instruments Inc Electronic component, and electronic device
CN103210456A (en) * 2010-09-03 2013-07-17 埃普科斯股份有限公司 Ceramic component and method for producing a ceramic component
JP2015226031A (en) * 2014-05-30 2015-12-14 Tdk株式会社 Multilayer electronic component and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013272A (en) * 2004-06-29 2006-01-12 Hitachi Ltd Manufacturing method of multilayer ceramic substrate
JP2006032442A (en) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd Multi-layer substrate and manufacturing method therefor
KR100952640B1 (en) * 2007-11-23 2010-04-13 삼성전기주식회사 Printed circuit board and manufacturing method thereof
WO2010090316A1 (en) * 2009-02-09 2010-08-12 日本電気株式会社 Semiconductor package and manufacturing method therefor
JP2012043927A (en) * 2010-08-18 2012-03-01 Seiko Instruments Inc Electronic component, and electronic device
CN103210456A (en) * 2010-09-03 2013-07-17 埃普科斯股份有限公司 Ceramic component and method for producing a ceramic component
JP2013536989A (en) * 2010-09-03 2013-09-26 エプコス アーゲー Ceramic device and manufacturing method thereof
JP2015226031A (en) * 2014-05-30 2015-12-14 Tdk株式会社 Multilayer electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4821908B2 (en) Multilayer electronic component and electronic component module including the same
US6871391B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP4059181B2 (en) Manufacturing method of multi-terminal type multilayer ceramic electronic components
JP3736387B2 (en) Composite electronic component and manufacturing method thereof
JP2000252131A (en) Laminated chip component
JP2002246752A (en) Via hole structure of ceramic multilayer board
CN113555220A (en) Multilayer ceramic capacitor
JP3230932B2 (en) Multilayer electronic components
JP4539489B2 (en) Manufacturing method of multilayer capacitor
JPH11135356A (en) Laminated ceramic capacitor
JP3855798B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2005340664A (en) Capacitor
JP2007012825A (en) Chip part and its manufacturing method
JP2006066829A (en) Multi-layered electronic component and its manufacturing method
JP2012204475A (en) Multilayer electronic component
JPH11354326A (en) Laminated inductor and its manufacture
JP6784183B2 (en) Multilayer coil parts
JP2000049037A (en) Laminated ceramic capacitor
JP2008205135A (en) Multilayer ceramic capacitor and capacitor mounting circuit board
JP2002343640A (en) Laminated ceramic electronic component
JP2000164451A (en) Laminated ceramic capacitor
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JPH0945830A (en) Chip electronic component
JPH05166672A (en) Composite part
KR100638622B1 (en) Integrated chip components improving open fails

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20051025

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A02 Decision of refusal

Effective date: 20060613

Free format text: JAPANESE INTERMEDIATE CODE: A02