JP2006013272A - Manufacturing method of multilayer ceramic substrate - Google Patents
Manufacturing method of multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2006013272A JP2006013272A JP2004190631A JP2004190631A JP2006013272A JP 2006013272 A JP2006013272 A JP 2006013272A JP 2004190631 A JP2004190631 A JP 2004190631A JP 2004190631 A JP2004190631 A JP 2004190631A JP 2006013272 A JP2006013272 A JP 2006013272A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- pad
- ceramic substrate
- multilayer ceramic
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、多層セラミック基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic substrate.
多層セラミック基板の一般的な工法では、図5に示すように、(a)セラミック粉末にバインダーを均一に混ぜ、スラリーにしたものをドクターブレード法によりシート状に加工した後、乾燥切断しグリーンシート112を作成する。(b)その後、グリーンシート112をハンドリングするためのハンドリング部材に貼り付け(この工程は省略可である)、グリーンシート112へ上下層間の導通を確保するためのビアホール401を穴明けし、検査・修正を行なう。次に(c)ビアホール401へ導体ペースト111を充填する。導体ペースト充填工程では多くの場合、ビアホール導体充填用スクリーン404上にビアホール導体充填用ペースト405を載せ、ビアホール導体充填用スキージ403を加圧し引き摺ることで行なわれる(この方法をスクリーン印刷法という)。そして、ビアホール401上の導体ペースト111を平坦化し、検査・修正を行なう。次に、(d)グリーンシート112上へ回路パターン110を形成する。スクリーン印刷法によって回路パターン110を形成する場合、メッシュ102上に回路パターン印刷用導体ペースト406を載せ、回路パターン印刷用スキージ407を用いて行なう。必要により検査・修正をより行なう。穴明け加工からパターン印刷工程までは、回路設計パターンに応じて複数のパターンがあり、それらを必要数作成する。そして、これらの導体ペースト111が充填され、回路パターン110が形成されたグリーンシート112を積層し、加熱・接着後、焼結の過程を経て焼結体とし、多層セラミック基板とする。なお、検査・修正、ビアホール401上の導体ペースト111の平坦化は省略可能な工程である。
As shown in FIG. 5, in a general construction method of a multilayer ceramic substrate, (a) a ceramic powder is uniformly mixed with a binder, and a slurry is processed into a sheet by a doctor blade method, followed by drying, cutting, and
グリーンシート112上へ回路パターン110を形成するときは、上下層間の接続を確実に行なうため、 ビアホール401の導体ペースト111上に下層間接続用のパッド113(以下単にパッドという)を付与している。このパッドは予め回路パターンが形成されているスクリーン102に加工されているので、配線パターンをスクリーン印刷法で形成する際に、同時にグリーンシート112上のビアホール401上へ形成される。
これらに関連する文献として、特許文献1や非特許文献1がある。
When the
Documents related to these include Patent Document 1 and Non-Patent Document 1.
多層セラミック基板では十万以上のパッドや数百mもの配線があるが、それらの全てを無欠陥にしなければならない。また,回路パターン形成用のスクリーンには浮島状のパターンがある。このため回路パターン形成用スクリーンには、メッシュに浮島状のパターンを貼り付けることで該パターンの欠落を防止している。しかし、下記のような問題がある。
(1)メッシュの塞がり部と開口部の出現
例えば、基板設計上の基本格子ピッチを0.3mm、パッド径をφ0.1mm、スクリーンに使用するメッシュのワイヤー径をφ0.04mm、メッシュ#250(1インチあたりのメッシュ数)とした場合を考える。メッシュと基板回路パターンの貼り合わせ角度を45度とすると、基板に対するメッシュのピッチは数1である。
A multilayer ceramic substrate has over 100,000 pads and hundreds of meters of wiring, all of which must be defect-free. Further, the circuit pattern forming screen has a floating island pattern. For this reason, omission of the pattern is prevented by pasting a floating island pattern on the mesh on the circuit pattern forming screen. However, there are the following problems.
(1) Appearance of mesh blockage and openings For example, the basic lattice pitch in the board design is 0.3 mm, the pad diameter is φ0.1 mm, the wire diameter of the mesh used for the screen is φ0.04 mm, mesh # 250 ( Consider the case of the number of meshes per inch. When the bonding angle between the mesh and the substrate circuit pattern is 45 degrees, the pitch of the mesh with respect to the substrate is Equation 1.
(2)メッシュのクロス部と開口部で印刷性に著しく差が出る
φ0.1mmのパッドでは、クロス部においてほとんど導体ペーストが吐出されない。しかし、メッシュ開口部では簡単に導体ペーストが抜けていく。よって、クロス部に導体ペーストを完全に充填させるために印刷条件を合わせると、開口部ではにじみが発生する。また、にじみを抑えると、クロス部においてパッドがカスレてしまう。よって、印刷条件の調整が困難である。
(3)メッシュの開口部において導体ペーストが立ち上がり、その後の接着過程で倒れる
メッシュ開口部では、印刷時の版離れ過程において、パッドの導体ペーストが立ち上がることがある。この立ち上がった導体ペーストが、その後のハンドリングやシート積層時に欠損し、接続されてはならない部分に橋渡しされ、基板不良(ショート)になる。
(2) Significant difference in printability between mesh cloth and opening. With a φ0.1 mm pad, almost no conductor paste is discharged at the cloth. However, the conductor paste is easily removed from the mesh opening. Therefore, if the printing conditions are adjusted in order to completely fill the cross portion with the conductor paste, the opening portion is blurred. In addition, if the bleeding is suppressed, the pad becomes distorted at the cross portion. Therefore, it is difficult to adjust printing conditions.
(3) The conductive paste rises at the mesh opening and falls during the subsequent bonding process. At the mesh opening, the pad conductive paste may rise during the plate separation process during printing. The rising conductor paste is lost during subsequent handling and sheet lamination, and is bridged to a portion that should not be connected, resulting in a substrate failure (short circuit).
一方、パッドは従来下記のような理由から存在している。
(4)パッドは上下層間の積層時に発生するズレを吸収する役目を持っている
パッドは一定の大きさを有していないと、グリーンシートを積層した時、様々な変形要因(穴位置ずれ、シート変形、積層位置合わせズレ等)によって、上下層間の未接続(オープン)が起こり、基板不良となる。
(5)パッドは設計情報である
回路パターンの引き回し、配置位置等の情報を設計することが、多層セラミック基板の回路パターン設計そのものであるため、設計上なくすことが出来ない。
(6)パッドは接続情報をもっているためパターン検査に必要
パッドは各層間や各パッド間の接続情報を有しているため、パターンの欠陥検査に必要である。パッドがないと正常な検査が出来ない。
従って本発明の目的は、接続パッドのにじみや突起をなくし、基板の品質を向上する多層セラミック基板の製造法を提供することにある。
On the other hand, the pad is conventionally present for the following reasons.
(4) The pad has a role of absorbing the deviation generated when the upper and lower layers are stacked. If the pad does not have a certain size, various deformation factors (hole position shift, Due to sheet deformation, stacking misalignment, etc., the upper and lower layers are not connected (open), resulting in a substrate failure.
(5) Pads are design information Designing information such as circuit pattern routing and placement positions is the circuit pattern design of a multilayer ceramic substrate, and cannot be eliminated in design.
(6) The pad has connection information and is necessary for pattern inspection. Since the pad has connection information between layers and between pads, it is necessary for pattern defect inspection. If there is no pad, normal inspection cannot be performed.
Accordingly, an object of the present invention is to provide a method of manufacturing a multilayer ceramic substrate that eliminates bleeding and protrusions of connection pads and improves the quality of the substrate.
本発明は上記の目的を達成すため、セラミックのグリーンシートに加工したビアホールに導体ペーストを充填した後、そのグリーンシート上へ上下層間の接続パッドのないスクリーンを用いて、スクリーン印刷法により回路パターンを形成したものを少なくとも一層以上内層に使用し、積層した後、加圧接着または加圧焼成する。 In order to achieve the above object, the present invention provides a circuit pattern formed by screen printing using a screen having no connection pads between upper and lower layers on a green sheet after a conductor paste is filled into a via hole processed into a ceramic green sheet. At least one layer or more is used for the inner layer and laminated, followed by pressure bonding or pressure firing.
本発明によれば、回路パターン形成時にパッドのカスレ、導体ペースト立ち上がり起因による基板不良が無くなる。また、回路パターン形成時の印刷条件の自由度が上がる。このため、印刷時に発生する不具合が少なくなり、パターンの修正工数が削減できる。さらに、パッドがビアホール径になるので、回路の高密度化が可能である。また、パッドをビアホールで代用するので、検査も従来通りに可能である。 According to the present invention, there is no substrate defect due to pad scraping or conductive paste rising during circuit pattern formation. In addition, the degree of freedom in printing conditions during circuit pattern formation is increased. For this reason, the trouble which generate | occur | produces at the time of printing decreases, and the correction man-hour of a pattern can be reduced. Furthermore, since the pad has a via hole diameter, the circuit density can be increased. Further, since the pads are substituted with via holes, the inspection can be performed as usual.
以下、本発明の一実施例について図面を用いて詳細に説明する。尚、本実施例で用いる全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1を参照するに、図1(a)は回路パターン形成用スクリーン101の平面図を、図1(b)は図1(a)のA−A線断面図を示す。図1(a)、(b)において、回路パターン形成用スクリーン101は、メッシュ102にパッドレス回路とするためのパターン103を公知の技術でNiめっき等によって接合固着させ、製版(スクリーンフレームに一定のテンションで貼り付けること)して形成されている。この回路パターン形成用スクリーン101でスクリーン印刷を行なうと、パターン103が貼り付けられていないメッシュ102が露出した部分は導体ペーストが抜けていき、グリーンシート112上に導体ペーストが印刷され、パターン103が貼り付けられた部分は導体ペーストが抜けないので、グリーンシート112上に導体ペーストが印刷されない。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In all the drawings used in the present embodiment, the same reference numerals are assigned to components having the same function, and repeated description thereof is omitted.
Referring to FIG. 1, FIG. 1 (a) is a plan view of a circuit
図1(c)は、図1(a)、(b)の回路パターン形成用スクリーン101により印刷されたグリーンシート112の平面図を、図1(d)は、図1(c)のB−B線断面図を示す。図1(c)、(d)において、図4で説明したビアホールに導電ペースト111を充填したグリーンシート112に、図1(a)、(b)の回路パターン形成用スクリーン101により印刷を行なうと、メッシュ102が露出した部分には回路パターン110となる導体ペーストが印刷され、パターン103の部分はパターン103とおりに円形状の印刷されない部分ができる。図1(c)で、円形状の印刷されない部分のほぼ中心にあるのは、スルーホールとなる上述のビアホールに充填された導電ペースト111である。
FIG. 1C is a plan view of the
図1(a)、(b)に見られるように、図1(c)でスルーホール111が在る部分に対応するパターン103は円形状に導体ペーストが印刷されないように形成されており、従って、この回路パターン形成用スクリーン101を用いて印刷を行なうと、スルーホール111上に印刷が行なわれず、従ってスルーホール111上に上述したパッドが印刷・形成されない。
As shown in FIGS. 1A and 1B, the
ここで、従来技術においてパッドが必要であった理由を、図6を用いて説明する。図6(a)はパッドレス回路パターンを形成した多層セラミック基板の断面図、図6(b)は従来のパッドを形成した断面図を示す。図6(b)において、最上層のグリーンシート510の下に積層されるグリーンシート511のスルーホール111上には、パッド113が形成されている。これを積層接着すると、回路パターン面へ圧力が均一にかかるため、図5(b)の中段および下段に示すごとく、スルーホール111同士が密着し、上下層間の接続が確保される。
Here, the reason why the pad is necessary in the prior art will be described with reference to FIG. FIG. 6A is a cross-sectional view of a multilayer ceramic substrate on which a padless circuit pattern is formed, and FIG. 6B is a cross-sectional view on which a conventional pad is formed. In FIG. 6B, a
図6(a)は最上層のグリーンシート501の下に積層されるグリーンシート502のスルーホール111上には、パッド113が形成されていない。上下層間の接続パッドがない多層セラミック基板502では、パッドがない部分において接着の圧力が上下層間に伝わらず、上下のスルーホール111間に空間503が残ってしまう。よってこの隙間503において電気信号の伝達が遮断されてしまうので、基板としては不良となる。これを防止するためにパッド113が必要であった。また、パッド自体は回路パターンの引き回し、配置位置等の情報を持っており、パッドの配置を設計することが多層セラミック基板の回路パターン設計そのものであるため必須であった。
In FIG. 6A, the
次に、パッドが基板製造上不都合となった理由を図2を用いて説明する。図2(a)は、グリーンシート状に形成された回路パターンの一部を示す平面図、図2(b)は図2(a)のA−A線断面図である。図2(a)に示すメッシュ102に貼り付けられたパターン302は中心に穴があり、導電ペーストが抜けるので、パッドを印刷することになる。
Next, the reason why the pad becomes inconvenient in manufacturing the substrate will be described with reference to FIG. 2A is a plan view showing a part of a circuit pattern formed in a green sheet shape, and FIG. 2B is a cross-sectional view taken along line AA in FIG. The
図2(c)に示すように、スクリーン印刷法によってグリーンシート112上へ回路パターンを形成する際は、スキージ407によりメッシュ102を介して回路パターン302の無い(抜けている)場所から回路パターン印刷用導体ペースト406を吐出させ転写させる。このとき、回路パターン印刷用導体ペースト406は次のような過程を経て回路パターンとなる。非特許文献1を参照すると、
(1)メッシュ102開口部への回路パターン印刷用導体ペースト406が充填される。
(2)回路パターン印刷用スキージ407直下で、回路パターン印刷用導体ペースト406は強い圧力を受け、グリーンシート112上に転写される。
(3)次に版離れ動作によってメッシュ102が上昇する。
(4)そしてパターン印刷用導体ペースト406は引きちぎられる。
(5)引きちぎられたパターン印刷用導体ペースト406は、粘弾性により糸引き状態から復元する。
As shown in FIG. 2C, when a circuit pattern is formed on the
(1) The circuit pattern
(2) Immediately below the circuit
(3) Next, the
(4) Then, the pattern
(5) The torn pattern
このとき、パッドは同時にグリーンシート112上に形成されるが、パターンの大きさ、形状及びメッシュ102の開口径、ピッチ、印刷条件、印刷位置によって、正常部(上下層接続用導体パッド113a)、カスレ部(上下層接続用導体パッド113b)、剣山状部(上下層接続用導体パッド113c)に分類される。図2(d)の左側の図は印刷した状態を、図2(d)の右側の図は、積層したときの1枚の状態を示す。大規模集積回路を複数搭載しマルチチップモジュールとなる多層セラミック基板では、グリーンシート1枚あたりのパッド数が10万個以上あり、全てのパッドを均一に印刷することが困難である。特に剣山状になる上下層接続用導体パッド113cは、その後積層時に積み重ねられたグリーンシート同士が接触した際、形状が崩れ、電気的に異なる信号の導体部につながってしまう。この現象が起きた場合、その後の導通検査工程で摘出され、不良となる。焼成後の多層セラミック基板は完成品に近いため、ここでの不良は大きな損害となる。この不良を防止するための手段として、
(6)グリーンシートに回路パターンを形成した際に、立体形状を検査し修正する。
(7)パッド印刷と他の回路パターン印刷を別々に印刷する(パッドはメッシュを介さないスクリーンを使用し均一形状にする)。
(8)多層セラミック基板焼結後、不良パッドを検出し、信号を他のパッドに切り替える(補修)。
等が考えられるが、上記(6)では検査時間が膨大となり現実的でなく、検査設備により自動検査を行うにしても、検査装置そのものが無い等の理由から実施できない。(7)では初期投資、製作工数(1層に付き、回路パターン形成用スクリーン、パッド印刷用スクリーンの作成、作業が必要)の面から実用化に不向きである。(8)は、大規模集積回路の場合トランジスタ回路の集合であるので、電源、グランド(接地)が多数ある。多層セラミック基板でもその電源とグランドの給電パッドが無数に存在し、各パッドの電位差が無いよう多層セラミック基板内部で共通にしてあるため、迂回させることができない。よって、補修が極めて困難である。
At this time, the pads are simultaneously formed on the
(6) When the circuit pattern is formed on the green sheet, the three-dimensional shape is inspected and corrected.
(7) Pad printing and other circuit pattern printing are printed separately (the pad is made into a uniform shape using a screen without a mesh).
(8) After sintering the multilayer ceramic substrate, the defective pad is detected and the signal is switched to another pad (repair).
However, in the above (6), the inspection time is enormous and unrealistic, and even if an automatic inspection is performed by an inspection facility, it cannot be performed because there is no inspection device itself. (7) is unsuitable for practical use from the viewpoint of initial investment and production man-hour (per layer, creation of circuit pattern forming screen and pad printing screen requires work). Since (8) is a set of transistor circuits in the case of a large scale integrated circuit, there are many power supplies and grounds (grounds). Even in a multilayer ceramic substrate, there are an infinite number of power supply and ground power supply pads, and since they are common within the multilayer ceramic substrate so that there is no potential difference between the pads, they cannot be bypassed. Therefore, repair is extremely difficult.
そこで、本発明では、回路パターン形成用スクリーンから上下層間接続パッドを無くすことを考えた。上下層間の接続を確保するため以下の方法を用いた。特許文献1等によれば、積層したガラスセラミック基板を加圧焼結する方法がある。この方式であれば、上下層間の接続パッドが無くても焼結時の圧力により上下のスルーホールは密着する。図6(a)に示すように、積層されるグリーンシート502にも上下層間の接続パッドを無くし、実験を行なった。図6(b)の従来のパッドがある場合は、回路パターンが印刷されたグリーンシート112を積層し、加熱接着を行ない接着体としても(中段の図)、上下層間の隙間503は見られない。本発明の方式で懸念されるのは、接着体内部に上下層間の隙間503が残存していることである。しかし、接着体を焼結し、多層セラミック基板焼結体503の断面観察を行なった結果、図6(a)の下段の図に示すごとく、上下層間の接続パッドが無くても、スルーホール間に隙間が発生することはなかった。
Therefore, in the present invention, it has been considered to eliminate the upper and lower interlayer connection pads from the circuit pattern forming screen. The following method was used to ensure the connection between the upper and lower layers. According to Patent Document 1 and the like, there is a method of pressure sintering a laminated glass ceramic substrate. With this method, the upper and lower through-holes are brought into close contact with each other by the pressure during sintering even if there is no connection pad between the upper and lower layers. As shown in FIG. 6A, the
次に実際の製品への適用方法を考えた。前述した通りパッドは設計段階では必ず存在する。このため、回路形成パターン用スクリーンを製作するときに無くすこととした。図3に本発明に係る基板設計と生産データ作成のフロー図を示す。図3において、実線枠内は必須項目であるが、点線で囲まれた項目は省略可能な項目である。図4に示す従来方式との違いは、一度従来方式によって回路パターン印刷用スクリーンを設計した後、そのデータをもとに検査データを作成し、不要なパッドを除き再設計し(図3の2重実線枠)、そのデータをもとに回路パターン印刷用スクリーンを作成する。除外したパッドのデータのうち、基板設計上必要なパッド(多層セラミック基板の内部で止める余長等)を穴埋めスクリーン(ビアホール導体充填用スクリーン404)に付与する。 Next, the application method to an actual product was considered. As described above, the pad is always present at the design stage. For this reason, it was decided to eliminate the circuit forming pattern screen. FIG. 3 shows a flowchart of board design and production data creation according to the present invention. In FIG. 3, the items within the solid line frame are indispensable items, but the items enclosed by dotted lines are optional items. The difference from the conventional method shown in FIG. 4 is that once a circuit pattern printing screen is designed by the conventional method, inspection data is created based on the data and redesigned except for unnecessary pads (see 2 in FIG. 3). A circuit pattern printing screen is created based on the data (heavy solid frame). Of the excluded pad data, a pad necessary for the substrate design (such as a surplus length to be stopped inside the multilayer ceramic substrate) is applied to the hole filling screen (via hole conductor filling screen 404).
101…パッドレス回路パターン印刷用スクリーン
102…メッシュ
103…パッドレス回路の一部
110…回路パターン
111…上下層間接続用スルーホール
112…グリーンシート
DESCRIPTION OF
Claims (1)
After filling the via hole processed into a ceramic green sheet with a conductive paste, use a screen without a connection pad between the upper and lower layers on the green sheet, and use at least one more inner layer as a circuit pattern. A method for producing a multilayer ceramic substrate, comprising: laminating and then pressure bonding or pressure firing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190631A JP2006013272A (en) | 2004-06-29 | 2004-06-29 | Manufacturing method of multilayer ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190631A JP2006013272A (en) | 2004-06-29 | 2004-06-29 | Manufacturing method of multilayer ceramic substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013272A true JP2006013272A (en) | 2006-01-12 |
Family
ID=35780128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190631A Pending JP2006013272A (en) | 2004-06-29 | 2004-06-29 | Manufacturing method of multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013272A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105346287A (en) * | 2015-12-14 | 2016-02-24 | 福建闽航电子有限公司 | Terminal face printing technology of ceramic insulation terminal |
CN106494104A (en) * | 2016-12-16 | 2017-03-15 | 康文涛 | A kind of two-sided automatic printing method of lithium-ion-power cell ceramic-seal ring |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397677A (en) * | 1989-09-12 | 1991-04-23 | Fujitsu Ltd | Formation of viahole |
JPH0653655A (en) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of circuit board with bump |
JP2001068857A (en) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | Multilayer ceramic board and manufacture thereof |
JP2002246752A (en) * | 2001-02-19 | 2002-08-30 | Murata Mfg Co Ltd | Via hole structure of ceramic multilayer board |
JP2002368418A (en) * | 2001-06-06 | 2002-12-20 | Denso Corp | Method of manufacturing printed board |
-
2004
- 2004-06-29 JP JP2004190631A patent/JP2006013272A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397677A (en) * | 1989-09-12 | 1991-04-23 | Fujitsu Ltd | Formation of viahole |
JPH0653655A (en) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of circuit board with bump |
JP2001068857A (en) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | Multilayer ceramic board and manufacture thereof |
JP2002246752A (en) * | 2001-02-19 | 2002-08-30 | Murata Mfg Co Ltd | Via hole structure of ceramic multilayer board |
JP2002368418A (en) * | 2001-06-06 | 2002-12-20 | Denso Corp | Method of manufacturing printed board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105346287A (en) * | 2015-12-14 | 2016-02-24 | 福建闽航电子有限公司 | Terminal face printing technology of ceramic insulation terminal |
CN106494104A (en) * | 2016-12-16 | 2017-03-15 | 康文涛 | A kind of two-sided automatic printing method of lithium-ion-power cell ceramic-seal ring |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7152318B2 (en) | Method for manufacturing built-up printed circuit board with stacked type via-holes | |
US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
JP4897961B2 (en) | Wiring board for electronic component inspection and manufacturing method thereof | |
CN109068491B (en) | Aluminum substrate machining process | |
US20200072873A1 (en) | Manufacturing method of a multi-layer for a probe card | |
JP5223361B2 (en) | Wiring board manufacturing method | |
JP2008263188A (en) | Circuit substrate manufacturing method | |
TW201722229A (en) | Stencil printing method for manufacturing printed circuit board | |
JP2008078343A (en) | Printed wiring board and its manufacturing method | |
JP2006013272A (en) | Manufacturing method of multilayer ceramic substrate | |
CN104640345B (en) | Printed circuit board (PCB) and board, printed circuit board manufacturing method | |
JP4372493B2 (en) | Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet | |
TWI542272B (en) | Manufacturing method for multi-layer circuit board | |
CN100591193C (en) | Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate | |
JP4930073B2 (en) | Manufacturing method of build-up board | |
JP5317491B2 (en) | Method for manufacturing printed wiring board | |
JP2007235167A (en) | Wiring circuit board | |
KR101877957B1 (en) | Method for manufacturing printed circuit board | |
JP4735018B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4813222B2 (en) | Combination card and manufacturing method thereof | |
JP4774063B2 (en) | Wiring board for electronic component inspection and manufacturing method thereof | |
JP2014003189A (en) | Method of manufacturing ceramic multilayer substrate | |
JP2007329244A (en) | Method of manufacturing laminated circuit wiring board | |
JP4196730B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP6375595B2 (en) | Coreless wiring board manufacturing method and peeling apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
A711 | Notification of change in applicant |
Effective date: 20070216 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090714 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20090911 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A02 | Decision of refusal |
Effective date: 20100720 Free format text: JAPANESE INTERMEDIATE CODE: A02 |