JP4983381B2 - Laminated electronic components - Google Patents
Laminated electronic components Download PDFInfo
- Publication number
- JP4983381B2 JP4983381B2 JP2007124070A JP2007124070A JP4983381B2 JP 4983381 B2 JP4983381 B2 JP 4983381B2 JP 2007124070 A JP2007124070 A JP 2007124070A JP 2007124070 A JP2007124070 A JP 2007124070A JP 4983381 B2 JP4983381 B2 JP 4983381B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- resistor film
- film
- terminal
- contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、積層電子部品に関するもので、特に、積層構造を有する部品本体の外表面上に内部電極と電気的に接続されるように形成される端子電極の構造に関するものである。 The present invention relates to a multilayer electronic component, and more particularly to a structure of a terminal electrode formed so as to be electrically connected to an internal electrode on an outer surface of a component body having a multilayer structure.
ICの電源ラインでは、一般に、グラウンドとの間にバイパスコンデンサを接続することにより、ノイズを除去している。ところで、近年、高密度実装化が進んでいるが、このような高密度実装を可能とするため、ほぼ全面が電源用導体パターンやグラウンド用導体パターン、信号用導体パターンで覆われている回路基板を用いなければならない状況になっている。しかし、このような回路基板の場合、各導体パターン間で共振現象が発生しやすく、たとえば信号導体パターンにのっていたノイズが、共振現象により、グラウンド導体パターンでも観測され、放射ノイズが発生してしまうことがある。したがって、共振現象を抑制する必要がある。 In an IC power supply line, noise is generally removed by connecting a bypass capacitor to the ground. By the way, in recent years, high-density mounting has progressed, and in order to enable such high-density mounting, a circuit board in which almost the entire surface is covered with a power supply conductor pattern, a ground conductor pattern, and a signal conductor pattern. It is a situation that must be used. However, in the case of such a circuit board, a resonance phenomenon is likely to occur between the respective conductor patterns. For example, noise on the signal conductor pattern is also observed in the ground conductor pattern due to the resonance phenomenon, and radiation noise is generated. May end up. Therefore, it is necessary to suppress the resonance phenomenon.
ところが、この共振現象を抑制するために、バイパスコンデンサとして積層セラミックコンデンサを用いると、積層セラミックコンデンサは、通常、等価直列抵抗(ESR)が数mΩと小さく、自己共振周波数域でのインピーダンスが小さくなり、共振現象を十分に抑えることができない。 However, when a multilayer ceramic capacitor is used as a bypass capacitor in order to suppress this resonance phenomenon, the multilayer ceramic capacitor usually has an equivalent series resistance (ESR) as small as several mΩ, and the impedance in the self-resonant frequency range becomes small. The resonance phenomenon cannot be sufficiently suppressed.
一般に、積層セラミックコンデンサに対して直列に抵抗を接続すれば、共振現象を抑制できることが知られている。そして、このように共振現象を抑制できるようにするため、上述の抵抗を、ディスクリートな部品として積層セラミックコンデンサに接続するのではなく、積層セラミックコンデンサ自身の端子電極に組み込むことによって、抵抗を直列に接続した構造とされた積層セラミックコンデンサが、たとえば特許文献1に記載されている。特許文献1では、導電性粒子と硬化型樹脂とを含む抵抗体ペーストを用いて、端子電極の下地となる抵抗体膜を形成し、その上に電解めっきにより導体膜を形成することが記載されている。
In general, it is known that a resonance phenomenon can be suppressed by connecting a resistor in series to a multilayer ceramic capacitor. In order to suppress the resonance phenomenon in this way, the resistor is not connected to the multilayer ceramic capacitor as a discrete component, but is incorporated in the terminal electrode of the multilayer ceramic capacitor itself so that the resistor is connected in series. A multilayer ceramic capacitor having a connected structure is described in
特許文献1に記載される積層セラミックコンデンサは、3端子型であり、互いに対向する1対の主面ならびに1対の主面間を連結しかつそれぞれ互いに対向する1対の側面および1対の端面を有する、直方体状の部品本体を備えている。部品本体の側面上には側面端子電極が形成され、端面上には端面端子電極が形成されている。そして、この3端子型の積層セラミックコンデンサでは、端面端子電極がグラウンド用端子として用いられ、この端面端子電極において、前述したような抵抗体膜を下地とし、その上に導体膜を形成した構造が採用されている。
The multilayer ceramic capacitor described in
また、上述の端面端子電極は、特許文献1に記載のものでは、部品本体の端面の全面を覆いながら、端面に隣接する1対の主面および1対の側面の各々の一部にまで延びるように形成されている。他方、側面端子電極については、側面の中央部において所定の幅をもって帯状に形成され、その一部が1対の主面の各々にまで延びるように形成されている。
Further, in the case of the above-described end surface terminal electrode described in
3端子型の積層セラミックコンデンサには種々の設計のものがあり、たとえば、上述したような側面の中央部において所定の幅をもって帯状に形成されるといった形成態様を有する側面端子電極がグラウンド用端子として用いられる場合もある。この場合には、側面端子電極において、前述したような抵抗体膜を下地とし、その上に導体膜を形成した構造が採用されることになる。 There are various designs of three-terminal type monolithic ceramic capacitors. For example, a side terminal electrode having a form of being formed in a strip shape with a predetermined width at the center of the side as described above is used as a ground terminal. Sometimes used. In this case, in the side terminal electrode, a structure in which the resistor film as described above is used as a base and a conductor film is formed thereon is adopted.
図8には、上述したような構造が採用された積層セラミックコンデンサ1の一部が、拡大された断面図で示されている。図8において、積層セラミックコンデンサ1に備える部品本体2が図示され、部品本体2の側面3上に側面端子電極4が形成されている。側面端子電極4は、抵抗体膜5を下地とし、その上に導体膜6を形成した構造を有している。また、部品本体2は、誘電体セラミックからなる複数の絶縁体層7と絶縁体層7間の特定の複数の界面に沿ってそれぞれ形成される複数の内部電極8とが積層された積層構造を有している。図示した内部電極8は、側面3に露出して側面端子電極4に電気的に接続されるように引き出される引出し部9を有している。
FIG. 8 shows an enlarged cross-sectional view of a part of the multilayer
側面端子電極4が所定の幅をもって側面3上に形成されるとき、複数の引出し部9の露出する各端縁が集合することによって与えられた導電領域10の輪郭の外側に、抵抗体膜5の輪郭が位置するようにされる。
When the side surface terminal electrode 4 is formed on the
しかしながら、上記のような積層セラミックコンデンサ1において、製品間でESRのばらつきが比較的大きくなるという問題に遭遇することがある。すなわち、電流は、抵抗値の最も低い部分を通るので、内部電極8の引出し部9の端縁から抵抗体膜5を通って導体膜6へと至る経路のうち、最短経路を通ることになる。そのため、抵抗体膜5の輪郭と導電領域10の輪郭との間の最小間隔寸法Aが、図8に示したように、抵抗体膜5の厚み寸法Bより小さい場合、最小間隔寸法Aを規定する方向に電流が通ることになる。そのため、抵抗体膜5の形成位置のばらつきによって、抵抗体膜5が与える抵抗値が変動し、その結果、積層セラミックコンデンサ1のESRが変動するといった事態を招くことになる。
However, in the multilayer
なお、以上の課題は、積層セラミックコンデンサに限らず、抵抗体膜を有する端子電極を備える他の積層電子部品においても同様に遭遇し得る。
そこで、この発明の目的は、抵抗体膜を有する端子電極が与える抵抗値を安定させ、それによって、製品間におけるESRのばらつきを小さくすることができる、積層電子部品を提供しようとすることである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer electronic component that can stabilize the resistance value provided by a terminal electrode having a resistor film, thereby reducing variations in ESR between products. .
この発明に係る積層電子部品は、互いに対向する1対の主面ならびに1対の主面間を連結しかつそれぞれ互いに対向する1対の側面および1対の端面を有する、直方体状の部品本体と、側面上に形成される、側面端子電極とを備えている。部品本体は、複数の絶縁体層と絶縁体層間の特定の複数の界面に沿ってそれぞれ形成される複数の内部電極とが積層された積層構造を有する。複数の内部電極は、側面に露出して上記側面端子電極に電気的に接続されるように引き出される側面引出し部を有する複数の側面接続内部電極を含む。 A multilayer electronic component according to the present invention includes a pair of main surfaces facing each other, a pair of main surfaces, a pair of main surfaces, a pair of side surfaces and a pair of end surfaces facing each other, and a rectangular parallelepiped component body. And a side terminal electrode formed on the side surface. The component main body has a laminated structure in which a plurality of insulator layers and a plurality of internal electrodes respectively formed along a plurality of specific interfaces between the insulator layers are laminated. The plurality of internal electrodes include a plurality of side surface connection internal electrodes having a side lead portion that is exposed on the side surface and drawn out so as to be electrically connected to the side surface terminal electrode.
部品本体の側面には導電領域が形成される。この導電領域は、複数の側面引出し部の露出する各端縁のみによって与えられても、複数の側面引出し部の露出する各端縁と複数の側面引出し部の露出する各端縁に電気的に接続されるように側面上に形成される下地導体膜とによって与えられてもよく、いずれにしても、導電領域の少なくとも一部は、複数の側面引出し部の露出する各端縁が集合することによって与えられる。 A conductive region is formed on the side surface of the component body. Even if this conductive region is provided only by the exposed edges of the plurality of side drawers, it is electrically connected to the exposed edges of the plurality of side drawers and the exposed edges of the plurality of side drawers. In any case, at least a part of the conductive region is gathered by the exposed end edges of the plurality of side surface lead portions. Given by.
他方、側面端子電極は、抵抗体ペーストを用いて形成された抵抗体膜と、抵抗体膜を覆うように形成された外側導体膜とを備えている。ここで、抵抗体膜の輪郭は側面上であって導電領域の輪郭の外側に位置している。外側導体膜は、側面上において抵抗体膜の輪郭と接した状態にあり、かつ外側導体膜の輪郭は側面上であって抵抗体膜の輪郭の外側に位置するようにされる。 On the other hand, the side terminal electrode includes a resistor film formed using a resistor paste and an outer conductor film formed so as to cover the resistor film. Here, the outline of the resistor film is located outside the contour of the conductive area A on the side surface. The outer conductor film is in contact with the contour of the resistor film on the side surface , and the contour of the outer conductor film is located on the side surface and outside the contour of the resistor film.
このような構成の積層電子部品において、この発明では、前述した技術的課題を解決するため、抵抗体膜の厚み寸法は、抵抗体膜の輪郭と導電領域の輪郭との間の最小間隔寸法より小さくされることを特徴としている。 In the multilayer electronic component having such a configuration, in the present invention, in order to solve the technical problem described above, the thickness dimension of the resistor film is smaller than the minimum gap dimension between the outline of the resistor film and the outline of the conductive region. It is characterized by being made smaller.
抵抗体膜は、カーボン粒子を熱硬化性樹脂に分散させた組成を有しかつ部品本体の側面の範囲内に形成され、他方、外側導体膜は、上記側面上だけでなく、側面に隣接する1対の主面の各一部上にまで延びるように形成されることが好ましい。 The resistor film has a composition in which carbon particles are dispersed in a thermosetting resin and is formed within the range of the side surface of the component main body, while the outer conductor film is adjacent not only on the side surface but also on the side surface. It is preferable to be formed so as to extend onto each part of the pair of main surfaces.
この発明は、3端子型の積層セラミックコンデンサを構成する積層電子部品に有利に適用される。より詳細には、3端子型の積層セラミックコンデンサにおいては、1対の側面端子電極が1対の側面の各々上に形成され、側面接続内部電極は、1対の側面にそれぞれ露出して1対の側面端子電極にそれぞれ電気的に接続されるように引き出される1対の側面引出し部を有している。また、当該3端子型の積層セラミックコンデンサは、部品本体の1対の端面上にそれぞれ形成される、1対の端面端子電極をさらに備える。複数の内部電極は、また、側面接続内部電極と積層方向に交互に配置されかつ1対の端面に露出して1対の端面端子電極に電気的に接続されるように引き出される1対の端面引出し部を有する複数の端面接続内部電極を含む。 The present invention is advantageously applied to a multilayer electronic component constituting a three-terminal multilayer ceramic capacitor. More specifically, in the three-terminal type multilayer ceramic capacitor, a pair of side terminal electrodes are formed on each of the pair of side surfaces, and the side connection internal electrodes are exposed on the pair of side surfaces, respectively. Each side terminal electrode has a pair of side lead portions that are drawn out so as to be electrically connected to each other. The three-terminal type multilayer ceramic capacitor further includes a pair of end surface terminal electrodes formed on a pair of end surfaces of the component body. The plurality of internal electrodes are alternately arranged in the stacking direction with the side connection internal electrodes, and are exposed to the pair of end surfaces and are drawn out so as to be electrically connected to the pair of end surface terminal electrodes. A plurality of end face connecting internal electrodes having a lead portion are included.
上述した3端子型の積層セラミックコンデンサを構成する積層電子部品において、好ましくは、側面端子電極がグラウンド用端子として用いられ、端面端子電極が信号用端子として用いられる。 In the multilayer electronic component constituting the above-described three-terminal type multilayer ceramic capacitor, preferably, the side surface terminal electrode is used as a ground terminal and the end surface terminal electrode is used as a signal terminal.
この発明によれば、抵抗体膜の厚み寸法が、抵抗体膜の輪郭と導電領域の輪郭との間の最小間隔寸法より小さくされるので、抵抗体膜が与える抵抗値は、抵抗体膜の厚み寸法によって決まり、抵抗体膜の形成位置によって決まらないようにすることができる。抵抗体膜の厚み寸法の管理は比較的容易であり、そのばらつきを抑えることが比較的容易であるので、積層電子部品のESRの製品間でのばらつきを有利に抑えることができる。 According to this invention, since the thickness dimension of the resistor film is made smaller than the minimum distance dimension between the outline of the resistor film and the outline of the conductive region, the resistance value given by the resistor film is It depends on the thickness dimension, and can be made not to depend on the formation position of the resistor film. Management of the thickness dimension of the resistor film is relatively easy, and it is relatively easy to suppress the variation. Therefore, the variation of the ESR of the laminated electronic component can be advantageously suppressed.
この発明において、抵抗体膜が側面の範囲内に形成され、他方、外側導体膜が、側面上だけでなく、側面に隣接する1対の主面の各一部上にまで延びるように形成されると、抵抗体膜を外部雰囲気から遠ざけることができるので、抵抗体膜がカーボン粒子を含んでいても、カーボン粒子への水分吸収が生じにくくなり、その結果、抵抗体膜が与える抵抗値を安定に保つことができる。 In this invention, the resistor film is formed within the range of the side surface, while the outer conductor film is formed so as to extend not only on the side surface but also on each part of the pair of main surfaces adjacent to the side surface. Then, since the resistor film can be kept away from the external atmosphere, even if the resistor film contains carbon particles, moisture absorption to the carbon particles hardly occurs, and as a result, the resistance value given by the resistor film is reduced. It can be kept stable.
この発明に係る積層電子部品が、前述したように、3端子型の積層セラミックコンデンサを構成する場合、ESRの製品間でのばらつきの小さい3端子型の積層セラミックコンデンサを得ることができる。 As described above, when the multilayer electronic component according to the present invention constitutes a three-terminal multilayer ceramic capacitor, it is possible to obtain a three-terminal multilayer ceramic capacitor having a small variation among ESR products.
図1は、この発明に係る積層電子部品の一例としての3端子型の積層セラミックコンデンサであって、第1の実施形態に係る積層セラミックコンデンサ11の外観を示す斜視図であり、図2は、図1に示した積層セラミックコンデンサ11の内部構造を示す平面図であり、図2(a)と同(b)とでは互いに異なる断面を示している。
FIG. 1 is a three-terminal multilayer ceramic capacitor as an example of the multilayer electronic component according to the present invention, and is a perspective view showing an appearance of the multilayer
積層セラミックコンデンサ11は、直方体状の部品本体12を備えている。部品本体12は、互いに対向する1対の主面13および14と、これら主面13および14間を連結しかつそれぞれ互いに対向する1対の側面15および16ならびに1対の端面17および18とを有している。
The multilayer
部品本体12の側面15および16上には1対の側面端子電極19および20が形成され、端面17および18上には1対の端面端子電極20および21が形成されている。
A pair of side
一方の側面端子電極19は、部品本体12の一方の側面15の中央部において所定の幅をもって帯状に延びながら、その一部が隣接する主面13および14の各一部にまで延びるように形成されている。他方の側面端子電極20は、他方の側面16の中央部において所定の幅をもって帯状に延びながら、その一部が隣接する主面13および14の各一部にまで延びるように形成されている。
One
また、一方の端面端子電極21は、部品本体12の一方の端面17の中央部において所定の幅をもって帯状に延びながら、その一部が隣接する主面13および14の各一部にまで延びるように形成されている。他方の端面端子電極22は、他方の端面18の中央部において所定の幅をもって帯状に延びながら、その一部が隣接する主面13および14の各一部にまで延びるように形成されている。
The one end
部品本体12は、図2に示されているように、複数の絶縁体層23と絶縁体層23間の特定の複数の界面に沿ってそれぞれ形成される複数の内部電極24および25とが積層された積層構造を有している。上述の内部電極は、側面接続内部電極24と端面接続内部電極25とに分類される。
As shown in FIG. 2, the
側面接続内部電極24は、図2(a)に示すように、側面15および16に露出して側面端子電極19および20に電気的に接続されるように引き出される側面引出し部26および27を有している。端面接続内部電極25は、図2(b)に示すように、端面17および18に露出して端面端子電極21および22に電気的に接続されるように引き出される端面引出し部28および29を有している。
As shown in FIG. 2A, the side connection
なお、上述した引出し部26〜29は、図2に示すように、内部電極24および25の各々の本体部分に比べて細幅とされたが、必ずしも、このような形態に限定されるものではなく、内部電極24および25の本体部分と同じ幅をもって形成されていてもよい。
As shown in FIG. 2, the above-described
前述した絶縁体層23は、たとえばBaTiO3系誘電体セラミックのようなセラミックから構成される。側面接続内部電極24と端面接続内部電極25とは、互いに間に絶縁体層23を介在させながら、積層方向に交互にかつ互いに対向するように配置され、それによって、静電容量が形成される。
The above-described
図3には、図1に示した積層セラミックコンデンサ11の端子電極19〜22を形成する前の段階にある部品本体12が斜視図で示されている。図3において、部品本体12の一方の側面16に露出する複数の側面引出し部27の各端縁および一方の端面17に露出する複数の端面引出し部28の各端縁が図示されている。他方の側面引出し部26および他方の端面引出し部29については図示されないが、図示された側面引出し部27および端面引出し部28の場合とそれぞれ実質的に同様である。
FIG. 3 is a perspective view of the component
前述したように、側面引出し部26および27と側面端子電極19および20とがそれぞれ電気的に接続され、端面引出し部28および29と端面端子電極21および22とがそれぞれ電気的に接続されるが、この発明の特徴的構成は側面端子電極19および20において採用されている。したがって、以下には、側面端子電極19および20ならびにそれに関連する構成の詳細について説明する。
As described above, the
図4は、一方の側面15を正面として、部品本体12を示した図であり、図5は、側面15上の側面端子電極19の形成状態を拡大して示す断面図である。なお、図示しないが、他方の側面端子電極20についても、図示した側面端子電極19と実質的に同様の構造を有しているので、以下の説明は、一方の側面端子電極19についてのみ行なう。
FIG. 4 is a view showing the component
部品本体12の側面15には、図4によく示されるように、複数の側面引出し部26の露出する各端縁が集合することによって与えられた導電領域30が形成される。他方、図5に示すように、側面端子電極19は、抵抗体ペーストを用いて形成された抵抗体膜31と、抵抗体膜31を覆うように形成された外側導体膜32とを備えている。この実施形態では、外側導体膜32は、抵抗体膜31上に形成される導電性樹脂膜33とその上に形成されるめっき膜34とから構成される。
On the
上述の抵抗体膜31の輪郭は、図4に示すように、側面15上であって導電領域30の輪郭の外側に位置している。外側導体膜32は、側面15上において抵抗体膜31の輪郭と接した状態にあり、かつ外側導体膜32の輪郭は抵抗体膜31の輪郭の外側に位置している。特に、この実施形態では、抵抗体膜31は、側面15の範囲内で形成され、外側導体膜32は、側面15上だけでなく、側面15に隣接する1対の主面13および14の各一部上にまで延びるように形成される。これによって、抵抗体膜31を外部雰囲気から遠ざけることができるので、抵抗体膜31が、後述するように、カーボン粒子を含んでいても、カーボン粒子への水分吸収が生じにくくなり、その結果、抵抗体膜31が与える抵抗値を安定に保つことができる。
As shown in FIG. 4, the outline of the
また、図5に示すように、抵抗体膜31の厚み寸法Bは、抵抗体膜31の輪郭と導電領域30の輪郭との間の最小間隔寸法Aより小さくされる。簡単に言えば、抵抗体膜31が、導電領域30に比べて十分に広い面積をもって形成されるということである。最小間隔寸法Aは、後述する実験例で作製された試料のように、90〜150μmの範囲とされることが好ましい。なお、図4および図5では、最小間隔寸法Aとして、側面引出し部26の幅方向の一方端縁と抵抗体膜31の幅方向の一方の端縁との間隔寸法を示したが、他の場所において最小間隔寸法が現れるときは、それが最小間隔寸法Aとなる。たとえば、側面引出し部26の厚み方向の一方端縁と抵抗体膜31の図4における高さ方向の一方端縁との間隔寸法が最小間隔寸法Aとなる場合もある。
As shown in FIG. 5, the thickness dimension B of the
このような積層セラミックコンデンサ11において、好ましくは、側面端子電極19および20がグラウンド用端子として用いられ、端面端子電極21および22が信号用端子として用いられる。上述のように、抵抗体膜31の厚み寸法Bが、抵抗体膜31の輪郭と導電領域30の輪郭との間の最小間隔寸法Aより小さくされると、抵抗体膜31が与える抵抗値は、抵抗体膜31の厚み寸法Bによって決まるようになるため、抵抗体膜31の形成位置によって抵抗値がばらつかないようにすることができる。したがって、この積層セラミックコンデンサ11を、製品間でのESRのばらつきの小さい3端子型の積層セラミックコンデンサとして有利に用いることができる。
In such a multilayer
抵抗体膜31を形成するために用いられる抵抗体ペーストは、カーボン粒子を熱硬化性樹脂に分散させた組成を有していることが好ましい。抵抗体膜31の比抵抗は、好ましくは、1×10−4Ω・m以上とされる。これによって、抵抗体膜31に、共振防止用として十分な抵抗を確実に与えることができる。また、抵抗体膜31の比抵抗が1×10−4Ω・m未満である場合には、その上に外側導体膜32を形成することの意義が薄れてしまう。
The resistor paste used to form the
抵抗体膜31が、上述したように、カーボン粒子を含んでいる場合には、これに接触する側面接続内部電極24は、Cuではなく、Ni、Ag、PdもしくはAuまたはこれらのうちの少なくとも2種からなる合金を導電成分として含むことが好ましい。側面接続内部電極24がCuを含む場合には、Cu−カーボン間で電池反応が発生し、界面の接触抵抗が増加するという問題に遭遇する。これに対して、上述したNi、Ag、PdまたはAuといった金属の場合には、電池反応は発生しない。
As described above, when the
また、側面接続内部電極24に含まれるNi、Ag、PdまたはAuのような金属は、抵抗体膜31および導電性樹脂膜33を形成するに当たって、各々の樹脂成分を硬化させるために付与される熱に対しても特性変化が生じにくいという利点も有している。
Further, a metal such as Ni, Ag, Pd or Au contained in the side connection
なお、端面接続内部電極25についても、特別な理由がない限り、上述した側面接続内部電極24と同様の導電成分を含む組成とされる。
Note that the end face connection
導電性樹脂膜33は、上述した抵抗体膜31より低い比抵抗を有している。好ましくは、導電性樹脂膜33の比抵抗は、1×10−4Ω・m未満とされる。これによって、後述するように、導電性樹脂膜33の表面上に、電解めっきによって、めっき膜34を形成するに当たり、良好なめっき付与性を確実に与えることができる。導電性樹脂膜33は、たとえば、Ag粉末のような導電性金属粉末をエポキシ樹脂のような熱硬化性樹脂に分散させた導電性樹脂から構成される。
The
めっき膜34は、電解めっきによって導電性樹脂膜33上に形成される。より具体的には、めっき膜34は、たとえば、Ni層とその上に形成されるSn層との2層構造を有している。Ni層の厚みはたとえば0.7〜8.0μmとされ、Sn層の厚みはたとえば1.5〜8.0μmとされる。
The
端面端子電極21および22は、たとえばCuを導電成分として含む導電性ペーストを付与し焼成することによって形成される。また、上述しためっき膜34と同様のめっき膜が端面端子電極21および22においても形成される。
End
次に、積層セラミックコンデンサ11の製造方法の一例について説明する。
Next, an example of a method for manufacturing the multilayer
まず、絶縁体層23となるべきセラミックグリーンシートを用意し、特定のセラミックグリーンシート上に、導電性ペーストを用いて内部電極24および25を形成し、セラミックグリーンシートを積層し、圧着し、必要に応じて、カット工程を実施した後、焼成工程を実施し、焼結した部品本体12を得る。
First, a ceramic green sheet to be the
次に、部品本体12の端面17および18上に、導電性ペーストを付与し焼成することによって、端面端子電極21および22を形成する。
Next, the end
次に、部品本体12の側面15および16に対してサンドブラスト処理を施す。たとえば、ブラスト粒子を0.3MPaの圧力で側面15および16に向かって吹き付ける。このとき、側面接続内部電極24に比べて、絶縁体層23を構成するセラミックの方が削れやすいため、側面接続内部電極24の側面引出し部26および27の端縁が側面15および16から多少突出した状態となる。
Next, sandblasting is performed on the side surfaces 15 and 16 of the
次に、部品本体12の側面15および16の各々上に側面端子電極19および20を形成するため、まず、抵抗体膜31を形成する。抵抗体膜31は、カーボン粒子を、フェノール樹脂またはエポキシ樹脂のような熱硬化性樹脂に分散させた状態にある抵抗体ペーストを塗布し、240〜310℃の温度で5〜20分間加熱し、抵抗体ペーストを硬化させることによって形成される。この抵抗体膜31の形成に当たって、抵抗体膜31の厚み寸法Bが、抵抗体膜31の輪郭と側面接続内部電極24の側面引出し部26および27によって与えられる導電領域30の輪郭との間の最小間隔寸法Aより小さくなるようにされる。
Next, in order to form the
次に、抵抗体膜31を覆うように、導電性樹脂膜33を形成する。導電性樹脂膜33は、たとえばAg粉末をエポキシ樹脂のような熱硬化性樹脂に分散させた導電性ペーストを、抵抗体膜31を覆うように塗布し、180〜310℃の温度で5〜20分間加熱し、この導電性ペーストを硬化させることによって形成される。なお、導電性樹脂膜33の厚みは、塗布乾燥後において、10〜60μmとなるようにされる。
Next, a
次に、電解めっきを実施し、導電性樹脂膜33上にめっき膜34を形成する。このとき、同様のめっき膜が、端面端子電極21および22上にも形成される。
Next, electrolytic plating is performed to form a
以上のようにして、積層セラミックコンデンサ11が完成される。
As described above, the multilayer
図6は、この発明の第2の実施形態を説明するための図5に対応する図である。図6において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図6には、図5の場合と同様、一方の側面端子電極19が図示されるが、他方の側面端子電極20についても、図示した側面端子電極19と実質的に同様の構造を有しているので、以下の説明は、一方の側面端子電極19についてのみ行なう。
FIG. 6 is a view corresponding to FIG. 5 for explaining the second embodiment of the present invention. In FIG. 6, elements corresponding to the elements shown in FIG. 6 shows one
第2の実施形態による積層セラミックコンデンサ11aにおいては、部品本体12の側面15に形成される導電領域30aが、複数の側面引出し部26の露出する各端縁だけでなく、複数の側面引出し部26の露出する各端縁に電気的に接続されるように側面15上に形成される下地導体膜35によっても与えられることを特徴としている。したがって、抵抗体膜31は、この下地導体膜35を覆うように形成される。
In the multilayer
この実施形態においても、抵抗体膜31の厚み寸法Bは、抵抗体膜31の輪郭と導電領域30aの輪郭との間の最小間隔寸法Aより小さくされる。この実施形態の場合、下地導体膜35は側面引出し部26の露出する端縁を越えて延びるように形成されるので、導電領域30aの輪郭は下地導体膜35の輪郭によって規定される。その結果、上述の最小間隔寸法Aは、抵抗体膜31の輪郭と下地導体膜35の輪郭との間の間隔寸法によって与えられる。
Also in this embodiment, the thickness dimension B of the
下地導体膜35は、たとえば、導電性ペーストを付与し、これを焼成することによって形成されるものであるが、抵抗体膜31が、前述したように、カーボン粒子を含む場合、下地導体膜35については、Ni、Ag、PdもしくはAuまたはこれらのうちの2種以上からなる合金を導電成分として含むことが好ましい。抵抗体膜31と下地導体膜35との間で電池反応が発生することがなく、界面の接触抵抗が増加するという問題を避けることができるためである。また、これらの金属は、抵抗体膜31および導電性樹脂膜33の形成工程等において付与される熱に対しても実質的な特性変化がない点でも有利である。
The
また、下地導体膜35の導電成分として含まれる金属と同種の金属が、側面接続内部電極24の導電成分として含まれていることが好ましい。下地導体膜35を形成するための焼成工程において、異種金属の場合に発生し得る金属の拡散を生じないようにすることができ、抵抗値を安定化させることができるためである。
In addition, it is preferable that the same kind of metal as the conductive component of the
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。 While the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
たとえば、この発明は、図示したような3端子型の積層セラミックコンデンサに限らず、通常の2端子型の積層セラミックコンデンサにも適用することができ、さらには、コンデンサ以外の機能を備える積層電子部品にも適用することができる。さらに、セラミック電子部品に限らず、セラミックを用いない積層電子部品にも適用することができる。 For example, the present invention can be applied not only to the three-terminal type multilayer ceramic capacitor as shown in the figure, but also to a normal two-terminal type multilayer ceramic capacitor, and furthermore, a multilayer electronic component having functions other than the capacitor. It can also be applied to. Furthermore, the present invention can be applied not only to ceramic electronic components but also to laminated electronic components that do not use ceramic.
また、図示した実施形態の説明では、直方体状の部品本体12を規定する面であって、主面13および14の長辺に沿って延びる面を側面15および16とし、短辺に沿って延びる面を端面17および18としたが、これら側面および端面は相対的に決まるものであり、したがって、「側面」と言うとき、これが必ずしも長辺に沿う面であるとは限らない。
In the description of the illustrated embodiment, the surfaces defining the rectangular parallelepiped component
また、図示の実施形態では、外側導体膜32が導電性樹脂膜33およびめっき膜34を備えていたが、めっき膜のみによって外側導体膜が形成されてもよい。
In the illustrated embodiment, the
次に、この発明による効果を確認するために実施した実験例について説明する。 Next, experimental examples carried out to confirm the effects of the present invention will be described.
この実験例では、抵抗体膜の、導電領域の輪郭上で測定した厚み寸法Bを15〜40μmとしながら、(1)抵抗体膜の輪郭と導電領域の輪郭との間の最小間隔寸法Aの目標値を30μmに設定した第1グループに係る試料G1と、(2)同じく目標値を70μmに設定した第2グループに係る試料G2と、(3)同じく目標値を120μmに設定した第3グループに係る試料G3とを作製した。なお、抵抗体膜を形成するための抵抗体ペーストの塗布装置としては、塗布位置精度が±30μmの能力を有するものを用いた。 In this experimental example, the thickness dimension B of the resistor film measured on the contour of the conductive region is set to 15 to 40 μm, and (1) the minimum distance dimension A between the contour of the resistor film and the contour of the conductive region is set. Sample G1 related to the first group in which the target value is set to 30 μm, (2) Sample G2 related to the second group in which the target value is also set to 70 μm, and (3) Third group in which the target value is also set to 120 μm. The sample G3 which concerns on was produced. In addition, as a resistor paste coating apparatus for forming the resistor film, an apparatus having a capability of coating position accuracy of ± 30 μm was used.
これら試料の抵抗値の分布状態が図7に示されている。 FIG. 7 shows the distribution of resistance values of these samples.
図7を参照して、第1グループに係る試料G1では、最小間隔寸法Aの実際の値が0〜60μmの範囲で最大ずれることになり、抵抗体膜の厚み寸法Bである15〜40μmを下回る場合があり、抵抗値は抵抗体膜の位置に依存する場合がある。したがって、抵抗値が大きくばらつく。 Referring to FIG. 7, in the sample G1 according to the first group, the actual value of the minimum distance dimension A is shifted to the maximum in the range of 0 to 60 μm, and the thickness dimension B of the resistor film is 15 to 40 μm. The resistance value may depend on the position of the resistor film. Therefore, the resistance value varies greatly.
次に、第2グループに係る試料G2では、最小間隔寸法Aの実際の値が40〜100μmの範囲で最大ずれることになり、抵抗体膜の厚み寸法Bである15〜40μmと同等になる場合があり、抵抗値は抵抗体膜の位置に依存する場合がある。したがって、抵抗値が大きくばらつく。 Next, in the sample G2 related to the second group, the actual value of the minimum distance dimension A is shifted to the maximum in the range of 40 to 100 μm, and is equivalent to 15 to 40 μm that is the thickness dimension B of the resistor film. In some cases, the resistance value depends on the position of the resistor film. Therefore, the resistance value varies greatly.
これらに対して、第3グループに係る試料G3では、最大間隔寸法Aの実際の値が90〜150μmの範囲で最大ずれることになるが、抵抗体膜厚み寸法Bである15〜40μmを常に上回るため、抵抗値は抵抗体膜の厚みに依存する。したがって、抵抗値のばらつきが小さく抑えられる。 On the other hand, in the sample G3 according to the third group, the actual value of the maximum distance dimension A shifts the maximum in the range of 90 to 150 μm, but always exceeds the resistor film thickness dimension B of 15 to 40 μm. Therefore, the resistance value depends on the thickness of the resistor film. Therefore, variation in resistance value is suppressed to a small value.
11,11a 積層セラミックコンデンサ
12 部品本体
13,14 主面
15,16 側面
17,18 端面
19,20 側面端子電極
21,22 端面端子電極
23 絶縁体層
24 側面接続内部電極
25 端面接続内部電極
26,27 側面引出し部
28,29 端面引出し部
30,30a 導電領域
31 抵抗体膜
32 外側導体膜
35 下地導体膜
A 抵抗体膜の輪郭と導電領域との間の最小間隔寸法
B 抵抗体膜の厚み寸法
11, 11a Multilayer
Claims (7)
前記側面上に形成される、側面端子電極と
を備え、
前記部品本体は、複数の絶縁体層と前記絶縁体層間の特定の複数の界面に沿ってそれぞれ形成される複数の内部電極とが積層された積層構造を有し、
複数の前記内部電極は、前記側面に露出して前記側面端子電極に電気的に接続されるように引き出される側面引出し部を有する複数の側面接続内部電極を含み、
前記側面には導電領域が形成され、前記導電領域の少なくとも一部は、複数の前記側面引出し部の露出する各端縁が集合することによって与えられ、
前記側面端子電極は、抵抗体ペーストを用いて形成された抵抗体膜と、前記抵抗体膜を覆うように形成された外側導体膜とを備え、前記抵抗体膜の輪郭は前記側面上であって前記導電領域の輪郭の外側に位置し、前記外側導体膜は、前記側面上において前記抵抗体膜の輪郭と接した状態にあり、かつ前記外側導体膜の輪郭は前記側面上であって前記抵抗体膜の輪郭の外側に位置しており、
前記抵抗体膜の厚み寸法は、前記抵抗体膜の輪郭と前記導電領域の輪郭との間の最小間隔寸法より小さくされることを特徴とする、
積層電子部品。 A rectangular parallelepiped component main body having a pair of main surfaces opposed to each other and a pair of side surfaces and a pair of end surfaces that connect between the pair of main surfaces and face each other;
A side terminal electrode formed on the side surface;
The component body has a laminated structure in which a plurality of insulator layers and a plurality of internal electrodes respectively formed along a plurality of specific interfaces between the insulator layers are laminated,
The plurality of internal electrodes include a plurality of side surface connection internal electrodes having side surface lead portions that are exposed to the side surfaces and are electrically connected to the side surface terminal electrodes,
A conductive region is formed on the side surface, and at least a part of the conductive region is provided by aggregating exposed edges of the plurality of side drawer portions,
The side terminal electrode includes a resistor film formed using a resistor paste and an outer conductor film formed so as to cover the resistor film, and the outline of the resistor film is on the side surface. located outside the contour of the conductive region Te, the outer conductor layer is in the state of being in contact with the contour of the resistor film on the side, and the contour of the outer conductor layer is the a on the side Located outside the contour of the resistor film,
The thickness dimension of the resistor film is smaller than the minimum distance dimension between the contour of the resistor film and the contour of the conductive region,
Laminated electronic components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124070A JP4983381B2 (en) | 2007-05-09 | 2007-05-09 | Laminated electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124070A JP4983381B2 (en) | 2007-05-09 | 2007-05-09 | Laminated electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008282891A JP2008282891A (en) | 2008-11-20 |
JP4983381B2 true JP4983381B2 (en) | 2012-07-25 |
Family
ID=40143481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124070A Active JP4983381B2 (en) | 2007-05-09 | 2007-05-09 | Laminated electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983381B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5267583B2 (en) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | Multilayer ceramic electronic components |
KR101761937B1 (en) * | 2012-03-23 | 2017-07-26 | 삼성전기주식회사 | an electronic component and a manufacturing method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303066A (en) * | 1997-04-23 | 1998-11-13 | Mitsubishi Materials Corp | Cr element |
JP4403825B2 (en) * | 2004-02-23 | 2010-01-27 | 株式会社村田製作所 | Chip-like ceramic electronic component and manufacturing method thereof |
JP4349235B2 (en) * | 2004-08-09 | 2009-10-21 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
JP4600082B2 (en) * | 2005-02-24 | 2010-12-15 | 株式会社村田製作所 | Multilayer composite electronic components |
JP4400583B2 (en) * | 2006-03-01 | 2010-01-20 | Tdk株式会社 | Multilayer capacitor and manufacturing method thereof |
JP2008085280A (en) * | 2006-09-26 | 2008-04-10 | Taiyo Yuden Co Ltd | Surface-mounting electronic component and manufacturing method thereof |
-
2007
- 2007-05-09 JP JP2007124070A patent/JP4983381B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008282891A (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904024B1 (en) | Laminated electronic components | |
JP4283834B2 (en) | Multilayer capacitor | |
US10262799B2 (en) | Multilayer ceramic capacitor | |
US8599532B2 (en) | Monolithic ceramic electronic component | |
JP5348302B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP5783096B2 (en) | Ceramic capacitor | |
JP6540069B2 (en) | Multilayer feedthrough capacitor | |
JP2017216330A (en) | Ceramic capacitor | |
US11335501B2 (en) | Multilayer ceramic electronic component and method for producing the same | |
JP3535998B2 (en) | Multilayer ceramic electronic components | |
JP2009021512A (en) | Multilayer capacitor | |
JP2010034272A (en) | Multilayer capacitor and method for adjusting equivalent series resistance value of multilayer capacitor | |
JP4600082B2 (en) | Multilayer composite electronic components | |
JP2005051226A (en) | Chip-type electronic component and manufacturing method therefor | |
CN103177875B (en) | Monolithic ceramic electronic component | |
JP4548471B2 (en) | Capacitor array and manufacturing method thereof | |
JP2013073952A (en) | Chip type electronic component and mounting structure of chip type electronic component | |
JP4983381B2 (en) | Laminated electronic components | |
JP4403825B2 (en) | Chip-like ceramic electronic component and manufacturing method thereof | |
JP4604553B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP4349235B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2017216332A (en) | Ceramic capacitor | |
JP2005223280A (en) | Chip-type electronic component and its manufacturing method | |
JP4823623B2 (en) | Surface mount electronic component array | |
KR101973424B1 (en) | Chip electronic component and board having the same mounted thereon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4983381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |