JP4403825B2 - Chip-like ceramic electronic component and manufacturing method thereof - Google Patents
Chip-like ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4403825B2 JP4403825B2 JP2004045726A JP2004045726A JP4403825B2 JP 4403825 B2 JP4403825 B2 JP 4403825B2 JP 2004045726 A JP2004045726 A JP 2004045726A JP 2004045726 A JP2004045726 A JP 2004045726A JP 4403825 B2 JP4403825 B2 JP 4403825B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- conductor layer
- ceramic body
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 118
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims description 95
- 238000010521 absorption reaction Methods 0.000 claims description 52
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000000843 powder Substances 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000005488 sandblasting Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、チップ状セラミック電子部品およびその製造方法に関するもので、特に、端子電極において、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層が厚み方向の一部をなすように形成された、チップ状セラミック電子部品およびその製造方法に関するものである。 The present invention relates to a chip-shaped ceramic electronic component and a method for manufacturing the same, and in particular, in a terminal electrode, a resistor layer in a state in which conductive particles are dispersed in a curable resin forms a part in the thickness direction. The present invention relates to a chip-shaped ceramic electronic component formed on the substrate and a manufacturing method thereof.
この発明にとって興味あるチップ状セラミック電子部品として、たとえば特開平10−199747号公報(特許文献1)に記載されたものがある。図6には、上記特許文献1に記載された積層セラミックコンデンサ1の一部が拡大されて断面図で示されている。
An example of a chip-shaped ceramic electronic component that is of interest to the present invention is described in, for example, Japanese Patent Laid-Open No. 10-199747 (Patent Document 1). FIG. 6 is an enlarged cross-sectional view of a part of the multilayer
図6を参照して、積層セラミックコンデンサ1は、チップ状のセラミック素体2を備えている。セラミック素体2は、積層された複数のセラミック層3およびセラミック層3間の特定の界面に沿って形成される内部電極4を備えている。また、セラミック素体2の端面5上および端面5に隣接する4つの側面6の各一部上に延びるように、端子電極7が形成されている。端子電極7は、内部電極4に電気的に接続される。
Referring to FIG. 6, the multilayer
上述した端子電極7に関して、特許文献1では、セラミック素体2の外表面上に形成される下地導体層8と、その上に形成される中間導体層9と、その上に形成される外部導体層10との3層構造を備えるものが開示されている。特許文献1によれば、下地導体層8は、たとえばAg粉末またはAg−Pd合金粉末とガラスフリットとを含むペーストを焼付けることによって形成され、中間導体層9は、たとえばCu粉末またはCu合金粉末と有機接着剤とを含むペーストを硬化させることにより形成され、外部導体層10は、たとえば半田を電気めっきすることにより形成される、と記載されている。
図6に示した積層セラミックコンデンサ1に備える3層構造の端子電極7に関して、中間導体層9は、硬化した有機接着剤すなわち樹脂にCu粉末等の導電性粒子を分散させた状態にある。そのため、樹脂が吸湿すると膨潤し、導電性粒子間の接触点数が減り、端子電極7の電気抵抗が上昇する傾向がある。これに関して、電気めっきによって形成された外部導体層10は、緻密な膜を形成し得るため、外部雰囲気から中間導体層9への水分の浸入を防止するように作用する。
Regarding the
しかしながら、外部導体層10がたとえ緻密に形成されたとしても、外部導体層10とセラミック素体2との界面11は、水分が浸入しやすい箇所として残る。そのため、中間導体層9にまで水分が浸入しやすく、そのため、前述したように、中間導体層9に含まれる樹脂が膨潤し、端子電極7における電気抵抗の上昇を招くことがある。たとえば、図6に示した積層セラミックコンデンサ1の場合には、吸湿によって、等価直列抵抗の上昇を招くことになる。
However, even if the outer conductor layer 10 is densely formed, the interface 11 between the outer conductor layer 10 and the
そこで、この発明の目的は、上述のような問題を解決し得る、チップ状セラミック電子部品およびその製造方法を提供しようとすることである。 Accordingly, an object of the present invention is to provide a chip-shaped ceramic electronic component and a manufacturing method thereof that can solve the above-described problems.
この発明は、チップ状のセラミック素体とセラミック素体の外表面上に形成される複数の端子電極とを備え、セラミック素体の内部には、端子電極に電気的に接続される内部電極が設けられ、端子電極の少なくとも1つは、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層と抵抗体層を覆うように形成される外部導体層とを備えている抵抗性端子電極である、チップ状セラミック電子部品にまず向けられるものであって、上述したような技術的課題を解決するため、次のような構成を備えることを特徴としている。 The present invention includes a chip-shaped ceramic body and a plurality of terminal electrodes formed on the outer surface of the ceramic body, and an internal electrode electrically connected to the terminal electrode is provided inside the ceramic body. A resistive element in which at least one of the terminal electrodes is provided with a resistor layer in a state where conductive particles are dispersed in a curable resin and an external conductor layer formed so as to cover the resistor layer First, it is directed to a chip-shaped ceramic electronic component which is a terminal electrode, and is characterized by having the following configuration in order to solve the technical problems as described above.
すなわち、上述の抵抗性端子電極は、抵抗体層の周縁部に接するようにセラミック素体の外表面上に形成される、抵抗体層への水分の浸入を防止するための導電性の吸湿防止層をさらに備えている。そして、前述の外部導体層は、その周縁部において、吸湿防止層に接するように形成される。 That is, the above-described resistive terminal electrode is formed on the outer surface of the ceramic body so as to be in contact with the peripheral portion of the resistor layer, and prevents conductive moisture absorption to prevent moisture from entering the resistor layer. It further comprises a layer. And the above-mentioned outer conductor layer is formed in the peripheral part so that a moisture absorption prevention layer may be contact | connected.
この発明に係るチップ状セラミック電子部品において、抵抗性端子電極は、内部電極に電気的に接続されるようにセラミック素体の外表面上に形成される下地導体層をさらに備えることが好ましい。この下地導体層は、その上に抵抗体層が形成されることによって、外部導体層とは接触しないようにされる。 In the chip-like ceramic electronic component according to the present invention, the resistive terminal electrode preferably further includes a base conductor layer formed on the outer surface of the ceramic body so as to be electrically connected to the internal electrode. The underlying conductor layer is prevented from coming into contact with the outer conductor layer by forming a resistor layer thereon.
上述のように、下地導体層が形成される場合であって、吸湿防止層が、下地導体層と同じ導体材料を含む場合、吸湿防止層は、下地導体層に対して分離した状態で形成される。 As described above, when the underlying conductor layer is formed and the moisture absorption preventing layer includes the same conductive material as the underlying conductor layer, the moisture absorption preventing layer is formed in a state separated from the underlying conductor layer. The
上述の実施態様において、抵抗性端子電極が、セラミック素体の端面上および端面に隣接する4つの側面の各一部上に延びるように形成されるとき、吸湿防止層は、側面上に形成され、下地導体層は、セラミック素体の端面と側面との間の稜線部分を介して吸湿防止層に対して分離された状態で端面上に形成されることが好ましい。 In the above-described embodiment, when the resistive terminal electrode is formed to extend on the end face of the ceramic body and on each of the four side faces adjacent to the end face, the moisture absorption preventing layer is formed on the side face. The base conductor layer is preferably formed on the end face in a state where it is separated from the moisture absorption preventing layer via a ridge line portion between the end face and the side face of the ceramic body.
この発明は、特に、次のような3端子CR複合部品を構成するチップ状セラミック電子部品に対して有利に適用される。すなわち、3端子CR複合部品において、セラミック素体は、積層された複数のセラミック層を備え、内部電極は、セラミック層を介して互いに対向して静電容量を形成するようにセラミック層間の特定の界面に沿って形成される少なくとも1対の第1および第2の内部電極を備え、端子電極は、第1の内部電極に電気的に接続されるグラウンド端子電極と第2の内部電極に電気的に接続される入出力端子電極とを備えている。そして、グラウンド端子電極がこの発明の特徴となる構成を備える抵抗性端子電極によって与えられる。 In particular, the present invention is advantageously applied to a chip-like ceramic electronic component that constitutes the following three-terminal CR composite component. That is, in the three-terminal CR composite component, the ceramic body includes a plurality of stacked ceramic layers, and the internal electrodes are arranged between specific layers of the ceramic layers so as to form a capacitance facing each other through the ceramic layers. At least one pair of first and second internal electrodes formed along the interface, the terminal electrode being electrically connected to the ground terminal electrode and the second internal electrode electrically connected to the first internal electrode; And input / output terminal electrodes connected to each other. The ground terminal electrode is provided by a resistive terminal electrode having a configuration that characterizes the present invention.
下地導体層が形成される実施態様において、吸湿防止層および下地導体層は、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含むことが好ましい。 In the embodiment in which the base conductor layer is formed, the moisture absorption preventing layer and the base conductor layer preferably include a baking layer formed by baking a conductive paste containing metal powder and glass frit.
また、この発明において、外部導体層は、湿式めっきによって形成されためっき膜を含むことが好ましい。 In the present invention, it is preferable that the outer conductor layer includes a plating film formed by wet plating.
この発明は、また、チップ状セラミック電子部品の製造方法にも向けられる。 The present invention is also directed to a method for manufacturing a chip-shaped ceramic electronic component.
この発明に係るチップ状セラミック電子部品の製造方法は、チップ状のセラミック素体を用意する工程と、セラミック素体の端面上および端面に隣接する4つの側面の各一部上に金属粉末およびガラスフリットを含む導電性ペーストを付与することによって、導電性ペースト層を形成する工程と、導電性ペースト層を、セラミック素体の端面と側面との間の稜線部分において除去する操作、および導電性ペースト層を焼付ける操作を実施することによって、側面上に導電性の吸湿防止層を形成するとともに、端面上に下地導体層を形成する工程と、導電性粒子を未硬化の硬化性樹脂中に分散させた抵抗体ペーストを用意する工程と、吸湿防止層上に周縁部を位置させかつ下地導体層を覆うように、抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成する工程と、抵抗体層を覆いかつ吸湿防止層に周縁部が接するように、外部導体層を形成する工程とを備えることを特徴としている。 The method for manufacturing a chip-shaped ceramic electronic component according to the present invention includes a step of preparing a chip-shaped ceramic body, and a metal powder and glass on the end surface of the ceramic body and each of the four side surfaces adjacent to the end surface. A step of forming a conductive paste layer by applying a conductive paste containing frit, an operation of removing the conductive paste layer at a ridge line portion between an end surface and a side surface of the ceramic body, and the conductive paste By carrying out the operation of baking the layer, a conductive moisture absorption preventing layer is formed on the side surface, and a base conductor layer is formed on the end surface, and the conductive particles are dispersed in the uncured curable resin. Providing a resistor paste, and applying and curing the resistor paste so that the peripheral portion is positioned on the moisture absorption prevention layer and the underlying conductor layer is covered Therefore, a step of forming a resistance layer covering the resistor layer and as the periphery is in contact with the moisture barrier layer is characterized by comprising a step of forming an outer conductor layer.
この発明に係るチップ状セラミック電子部品の製造方法において、導電性ペースト層を形成する工程の前に、セラミック素体の稜線部分を面取りする工程をさらに備え、導電性ペースト層を稜線部分において除去する操作は、この稜線部分に向かってサンドブラスト処理を実施する操作を含むことが好ましい。 In the method for manufacturing a chip-shaped ceramic electronic component according to the present invention, the method further includes a step of chamfering the ridge line portion of the ceramic body before the step of forming the conductive paste layer, and removing the conductive paste layer at the ridge line portion. The operation preferably includes an operation of performing a sandblasting process toward the ridge line portion.
この発明に係るチップ状セラミック電子部品によれば、抵抗性端子電極において、外部導体層は、その周縁部において、セラミック素体ではなく吸湿防止層に接するように形成されるので、抵抗体層は、吸湿防止層と外部導体層とセラミック素体とによって密閉された構造となる。そのため、外部環境から抵抗体層への水分の浸入をより生じさせにくくすることができる。このことから、抵抗体層に含まれる硬化性樹脂の吸湿による膨潤を防止でき、したがって、外部環境によるチップ状セラミック電子部品の抵抗変化を抑制することができる。 According to the chip-shaped ceramic electronic component according to the present invention, in the resistive terminal electrode, the outer conductor layer is formed at the peripheral portion so as to be in contact with the moisture absorption preventing layer instead of the ceramic body. The structure is hermetically sealed by the moisture absorption preventing layer, the external conductor layer, and the ceramic body. Therefore, it is possible to make it difficult for moisture to enter the resistor layer from the external environment. From this, the swelling of the curable resin contained in the resistor layer due to moisture absorption can be prevented, and therefore, the resistance change of the chip-like ceramic electronic component due to the external environment can be suppressed.
この発明に係るチップ状セラミック電子部品において、抵抗性端子電極が下地導体層をさらに備え、下地導体層は、その上に抵抗体層が形成されることによって、外部導体層とは接触しないようにされると、抵抗性端子電極と内部電極との電気的接続の信頼性を高めることができるとともに、電流を抵抗体層の厚み方向に流すことができるので、抵抗性端子電極が与える抵抗値を抵抗体層の厚みによって容易に制御することができる。 In the chip-like ceramic electronic component according to the present invention, the resistive terminal electrode further includes a base conductor layer, and the base conductor layer is formed so as not to come into contact with the external conductor layer. As a result, the reliability of the electrical connection between the resistive terminal electrode and the internal electrode can be improved, and the current can flow in the thickness direction of the resistor layer. It can be easily controlled by the thickness of the resistor layer.
この発明において、吸湿防止層が、下地導体層と同じ導体材料を含む場合には、吸湿防止層を下地導体層と同じ工程で形成することが可能になるとともに、外部導体層の、吸湿防止層に対する密着性を高めることができる。 In this invention, when the moisture absorption preventing layer contains the same conductor material as the underlying conductor layer, the moisture absorption preventing layer can be formed in the same process as the underlying conductor layer, and the moisture absorption preventing layer of the external conductor layer can be formed. It is possible to improve the adhesion to.
上述の場合において、抵抗性端子電極が、セラミック素体の端面上および端面に隣接する4つの側面の各一部上に延びるように形成され、吸湿防止層が、側面上に形成され、下地導体層が、セラミック素体の端面と側面との間の稜線部分を介して吸湿防止層に対して分離された状態で端面上に形成されると、吸湿防止層のための導体層と下地導体層とを同時に一体的に形成した後、吸湿防止層の部分と下地導体層の部分とに容易に分離することができる。 In the above-described case, the resistive terminal electrode is formed so as to extend on the end face of the ceramic body and on each part of the four side faces adjacent to the end face, and the moisture absorption preventing layer is formed on the side face. When the layer is formed on the end surface in a state separated from the moisture absorption preventing layer via the ridge line portion between the end surface and the side surface of the ceramic body, the conductor layer for the moisture absorption preventing layer and the underlying conductor layer Can be easily separated into a moisture absorption preventing layer portion and a base conductor layer portion.
この発明に係るチップ状セラミック電子部品が3端子CR複合部品を構成するとき、グラウンド端子電極を抵抗性端子電極によって与えることにより、抵抗体層によってもたらされるインダクタンス成分を低く抑えることができ、優れた高周波特性を与えることができる。 When the chip-like ceramic electronic component according to the present invention constitutes a three-terminal CR composite component, by providing the ground terminal electrode with the resistive terminal electrode, the inductance component brought about by the resistor layer can be suppressed to a low level. High frequency characteristics can be provided.
吸湿防止層および下地導体層が、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含むようにすれば、それぞれ所定以上の厚みを有する吸湿防止層および下地導体層を能率的に形成することができる。 If the moisture absorption preventing layer and the underlying conductor layer include a baking layer formed by baking a conductive paste containing metal powder and glass frit, the moisture absorption preventing layer and the underlying conductor layer having a predetermined thickness or more can be efficiently used. Can be formed.
この発明において、外部導体層が湿式めっきによって形成されためっき膜を含む場合には、外部導体層において緻密な膜を形成することが容易になり、抵抗性端子電極の耐湿性を高めるのに効果的である。 In this invention, when the outer conductor layer includes a plating film formed by wet plating, it becomes easy to form a dense film in the outer conductor layer, which is effective in increasing the moisture resistance of the resistive terminal electrode. Is.
この発明に係るチップ状セラミック電子部品の製造方法によれば、セラミック素体の端面上および端面に隣接する4つの側面の各一部上に導電性ペーストを付与することによって、導電性ペースト層を形成した後、導電性ペースト層を、端面と側面との間の稜線部分において除去する操作、および導電性ペースト層を焼付ける操作を実施することによって、側面上に吸湿防止層を形成するとともに、端面上に下地導体層を形成するようにしているので、共通の導体材料からなる吸湿防止層と下地導体層とを互いに分離した状態で能率的に形成することができる。したがって、その後、抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成し、次いで、外部導体層を形成すれば、吸湿防止層に周縁部が接するように抵抗体層が形成され、かつ吸湿防止層に周縁部が接するように外部導体層が形成された、抵抗性端子電極を、セラミック素体の外表面上に能率的に形成することができる。 According to the method for manufacturing a chip-shaped ceramic electronic component according to the present invention, the conductive paste layer is formed by applying the conductive paste on the end surface of the ceramic body and on each of the four side surfaces adjacent to the end surface. After forming the moisture absorption preventing layer on the side surface by performing the operation of removing the conductive paste layer at the ridge line portion between the end face and the side surface and the operation of baking the conductive paste layer, Since the base conductor layer is formed on the end face, the moisture absorption preventing layer and the base conductor layer made of a common conductor material can be efficiently formed in a state where they are separated from each other. Therefore, after forming the resistor layer by applying and curing the resistor paste, and then forming the outer conductor layer, the resistor layer is formed so that the peripheral edge is in contact with the moisture absorption preventing layer. In addition, it is possible to efficiently form the resistive terminal electrode on which the outer conductor layer is formed so that the peripheral edge is in contact with the moisture absorption preventing layer on the outer surface of the ceramic body.
図1ないし図4は、この発明の第1の実施形態を説明するためのものである。ここで、図1は、チップ状セラミック電子部品21の外観を示す斜視図である。図2は、図1に示したチップ状セラミック電子部品21の内部構造を断面で示す平面図であり、(a)と(b)とでは互いに異なる断面を示している。図3は、図1の線III−IIIに沿う拡大断面図である。図4は、チップ状セラミック電子部品21の製造方法を説明するための図3に対応する図である。
1 to 4 are for explaining a first embodiment of the present invention. Here, FIG. 1 is a perspective view showing an appearance of the chip-shaped ceramic
チップ状セラミック電子部品21は、3端子CR複合部品を構成するものである。チップ状セラミック電子部品21は、チップ状のセラミック素体22を備えている。セラミック素体22の外表面上には、2つのグラウンド端子電極23および24ならびに2つの入出力端子電極25および26がそれぞれ形成されている。
The chip-like ceramic
より詳細には、一方のグラウンド端子電極23は、セラミック素体22の一方の端面27の全面にわたって延びながら、その一部が端面27に隣接する4つの側面28〜31の各一部にまで延びるように形成されている。他方のグラウンド端子電極24は、セラミック素体22の他方の端面32の全面にわたって延びながら、その一部が端面32に隣接する4つの側面28〜31の各一部にまで延びるように形成されている。
More specifically, one
一方の入出力端子電極25は、セラミック素体22の1つの側面29の中央部において帯状に延びながら、その一部が側面29に隣接する2つの側面28および30の各一部にまで延びるように形成されている。他方の入出力端子電極26は、セラミック素体22の側面29と対向する側面31の中央部において帯状に延びながら、その一部が側面31に隣接する2つの側面28および30の各一部にまで延びるように形成されている。
One input /
セラミック素体22は、図2および図3に示されているように、たとえばBaTiO3 系誘電体セラミックからなる複数のセラミック層33を積層した構造を有している。セラミック素体22の内部には、複数のセラミック層33間の特定の界面に沿って、少なくとも1対の第1および第2の内部電極34および35が設けられている。第1および第2の内部電極34および35は、交互に積層され、かつ互いに対向し、この対向によって、静電容量が形成される。
As shown in FIGS. 2 and 3, the
なお、図2(a)は、上述の第1の内部電極34が位置する面での断面を示し、同(b)は、上述の第2の内部電極35が位置する面での断面を示している。
2A shows a cross section on the surface where the first
図2(a)および図3に示すように、第1の内部電極34は、セラミック素体22の端面27および32において、グラウンド端子電極23および24にそれぞれ電気的に接続されるように、セラミック素体22の端面27および32にまでそれぞれ引き出されている。
As shown in FIGS. 2A and 3, the first
他方、図2(b)に示すように、第2の内部電極35は、セラミック素体22の側面29および31上において入出力端子電極25および26にそれぞれ電気的に接続されるように、セラミック素体22の側面29および31にまでそれぞれ引き出されている。
On the other hand, as shown in FIG. 2B, the second
図3には、一方のグラウンド端子電極23の断面構造の詳細が示されている。なお、他方のグラウンド端子電極24についても、図3に示したグラウンド端子電極23と実質的に同様の断面構造を有している。以下には、一方のグラウンド端子電極23の詳細について説明する。
FIG. 3 shows details of the cross-sectional structure of one
グラウンド端子電極23は、第1の内部電極34に電気的に接続されるようにセラミック素体22の端面27上に形成される下地導体層36を備えている。また、グラウンド端子電極23は、セラミック素体22の端面27に隣接する4つの側面28〜31の各一部上において周回するように延びる吸湿防止層37を備えている。また、グラウンド端子電極23は、下地導体層36を覆いかつその周縁部が吸湿防止層37に接するように形成される抵抗体層38を備えている。さらに、グラウンド端子電極23は、抵抗体層38を覆いかつその周縁部において吸湿防止層37に接するように形成される外部導体層39を備えている。
The
上述の下地導体層36は、その上に抵抗体層38が形成されることによって、外部導体層39とは接触しないようにされる。また、吸湿防止層37は、下地導体層36と同じ導体材料を含み、かつ、セラミック素体22の端面27と側面28〜31との間の稜線部分40を介して下地導体層36に対して分離した状態で形成される。このようにして、下地導体層36と外部導体層39との間に形成される電流経路が抵抗体層38を必ず通り、下地導体層36と外部導体層39とが、直接、電気的短絡状態とならないようにされる。
The above-described base conductor layer 36 is prevented from contacting the
前述したように、吸湿防止層37と下地導体層36とが互いに同じ導体材料を含む場合、これらは、たとえば、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含む構成とされる。この導電性ペーストに含まれる金属粉末としては、たとえば銅粉末が用いられる。なお、銅粉末を含む導電性ペーストを用いて形成された焼付け層の場合、表面が酸化するため、その上に形成される抵抗体層38との間で良好な導通性を得ることが困難であるため、この導通性を向上させるため、焼付け層上に、たとえば電気めっきによってニッケル膜を形成することが好ましい。
As described above, when the moisture
吸湿防止層37および下地導体層36は、たとえば、ニッケル、ニッケル−クロム合金または銀等をスパッタリングまたは蒸着によって成膜した少なくとも1層の薄膜から構成されてもよい。
The moisture
抵抗体層38は、たとえばカーボン粒子のような導電性粒子を、たとえば熱硬化性樹脂のような硬化性樹脂中に分散させた状態にある。上述の熱硬化性樹脂としては、たとえば、フェノール樹脂、ポリイミド樹脂またはエポキシ樹脂のような熱硬化性樹脂が好適に用いられ、また、紫外線硬化性樹脂が用いられてもよい。また、導電性粒子としては、カーボン粒子に加えて、抵抗値調整のため、銀などの導電性金属粉末が添加されてもよい。
The
外部導体層39は、好ましくは、湿式めっきによって形成されためっき膜を含んでいる。たとえば、外部導体層39は、電気めっきによって順次形成されたニッケル膜および錫膜から構成される。なお、外部導体層39は、たとえばスパッタリングのような乾式めっきによって形成された金属膜を含んでいてもよい。
The
以上のようにして、グラウンド端子電極23において、その厚み方向の一部をなすように抵抗体層38が形成される。したがって、グラウンド端子電極23は、所定の電気抵抗を与える抵抗性端子電極となる。なお、詳細には図示しないが、他方のグラウンド端子電極24についても、同様の構造を有する抵抗性端子電極とされる。
As described above, the
以上のようなチップ状セラミック電子部品21によれば、グラウンド端子電極23および24を流れる電流は、抵抗体層38の厚み方向に流れるため、インダクタンス成分を小さく抑えることができる。したがって、このチップ状セラミック電子部品21の等価直列インダクタンスを小さく抑えることができる。その結果、チップ状セラミック電子部品21によれば、低周波域において一定の挿入損失特性を維持しながら、高周波域においても、大きな減衰量を確保でき、抵抗体層38が与える抵抗成分によるノイズ除去作用を効果的に発揮させることができる。
According to the chip-shaped ceramic
次に、図4を参照して、チップ状セラミック電子部品21の製造方法について説明する。図4には、セラミック素体22の一方の端面27側が図示されている。以下には、主として、一方の端面27側に実施される工程について説明するが、他方の端面32側についても、図4に示したのと実質的に同様の工程が実施される。
Next, with reference to FIG. 4, the manufacturing method of the chip-shaped ceramic
まず、セラミック素体22が用意される。
First, the
次に、セラミック素体22に対してバレル研磨が実施され、それによって、セラミック素体22の稜線部分が面取りされる。この面取り半径は、たとえば50μmとされる。図4(1)には、セラミック素体22の端面27と側面28〜31との間の稜線部分40が面取りされた状態が図示されているが、他方の端面32と側面28〜31との間の稜線部分、ならびに側面28〜31間の稜線部分においても、同様に面取りされる。
Next, barrel polishing is performed on the
次に、たとえば銅粉末のような金属粉末およびガラスフリットを含む導電性ペーストが用意され、この導電性ペーストに、セラミック素体22の端面27側部分が浸漬され、導電性ペーストが付与される。これによって、図4(1)においてその一部を拡大して示すように、セラミック素体22の端面27から4つの側面28〜31の各一部にまで延びる状態で、導電性ペースト層41が形成される。
Next, a conductive paste containing a metal powder such as copper powder and glass frit is prepared, and the
次に、セラミック素体22の端面27と側面28〜31との間の稜線部分40に向かってサンドブラスト処理が実施される。これによって、図4(2)に示すように、導電性ペースト層41が稜線部分40において除去される。
Next, sandblasting is performed toward the
次に、導電性ペースト層41が乾燥された後、たとえば850℃の温度で焼付けられる。その結果、図4(3)に示すように、焼付け層42が形成される。この焼付け層42における、端面27上に位置する部分が下地導体層36を与え、側面28〜31上に位置するものが吸湿防止層37を与える。
Next, after the conductive paste layer 41 is dried, it is baked at a temperature of 850 ° C., for example. As a result, a baking layer 42 is formed as shown in FIG. A portion of the baking layer 42 located on the
なお、上述の説明では、導電性ペースト層41を形成した後、稜線部分40での除去操作を実施し、次いで導電性ペースト層41の焼付け操作を実施するとしたが、逆に、焼付け操作を実施してから、稜線部分での除去操作を実施するようにしてもよい。
In the above description, after the conductive paste layer 41 is formed, the removal operation at the
焼付け層42に含まれる金属が銅である場合、好ましくは、図示しないが、焼付け層42上に、たとえば、電気めっきによってニッケル膜が形成される。 When the metal contained in the baking layer 42 is copper, although not shown, a nickel film is preferably formed on the baking layer 42 by, for example, electroplating.
次に、たとえばカーボン粒子のような導電性粒子を未硬化の熱硬化性樹脂中に分散させた抵抗体ペーストが用意され、この抵抗体ペーストにセラミック素体22の端面27側部分が浸漬されることによって、抵抗体ペーストがセラミック素体22上に付与され、次いで抵抗体ペーストが、たとえば250℃の温度で硬化される。これによって、図4(4)に示すように、吸湿防止層37上に周縁部を位置させかつ下地導体層36を覆うように、抵抗体層38が形成される。
Next, a resistor paste in which conductive particles such as carbon particles are dispersed in an uncured thermosetting resin is prepared, and the
なお、抵抗体層38を形成するための抵抗体ペーストを浸漬によりセラミック素体22上に付与するとき、一般に、稜線部分40においてその厚みが他の部分に比べて薄くなるが、前述したように、下地導体層36と吸湿防止層37とが稜線部分40において分離されていると、この稜線部分40において抵抗体ペーストをより厚く付与することが容易になり、したがって、抵抗体層38の厚みをほぼ一定にすることが容易になる。
In addition, when the resistor paste for forming the
次に、たとえば、ニッケルめっき膜およびその上に錫めっき膜を順次形成するための電気めっきが実施され、それによって、図3に示すように、抵抗体層38を覆いかつ吸湿防止層37に周縁部が接するように、外部導体層39が形成される。
Next, for example, electroplating for sequentially forming a nickel plating film and a tin plating film thereon is performed, thereby covering the
なお、以上説明した製造方法では、導電性ペースト層41を形成する工程の前に、セラミック素体22の稜線部分を面取りするバレル研磨工程を実施したが、たとえば、導電性ペースト層の形成工程、焼付け工程およびバレル研磨工程を、この順序で実施することによって、導電性ペースト層から得られた焼付け層を、下地導体層と吸湿防止層とに分離するようにしてもよい。
In the manufacturing method described above, the barrel polishing step of chamfering the ridge line portion of the
また、この実施形態では、セラミック素体22の端面27および32上に形成された端子電極23および24をグラウンド端子電極として用い、これら端子電極23および24を抵抗性端子電極として構成したが、側面29および31上に形成された端子電極25および26をグラウンド端子電極とし、これら端子電極25および26を抵抗性端子電極としてもよい。
In this embodiment, the
上述のように、端子電極25および26を抵抗性端子電極として構成する場合、図5に示すような断面構造を採用することができる。図5は、この発明の第2の実施形態を説明するためのもので、図2(b)の端子電極25付近を拡大して示した図に対応している。したがって、図5において、図2(b)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
As described above, when the
端子電極25は、下地導体層を備えていない。なお、下地導体層を備えないことは、本質的な特徴ではなく、図5に示した端子電極25においても、下地導体層を備えていてもよい。
The
図5に示した端子電極25は、たとえばエポキシ系樹脂のような樹脂材料からなる吸湿防止層37aを備えている。なお、このように吸湿防止層37aが樹脂材料からなる点で、図5に示した端子電極25は、この発明の範囲外のものとなるが、その他の点では、この発明の範囲内のものである。吸湿防止層37aは、側面29上に、たとえばスクリーン印刷によって付与された未硬化の樹脂材料を加熱硬化させることによって形成される。なお、吸湿防止層37aは、形成しようとする端子電極25の周縁部に沿うように、側面29から隣接する側面28および30上にまで延びるように形成されるのが好ましいが、単に、側面29上にのみ形成されてもよい。
The
端子電極25は、上述の吸湿防止層37a上に周縁部を位置させた状態でセラミック素体22上に形成される抵抗体層38を備えている。
The
端子電極25は、また、抵抗体層38を覆うように形成され、かつその周縁部において吸湿防止層37aに接する外部導体層39を備えている。外部導体層39は、図5では、吸湿防止層37aを覆いかつセラミック素体22上にまで届くように図示されたが、外部導体層39は、その周縁部が吸湿防止層37aに接するように形成されていれば足り、吸湿防止層37aの実質的部分が外部に対して露出していてもよい。外部導体層39が電気めっきによって形成される場合には、通常、後者のような形成状態となる。
The
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。 While the present invention has been described with reference to the illustrated embodiment, various other modifications are possible within the scope of the present invention.
たとえば、図示したチップ状セラミック電子部品21は、3端子CR複合部品を構成するものであったが、容量素子以外の機能を有する素子を抵抗素子と複合した複合部品に対しても、この発明を適用することができる。そのため、セラミック層33を構成するセラミック材料については、誘電体以外のたとえば磁性体を用いることもでき、また、内部電極34および35についても、素子の機能に応じて、そのパターン等を変更することができる。
For example, although the illustrated chip-like ceramic
また、3端子の電子部品だけでなく、たとえば、通常の積層セラミックコンデンサのような2端子のチップ状電子部品に対しても、この発明を適用することができる。 Further, the present invention can be applied not only to a three-terminal electronic component but also to a two-terminal chip-shaped electronic component such as an ordinary multilayer ceramic capacitor.
21 チップ状セラミック電子部品
22 セラミック素体
23〜26 端子電極
27,32 端面
28〜31 側面
33 セラミック層
34,35 内部電極
36 下地導体層
37,37a 吸湿防止層
38 抵抗体層
39 外部導体層
40 稜線部分
41 導電性ペースト層
42 焼付け層
DESCRIPTION OF
Claims (9)
前記抵抗性端子電極は、前記抵抗体層の周縁部に接するように前記セラミック素体の外表面上に形成される、前記抵抗体層への水分の浸入を防止するための導電性の吸湿防止層をさらに備え、前記外部導体層は、その周縁部において、前記吸湿防止層に接するように形成されている、チップ状セラミック電子部品。 A chip-shaped ceramic body and a plurality of terminal electrodes formed on an outer surface of the ceramic body, and an internal electrode electrically connected to the terminal electrode is provided inside the ceramic body. And at least one of the terminal electrodes includes a resistor layer in a state where conductive particles are dispersed in a curable resin and an external conductor layer formed so as to cover the resistor layer. A chip-like ceramic electronic component that is a conductive terminal electrode,
The resistive terminal electrode, wherein so as to be in contact with the peripheral edge portion of the resistor layer is formed on the outer surface of the ceramic body, the conductivity of the moisture barrier to prevent the ingress of moisture into the resistor layer A chip-shaped ceramic electronic component, further comprising a layer, wherein the outer conductor layer is formed so as to be in contact with the moisture absorption preventing layer at a peripheral portion thereof.
前記セラミック素体の端面上および前記端面に隣接する4つの側面の各一部上に金属粉末およびガラスフリットを含む導電性ペーストを付与することによって、導電性ペースト層を形成する工程と、
前記導電性ペースト層を、前記セラミック素体の前記端面と前記側面との間の稜線部分において除去する操作、および前記導電性ペースト層を焼付ける操作を実施することによって、前記側面上に導電性の吸湿防止層を形成するとともに、前記端面上に下地導体層を形成する工程と、
導電性粒子を未硬化の硬化性樹脂中に分散させた抵抗体ペーストを用意する工程と、
前記吸湿防止層上に周縁部を位置させかつ前記下地導体層を覆うように、前記抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成する工程と、
前記抵抗体層を覆いかつ前記吸湿防止層に周縁部が接するように、外部導体層を形成する工程と
を備える、チップ状セラミック電子部品の製造方法。 A step of preparing a chip-shaped ceramic body;
Forming a conductive paste layer by applying a conductive paste containing metal powder and glass frit on the end face of the ceramic body and on each of the four side faces adjacent to the end face;
Conducting the conductive paste layer on the side surface by performing an operation of removing the conductive paste layer at a ridge line portion between the end face and the side surface of the ceramic body and an operation of baking the conductive paste layer . to form a moisture barrier layer, and forming a base conductor layer on the end face,
A step of preparing a resistor paste in which conductive particles are dispersed in an uncured curable resin;
Forming a resistor layer by applying and curing the resistor paste so as to locate a peripheral portion on the moisture absorption preventing layer and cover the base conductor layer;
And a step of forming an external conductor layer so as to cover the resistor layer and have a peripheral edge in contact with the moisture absorption preventing layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004045726A JP4403825B2 (en) | 2004-02-23 | 2004-02-23 | Chip-like ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004045726A JP4403825B2 (en) | 2004-02-23 | 2004-02-23 | Chip-like ceramic electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236161A JP2005236161A (en) | 2005-09-02 |
JP4403825B2 true JP4403825B2 (en) | 2010-01-27 |
Family
ID=35018768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004045726A Expired - Lifetime JP4403825B2 (en) | 2004-02-23 | 2004-02-23 | Chip-like ceramic electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403825B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4983381B2 (en) * | 2007-05-09 | 2012-07-25 | 株式会社村田製作所 | Laminated electronic components |
JP4957394B2 (en) * | 2007-06-04 | 2012-06-20 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing the same |
JP5056485B2 (en) | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
JP4985485B2 (en) * | 2008-03-10 | 2012-07-25 | Tdk株式会社 | Surface mount type electronic components and electronic component mounting structure |
JP5420060B2 (en) * | 2010-09-29 | 2014-02-19 | 京セラ株式会社 | Capacitor |
JP5267583B2 (en) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | Multilayer ceramic electronic components |
JP2013168526A (en) * | 2012-02-16 | 2013-08-29 | Taiyo Yuden Co Ltd | Multilayer electronic component and manufacturing method therefor |
JP7468492B2 (en) | 2021-10-04 | 2024-04-16 | 株式会社村田製作所 | Electronic Components and Coil Components |
-
2004
- 2004-02-23 JP JP2004045726A patent/JP4403825B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005236161A (en) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904024B1 (en) | Laminated electronic components | |
US7843701B2 (en) | Electronic component and electronic-component production method | |
US7495884B2 (en) | Multilayer capacitor | |
JP6720660B2 (en) | Monolithic ceramic capacitors | |
US20100202098A1 (en) | Ceramic electronic part | |
JP4901078B2 (en) | Chip electronic components | |
US8797708B2 (en) | Monolithic ceramic electronic component including outer-layer dummy electrode groups | |
US10886057B2 (en) | Electronic component | |
JP4985485B2 (en) | Surface mount type electronic components and electronic component mounting structure | |
JP6540069B2 (en) | Multilayer feedthrough capacitor | |
US11335505B2 (en) | Electronic component | |
US7019396B2 (en) | Electronic chip component and method for manufacturing electronic chip component | |
KR102121723B1 (en) | Electronic component | |
JP4403825B2 (en) | Chip-like ceramic electronic component and manufacturing method thereof | |
JP2021015950A (en) | Multilayer ceramic capacitor | |
JP5707710B2 (en) | Multilayer chip parts | |
JP2013073952A (en) | Chip type electronic component and mounting structure of chip type electronic component | |
JP4687205B2 (en) | Electronic components | |
JP4433678B2 (en) | 3-terminal composite electronic components | |
JP4349235B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP4604553B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP6933062B2 (en) | Electronic components and electronic component equipment | |
JP2017152556A (en) | Electronic component | |
JP4983381B2 (en) | Laminated electronic components | |
JPH10256041A (en) | Electronic part and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4403825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |