JP2002219644A - Method for manufacturing ceramic electronic parts - Google Patents

Method for manufacturing ceramic electronic parts

Info

Publication number
JP2002219644A
JP2002219644A JP2001014334A JP2001014334A JP2002219644A JP 2002219644 A JP2002219644 A JP 2002219644A JP 2001014334 A JP2001014334 A JP 2001014334A JP 2001014334 A JP2001014334 A JP 2001014334A JP 2002219644 A JP2002219644 A JP 2002219644A
Authority
JP
Japan
Prior art keywords
ceramic element
ceramic
polishing
barrel
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001014334A
Other languages
Japanese (ja)
Other versions
JP3921946B2 (en
Inventor
Koji Hasegawa
幸二 長谷川
Yasushi Ueno
靖司 上野
Kinya Aoki
欣也 青木
Giichi Takagi
義一 高木
Yasunobu Yoneda
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001014334A priority Critical patent/JP3921946B2/en
Publication of JP2002219644A publication Critical patent/JP2002219644A/en
Application granted granted Critical
Publication of JP3921946B2 publication Critical patent/JP3921946B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing ceramic electronic parts allowing reliably rounding a ridge part of a ceramic element and efficiently manufacturing the ceramic electronic parts with high reliability without occurrence of breaking, chipping or cracks. SOLUTION: The ceramic element 2 together with a grinding medium 3 are injected into a barrel 1 with a ratio of total volume of the ceramic element 2 and the grinding medium 3 within 20-50% of an inner volume of the barrel 1 and then the barrel 1 is rotated. In a process to grind/chamfer the ceramic element. 2, a volume ratio of the ceramic element 2 and the grinding medium 3 (=ceramic element/grinding medium) is set at 0.8 or smaller.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック電子部
品の製造方法に関し、詳しくは、セラミック素子を研磨
して、面取りを行う工程を備えたセラミック電子部品の
製造方法に関する。
The present invention relates to a method for manufacturing a ceramic electronic component, and more particularly, to a method for manufacturing a ceramic electronic component including a step of polishing and chamfering a ceramic element.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】代表的
なセラミック電子部品の1つに、例えば、図3に示すよ
うな積層セラミックコンデンサがある。この積層セラミ
ックコンデンサは、複数の内部電極52がセラミック層
51を介して互いに対向するように配設され、かつ、そ
の一端側が交互に異なる側の端面に引き出されたセラミ
ック素子60の両端面に、内部電極52と導通するよう
に一対の外部電極53,53が配設された構造を有して
いる。
2. Description of the Related Art One of typical ceramic electronic components is, for example, a multilayer ceramic capacitor as shown in FIG. In this multilayer ceramic capacitor, a plurality of internal electrodes 52 are disposed so as to face each other with a ceramic layer 51 interposed therebetween, and one end of the ceramic element 60 is alternately drawn to different end faces. It has a structure in which a pair of external electrodes 53 are provided so as to be electrically connected to the internal electrodes 52.

【0003】そして、このような構造を有する積層セラ
ミックコンデンサは、従来、内部電極ペーストが塗布さ
れた複数枚のセラミックグリーンシートを積層し、これ
を厚み方向に圧着して積層体(マザー積層体)を形成
し、この積層体をカットして個々のセラミック素子に分
割し、所定の条件で脱脂、焼成を行った後、セラミック
素子(焼結体)の、内部電極が引き出されている端面に
外部電極を付与することにより製造されている。
Conventionally, a multilayer ceramic capacitor having such a structure is obtained by laminating a plurality of ceramic green sheets to which an internal electrode paste is applied, and pressing the laminated ceramic green sheets in a thickness direction (mother laminated body). Is formed, and this laminate is cut into individual ceramic elements, degreased and fired under predetermined conditions, and the ceramic element (sintered body) is externally attached to an end face from which the internal electrode is drawn out. Manufactured by applying electrodes.

【0004】ところで、上記従来の方法で製造された積
層セラミックコンデンサにおいては、コンデンサ素子6
0の稜線部A(図3)が尖って(角張って)いるため、
以下のような不具合が発生する場合がある。 内部電極52が引き出されている端面の周辺を構成す
る稜線部Aが尖っていると、外部電極53の塗布厚みが
稜線部Aの近傍において不十分となり、稜線部Aの近傍
でセラミック素子60が露出して、外部電極53の断線
が発生する場合があり、十分な接続信頼性を確保するこ
とができない、 焼成後のセラミック素子60の稜線部Aが尖っている
と、加工上の取り扱いの際に、稜線部Aに欠けや割れ
(いわゆるチッピング)が生じやすく、慎重な取り扱い
が必要になるため、生産性が低下する。
Incidentally, in the multilayer ceramic capacitor manufactured by the above-mentioned conventional method, the capacitor element 6
Since the ridge line A of 0 (FIG. 3) is sharp (square),
The following problems may occur. If the ridge A forming the periphery of the end face from which the internal electrode 52 is drawn out is sharp, the coating thickness of the external electrode 53 becomes insufficient near the ridge A, and the ceramic element 60 closes the ridge A. When exposed, the external electrode 53 may be disconnected, and sufficient connection reliability cannot be secured. If the ridge A of the fired ceramic element 60 is sharp, it may be difficult to handle the ceramic element 60 during processing. In addition, chipping or cracking (so-called chipping) is likely to occur in the ridge line portion A, and careful handling is required, so that productivity is reduced.

【0005】そこで、このような問題点を解決するため
に、従来は、セラミック素子の稜線部に丸みをつける
(面取りを行う)ことにより、チッピングを生じにくく
し、かつ、外部電極の厚みを均一化させることが行われ
ている。
Therefore, in order to solve such a problem, the edge of the ceramic element is conventionally rounded (chamfered) so that chipping hardly occurs and the thickness of the external electrode is made uniform. Is being done.

【0006】ところで、セラミック素子の稜線部に丸み
を付ける(面取りをする)ための方法として、従来は、
バレル(回転容器)内に、セラミック素子を、アルミナ
ボール、シリカボール、ジルコニアボールなどの研磨媒
体、研磨剤、水などとともに投入し、バレルを回転させ
て研磨を行う湿式バレル研磨法が広く用いられている。
Conventionally, as a method for rounding (chamfering) a ridge portion of a ceramic element,
A wet barrel polishing method in which a ceramic element is put into a barrel (a rotating container) together with a polishing medium such as alumina balls, silica balls, zirconia balls, an abrasive, water, etc., and the barrel is rotated to perform polishing is widely used. ing.

【0007】そして、この湿式バレル研磨法によれば、
セラミック素子の稜線部を研磨して、丸みを持たせるこ
とが可能になる。しかし、この湿式バレル研磨法におい
ては、研磨の過程で、セラミック素子に割れ、欠け、ク
ラックなどが生じやすく、高い歩留まりを確保すること
が困難であるという問題点がある。このため、バレルの
回転速度を遅くしたりしなければならず、生産性にも劣
っていた。
According to this wet barrel polishing method,
The ridge of the ceramic element can be polished to make it round. However, in this wet barrel polishing method, cracks, chips, cracks, etc. are likely to occur in the ceramic element during the polishing process, and it is difficult to secure a high yield. For this reason, the rotation speed of the barrel has to be reduced, and the productivity is poor.

【0008】本発明は、上記問題点を解決するものであ
り、セラミック素子の稜線部に確実に丸みを付けること
が可能で、しかも、研磨の過程で、セラミック素子に割
れ、欠け、クラックなどが生じにくく、高い歩留まりを
生産性よく確保することが可能なセラミック電子部品の
製造方法を提供することを目的とする。
The present invention has been made to solve the above problems, and it is possible to surely round the ridge of the ceramic element, and further, the ceramic element is free from cracks, chips, cracks and the like during the polishing process. It is an object of the present invention to provide a method of manufacturing a ceramic electronic component that is unlikely to occur and can ensure a high yield with high productivity.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、発明者等は、種々の実験、検討を行い、被研磨物で
あるセラミック素子の容積のバレル(回転容器)の容積
に対する割合、研磨媒体の容積及びセラミック素子と研
磨媒体の容積比率が、研磨効果や、研磨工程におけるセ
ラミック素子の割れ、欠け、クラックなどの発生に影響
することを知り、さらに実験、検討を重ねて、本発明を
完成した。
In order to achieve the above-mentioned object, the present inventors have conducted various experiments and studies to find the ratio of the volume of the ceramic element to be polished to the volume of the barrel (rotating container) and the polishing. Knowing that the volume of the medium and the volume ratio of the ceramic element and the polishing medium affect the polishing effect and the occurrence of cracks, chips, cracks, etc. of the ceramic element in the polishing process, further repeated experiments and studies, and completed.

【0010】すなわち、本発明(請求項1)のセラミッ
ク電子部品の製造方法は、セラミック素子を焼成した
後、外部電極を設けることにより製造されるセラミック
電子部品の製造方法であって、セラミック素子と研磨媒
体の総容積がバレルの内容積の20〜50%の範囲とな
るように、セラミック素子と研磨媒体をバレルに投入
し、バレルを回転させることにより、セラミック素子を
研磨して面取りを行い、セラミック素子の稜線部に丸み
を付与する工程を備えていることを特徴としている。
That is, a method of manufacturing a ceramic electronic component according to the present invention (claim 1) is a method of manufacturing a ceramic electronic component manufactured by firing a ceramic element and then providing an external electrode. The ceramic element and the polishing medium are charged into the barrel such that the total volume of the polishing medium is in the range of 20 to 50% of the inner volume of the barrel, and the barrel is rotated to polish and chamfer the ceramic element. The method is characterized in that a step of providing roundness to the ridge portion of the ceramic element is provided.

【0011】セラミック素子と研磨媒体の総容積がバレ
ルの内容積の20〜50%の範囲となるように、セラミ
ック素子を研磨媒体とともにバレルに投入し、バレルを
回転させることにより、研磨工程でセラミック素子に割
れ、欠け、クラックなどが発生することを抑制、防止し
つつ、セラミック素子を確実に研磨、面取りして、稜線
部に丸みをつけることが可能になる。
The ceramic element is put into the barrel together with the polishing medium so that the total volume of the ceramic element and the polishing medium is in the range of 20 to 50% of the inner volume of the barrel, and the barrel is rotated. The ceramic element can be reliably polished and chamfered, and the ridge portion can be rounded, while suppressing or preventing the element from cracking, chipping, or cracking.

【0012】なお、セラミック素子と研磨媒体の総容積
を、バレルの内容積の20〜50%の範囲とするのが好
ましいのは、セラミック素子と研磨媒体の総容積がバレ
ルの内容積の20%未満になると、セラミック素子と研
磨媒体の動きがランダムになり、各セラミック素子の稜
線部に十分に丸みを付けることができなくなり、また、
セラミック素子と研磨媒体の総容積がバレルの内容積の
50%を超えると、バレル内におけるセラミック素子と
研磨媒体の動きが不十分になり、各セラミック素子の稜
線部に十分に丸みを付けることができなくなることによ
る。
It is preferable that the total volume of the ceramic element and the polishing medium is in the range of 20 to 50% of the internal volume of the barrel, because the total volume of the ceramic element and the polishing medium is 20% of the internal volume of the barrel. If less than, the movement of the ceramic element and the polishing medium will be random, it will not be possible to sufficiently round the ridge of each ceramic element,
If the total volume of the ceramic element and the polishing medium exceeds 50% of the internal volume of the barrel, the movement of the ceramic element and the polishing medium in the barrel becomes insufficient, and the ridge of each ceramic element may be sufficiently rounded. By being unable to do so.

【0013】また、請求項2のセラミック電子部品の製
造方法は、前記セラミック素子を研磨して面取りを行う
工程において、セラミック素子の研磨媒体に対する容積
比率(=セラミック素子/研磨媒体)を0.8以下とす
ることを特徴としている。
According to a second aspect of the present invention, in the step of polishing and chamfering the ceramic element, the volume ratio of the ceramic element to the polishing medium (= ceramic element / polishing medium) is set to 0.8. It is characterized as follows.

【0014】セラミック素子を研磨して面取りを行う工
程において、セラミック素子の研磨媒体に対する容積比
率(=セラミック素子/研磨媒体)を0.8以下とする
ことにより、セラミック素子を効率よく研磨して、面取
りを行うことが可能になる。なお、セラミック素子の研
磨媒体に対する容積比率が0.8を超えると、研磨媒体
量に対するセラミック素子量が多くなり過ぎて、研磨媒
体がセラミック素子に衝突する回数が減り、セラミック
素子の稜線部に十分な丸みを付けることができなくな
る。
In the step of polishing and chamfering the ceramic element, the ceramic element is efficiently polished by setting the volume ratio of the ceramic element to the polishing medium (= ceramic element / polishing medium) to 0.8 or less. It becomes possible to perform chamfering. If the volume ratio of the ceramic element to the polishing medium exceeds 0.8, the amount of the ceramic element with respect to the amount of the polishing medium becomes too large, and the number of times the polishing medium collides with the ceramic element decreases, and the ceramic element has a sufficient ridge line. Can not be rounded.

【0015】また、請求項3のセラミック電子部品の製
造方法は、前記セラミック素子を研磨して面取りを行う
工程を、前記セラミック素子を焼成する工程の後に実施
することを特徴としている。
According to a third aspect of the invention, there is provided a method of manufacturing a ceramic electronic component, wherein the step of polishing and chamfering the ceramic element is performed after the step of firing the ceramic element.

【0016】セラミック素子を研磨して面取りを行う工
程を、セラミック素子を焼成する工程の後に実施するこ
とにより、セラミック素子の稜線部に丸みをつけて、チ
ッピングの発生を防止することが可能になる。
By performing the step of polishing and chamfering the ceramic element after the step of firing the ceramic element, the edge of the ceramic element can be rounded to prevent occurrence of chipping. .

【0017】また、請求項4のセラミック電子部品の製
造方法は、前記セラミック素子を研磨して面取りを行う
工程を、前記セラミック素子を焼成する工程の前に、か
つ、乾式で実施することを特徴としている。
In a fourth aspect of the present invention, the step of polishing and chamfering the ceramic element is performed before the step of firing the ceramic element and in a dry manner. And

【0018】セラミック素子を研磨して面取りを行う工
程を、未焼成のセラミック素子について行うとともに、
研磨を乾式で実施することにより、セラミック素子の稜
線部に丸みをつけて、チッピングの発生を防止すること
が可能になるとともに、内部電極とセラミック界面にク
ラック(隙間)が形成される、いわゆるウキの発生を防
止することが可能になる。なお、研磨を乾式で行うと
は、バレルに水、溶剤、分散剤などの液体が実質的に存
在しない状態で行うことを意味する概念である。
The step of polishing and chamfering the ceramic element is performed on the unfired ceramic element.
By performing the polishing in a dry manner, it becomes possible to prevent the occurrence of chipping by rounding the ridge portion of the ceramic element and to form a crack (gap) at the interface between the internal electrode and the ceramic. Can be prevented from occurring. The term “dry polishing” is a concept meaning that the polishing is performed in a state in which a liquid such as water, a solvent, and a dispersant does not substantially exist in the barrel.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be shown and features thereof will be described in more detail.

【0020】[実施形態1]なお、この実施形態1で
は、図1に示すように、複数の内部電極12がセラミッ
ク層11を介して互いに対向するように配設され、か
つ、その一端側が交互に異なる側の端面に引き出された
セラミック素子2の両端面に、内部電極12と導通する
ように一対の外部電極13,13が配設された構造を有
する積層セラミックコンデンサを製造する場合を例にと
って説明する。
[Embodiment 1] In this embodiment 1, as shown in FIG. 1, a plurality of internal electrodes 12 are arranged so as to face each other with a ceramic layer 11 interposed therebetween. In this example, a multilayer ceramic capacitor having a structure in which a pair of external electrodes 13 and 13 are provided so as to be electrically connected to the internal electrodes 12 on both end surfaces of the ceramic element 2 drawn to the end surfaces on different sides is taken as an example. explain.

【0021】<セラミック素子の作製>まず、電極ペー
ストを塗布して内部電極パターンを形成したセラミック
グリーンシートを複数枚積層するとともに、さらにその
上下両面側に内部電極パターンが配設されていないセラ
ミックグリーンシートを積層して厚み方向に圧着するこ
とにより積層体(未焼成のマザー積層体)を形成し、こ
のマザー積層体を切断して、個々の未焼成のセラミック
素子を切り出す。なお、このセラミック素子を形成する
工程は、従来の積層セラミックコンデンサの製造に際し
て用いられている周知の方法により行うことができる。
<Preparation of Ceramic Element> First, a plurality of ceramic green sheets each having an internal electrode pattern formed by applying an electrode paste are laminated, and further, a ceramic green sheet having no internal electrode pattern disposed on both upper and lower surfaces thereof. The sheets are stacked and pressed in the thickness direction to form a laminate (unfired mother laminate), and the mother laminate is cut to cut out individual unfired ceramic elements. The step of forming the ceramic element can be performed by a well-known method used in manufacturing a conventional multilayer ceramic capacitor.

【0022】<バレル研磨>次に、この未焼成のセラミ
ック素子について、面取りを行い、稜線部A(図1)に
丸みを付けるために、バレル研磨を行う。このバレル研
磨を実施するにあたっては、まず、図2に示すように、
回転軸X方向に直交する方向の断面形状が6角形の多角
筒状で有底のバレル1を用意する。なお、バレル1は、
蓋部1aを備えており、中心軸Xを回転軸として回転さ
せることができるように構成されている。また、バレル
1の内面は、例えばフッ素樹脂のように柔軟性を有し、
かつ他の物質が付着しにくい材料により構成されること
が好ましい。このバレル1は、従来よりセラミック電子
部品の製造工程でセラミック素子を研磨する際に用いら
れているものと本質的に異なるものではない。
<Barrel Polishing> Next, the unfired ceramic element is chamfered and barrel-polished to round the ridge A (FIG. 1). In carrying out this barrel polishing, first, as shown in FIG.
A barrel 1 having a polygonal cylindrical cross section in a direction orthogonal to the rotation axis X direction and having a bottom is prepared. In addition, barrel 1
A cover 1a is provided, and is configured to be rotatable around the center axis X as a rotation axis. Further, the inner surface of the barrel 1 has flexibility like, for example, a fluororesin,
In addition, it is preferable to use a material to which other substances are unlikely to adhere. This barrel 1 is not essentially different from that conventionally used for polishing a ceramic element in a process of manufacturing a ceramic electronic component.

【0023】そして、このバレル1に、セラミック素子
2、研磨媒体3、及び緩衝材4を、所定の割合となるよ
うに投入する。
Then, the ceramic element 2, the polishing medium 3, and the cushioning material 4 are charged into the barrel 1 at a predetermined ratio.

【0024】なお、この実施形態1では、研磨媒体3と
して、直径が4mmのアルミナボールと、直径が同じく4
mmのシリカボールを混合したものを用いた。なお、研磨
媒体の種類には特別の制約はなく、ジルコニアボールな
どを用いることも可能である。
In the first embodiment, as the polishing medium 3, an alumina ball having a diameter of 4 mm and a
What mixed the silica ball of mm was used. There is no particular limitation on the type of the polishing medium, and zirconia balls or the like can be used.

【0025】また、緩衝材4としては、有機物微粉を用
いた。なお、有機物微粉は100cc投入したが、この実
施形態1の場合には、有機物微粉は50〜150ccの範
囲とすることが好ましい。
As the buffer material 4, organic fine powder was used. Although 100 cc of the organic fine powder was introduced, in the case of the first embodiment, it is preferable that the organic fine powder be in the range of 50 to 150 cc.

【0026】そして、この実施形態1においては、セラ
ミック素子2と研磨媒体3を、セラミック素子2の研磨
媒体3に対する容積比率(=セラミック素子/研磨媒
体)が0.5となるような割合でバレル1に投入すると
ともに、セラミック素子2と研磨媒体3の総容積の、バ
レル1の内容積に対する割合((セラミック素子容積+
研磨媒体容積)/バレル内容積)を表1に示すような割
合で変化させた。
In the first embodiment, the ceramic element 2 and the polishing medium 3 are barreled at such a ratio that the volume ratio of the ceramic element 2 to the polishing medium 3 (= ceramic element / polishing medium) becomes 0.5. 1 and the ratio of the total volume of the ceramic element 2 and the polishing medium 3 to the internal volume of the barrel 1 ((ceramic element volume +
The polishing medium volume) / the barrel inner volume) was changed at the ratio shown in Table 1.

【0027】[0027]

【表1】 [Table 1]

【0028】そして、セラミック素子2、研磨媒体3、
及び緩衝材4が投入されたバレル1を、矢印Yの方向に
180rmp×20分の条件で回転させることによりセラ
ミック素子2のバレル研磨を行った。なお、バレル研磨
は、水、溶剤、分散剤などの液体が実質的に存在しない
条件、すなわち乾式で行った。
Then, the ceramic element 2, the polishing medium 3,
The barrel 1 in which the buffer material 4 was loaded was rotated in the direction of arrow Y under the condition of 180 rpm × 20 minutes, so that barrel polishing of the ceramic element 2 was performed. Note that the barrel polishing was performed under a condition in which a liquid such as water, a solvent, and a dispersant does not substantially exist, that is, under dry conditions.

【0029】<欠け・割れの発生率の測定>各条件での
バレル研磨の終了後、セラミック素子を焼成し、得られ
たセラミック素子(焼結体)2について、欠け・割れの
発生率を調べた(但し、試料数n=500)。その結果
を表1に併せて示す。
<Measurement of Chip / Crack Occurrence Rate> After barrel polishing under each condition was completed, the ceramic element was fired, and the resulting ceramic element (sintered body) 2 was examined for chip / crack occurrence rate. (However, the number of samples n = 500). The results are shown in Table 1.

【0030】表1のNo.1のように、セラミック素子2
と研磨媒体3の総容積の、バレル1の内容積に対する割
合((セラミック素子容積+研磨媒体容積)/バレル内
容積)が0.15(百分率:15%)の条件では、欠け
・割れの発生が認められた。これは、セラミック素子2
と研磨媒体3の総容積のバレル1の内容積に対する割合
が小さいために、セラミック素子2と研磨媒体3の動き
がランダムになり、セラミック素子2の稜線部Aに十分
な丸みを付けることができなかったことによるものであ
る。
As shown in No. 1 of Table 1, the ceramic element 2
Under the condition that the ratio of the total volume of the polishing medium 3 to the internal volume of the barrel 1 ((ceramic element volume + polishing medium volume) / barrel internal volume) is 0.15 (percentage: 15%), chipping / cracking occurs. Was observed. This is the ceramic element 2
Since the ratio of the total volume of the polishing medium 3 to the internal volume of the barrel 1 is small, the movement of the ceramic element 2 and the polishing medium 3 becomes random, and the ridge A of the ceramic element 2 can be sufficiently rounded. It is because there was not.

【0031】また、No.5,No.6のように、セラミック
素子2と研磨媒体3の総容積の、バレル1の内容積に対
する割合((セラミック素子容積+研磨媒体容積)/バ
レル内容積)を0.6(百分率:60%)以上とした場
合にも、欠け・割れが発生した。これは、セラミック素
子2と研磨媒体3の総容積のバレル1の内容積に対する
割合が大きくなり過ぎて、バレル1内でセラミック素子
2と研磨媒体3が動きにくくなり、稜線部Aに十分な丸
みを付けることができなかったことによるものである。
Also, as in Nos. 5 and 6, the ratio of the total volume of the ceramic element 2 and the polishing medium 3 to the internal volume of the barrel 1 ((ceramic element volume + polishing medium volume) / barrel internal volume) Was set to 0.6 (percentage: 60%) or more, chipping and cracking occurred. This is because the ratio of the total volume of the ceramic element 2 and the polishing medium 3 to the internal volume of the barrel 1 becomes too large, so that the ceramic element 2 and the polishing medium 3 become difficult to move in the barrel 1, and the ridge A has a sufficient roundness. This is because it was not possible to attach.

【0032】一方、本発明の範囲内にあるNo.2〜4の
場合には、割れや欠けなどを発生することなく、セラミ
ック素子2の稜線部Aに丸みを付けることができた。そ
の結果、外部電極13がセラミック素子2の稜線部Aで
断線するようなことのない信頼性の高いセラミック電子
部品を効率よく製造することができた。なお、表1、N
o.3の、((セラミック素子容積+研磨媒体容積)/バ
レル内容積)を0.3(百分率:30%)とした場合に
おいて、水を1000cc添加して湿式バレル研磨を行っ
たところ、欠け・割れの発生は認められなかったが、セ
ラミック素子を焼成した後に、ウキ(内部電極とセラミ
ック界面に発生するクラック)が58%の試料について
認められた。このようなウキの欠陥の発生を防止する見
地からは、乾式でバレル研磨を行う方が好ましい。但
し、場合によっては、湿式研磨でも良好な結果を得るこ
とができる場合もある。
On the other hand, in the case of Nos. 2 to 4 within the scope of the present invention, the ridge A of the ceramic element 2 could be rounded without generating cracks or chips. As a result, a highly reliable ceramic electronic component in which the external electrode 13 was not disconnected at the ridge A of the ceramic element 2 could be efficiently manufactured. Table 1, N
In the case of o.3, when ((ceramic element volume + polishing medium volume) / barrel inner volume) was 0.3 (percentage: 30%), 1000 cc of water was added and wet barrel polishing was performed. No cracking was observed, but after firing of the ceramic element, cracks (cracks generated at the interface between the internal electrode and the ceramic) of 58% of the sample were observed. From the viewpoint of preventing the occurrence of such defects of the uki, it is preferable to perform the barrel polishing in a dry manner. However, in some cases, good results can be obtained even by wet polishing.

【0033】[実施形態2]この実施形態2では、上記
実施形態1の場合と同じセラミック素子を用いて、以下
に説明するような条件でバレル研磨を行った。したがっ
て、ここでは、セラミック素子の構成及び製造方法につ
いての説明は省略する。
[Second Embodiment] In the second embodiment, barrel polishing was performed under the following conditions using the same ceramic element as that in the first embodiment. Therefore, the description of the configuration and the manufacturing method of the ceramic element is omitted here.

【0034】<バレル研磨>この実施形態2でも、バレ
ルとして、上記実施形態1で用いたものと同じバレル1
(図2)を用いた。また、研磨媒体及び緩衝材も、上記
実施形態1の場合と同じく、直径が4mmのアルミナボー
ルと、直径が同じく4mmのシリカボールを混合したもの
(研磨媒体)と、有機物微粉(緩衝材)を用いた。な
お、有機物微粉の投入量は100ccとした。
<Barrel Polishing> In the second embodiment, the same barrel 1 as that used in the first embodiment is used as the barrel.
(FIG. 2) was used. Further, as in the case of the first embodiment, a polishing medium and a buffer were also obtained by mixing alumina balls having a diameter of 4 mm, silica balls having the same diameter of 4 mm (polishing media), and organic fine powder (buffer). Using. The amount of the organic fine powder charged was 100 cc.

【0035】そして、セラミック素子容積と研磨媒体容
積の合計量のバレル内容積に対する割合((セラミック
素子容積+研磨媒体容積/バレル内容積)を0.40
(百分率:40%)で一定とするとともに、セラミック
素子と研磨媒体を、セラミック素子の研磨媒体に対する
容積比率(=セラミック素子/研磨媒体)を表2に示す
ような容積比率となるように変化させた。
The ratio ((ceramic element volume + polishing medium volume / barrel internal volume)) of the total amount of the ceramic element volume and the polishing medium volume to the barrel internal volume is 0.40.
(Percentage: 40%), and the ceramic element and the polishing medium were changed so that the volume ratio of the ceramic element to the polishing medium (= ceramic element / polishing medium) became the volume ratio as shown in Table 2. Was.

【0036】[0036]

【表2】 [Table 2]

【0037】そして、セラミック素子、研磨媒体、及び
緩衝材が投入されたバレルを、上記実施形態1の場合と
同じく、180rmp×20分の条件で回転させてセラミ
ック素子2のバレル研磨(乾式バレル研磨)を行った。
Then, the barrel in which the ceramic element, the polishing medium, and the cushioning material have been charged is rotated under the condition of 180 rpm × 20 minutes in the same manner as in the first embodiment, and barrel polishing of the ceramic element 2 (dry barrel polishing) ) Was done.

【0038】<欠け・割れの発生率の測定>各条件での
バレル研磨の終了後、セラミック素子を焼成し、得られ
たセラミック素子(焼結体)について、欠け・割れの発
生率を調べた(但し、試料数n=500)。その結果を
表2に併せて示す。
<Measurement of Chip / Crack Occurrence Rate> After the barrel polishing under each condition was completed, the ceramic element was fired, and the resulting ceramic element (sintered body) was examined for the chip / crack occurrence rate. (However, the number of samples n = 500). The results are also shown in Table 2.

【0039】表2のNo.5,6のように、セラミック素
子容積/研磨媒体容積=1.0以上の条件では、セラミ
ック素子に欠け・割れの発生が認められた。これは、研
磨媒体に対するセラミック素子の割合が大きくなり過ぎ
て、研磨媒体がセラミック素子に衝突する回数が減少
し、セラミック素子の稜線部に十分な丸みを付けること
ができなかったことによるものである。
As shown in Nos. 5 and 6 in Table 2, under the condition that the volume of the ceramic element / the volume of the polishing medium was 1.0 or more, chipping or cracking was observed in the ceramic element. This is because the ratio of the ceramic element to the polishing medium became too large, the number of times the polishing medium collided with the ceramic element was reduced, and the ridge of the ceramic element could not be sufficiently rounded. .

【0040】一方、本発明の範囲内にあるNo.1〜4
(セラミック素子容積/研磨媒体容積=0.2〜0.
8)の場合には、割れや欠けなどを発生することなく、
セラミック素子の稜線部に丸みを付けることができた。
その結果、外部電極がセラミック素子の稜線部で断線す
るようなことのない信頼性の高いセラミック電子部品を
効率よく製造することができた。
On the other hand, Nos. 1 to 4 within the scope of the present invention
(Ceramic element volume / polishing medium volume = 0.2-0.
In the case of 8), without cracking or chipping,
The ridge of the ceramic element could be rounded.
As a result, a highly reliable ceramic electronic component in which the external electrode was not disconnected at the ridge of the ceramic element could be efficiently manufactured.

【0041】なお、上記実施形態1及び2では、セラミ
ック素子が積層セラミックコンデンサの製造に用いられ
る未焼成の積層体である場合を例にとって説明したが、
本発明は種々のセラミック電子部品の製造工程でセラミ
ック素子を研磨して、その稜線部の面取りを行う場合に
広く適用することが可能である。
In the first and second embodiments, the case where the ceramic element is an unfired laminate used for manufacturing a multilayer ceramic capacitor has been described as an example.
INDUSTRIAL APPLICABILITY The present invention can be widely applied to a case where a ceramic element is polished in a manufacturing process of various ceramic electronic components and a ridge portion thereof is chamfered.

【0042】また、上記実施形態1及び2では、未焼成
のセラミック素子を研磨して、その稜線部の面取りを行
う場合を例にとって説明したが、条件によっては、焼成
後のセラミック素子の面取りを行う場合にも適用するこ
とが可能である。
In the first and second embodiments, the case where the unfired ceramic element is polished and the ridge portion is chamfered is described as an example. However, the chamfer of the fired ceramic element may be chamfered depending on conditions. It is also possible to apply when performing.

【0043】また、上記実施形態1,2では、乾式でバ
レル研磨を行う場合について説明したが、条件によって
は、湿式でバレル研磨を行う場合にも本発明を適用する
ことが可能である。
In the first and second embodiments, the case where the barrel polishing is performed in a dry manner has been described. However, the present invention can be applied to the case where the barrel polishing is performed in a wet manner depending on conditions.

【0044】また、上記実施形態1,2では、6角筒状
の形状を有するバレルを用いたが、本発明において、バ
レルの形状に特に制約はなく、公知の種々の形状のバレ
ルを用いることが可能である。
In the first and second embodiments, a barrel having a hexagonal cylindrical shape is used. However, in the present invention, there is no particular limitation on the shape of the barrel, and barrels having various known shapes may be used. Is possible.

【0045】本発明はさらにその他の点においても上記
実施形態に限定されるものではなく、研磨媒体及び緩衝
材の種類、被研磨物であるセラミック素子の具体的な形
状、構造、セラミック素子を構成するセラミックの種
類、具体的な研磨条件などに関し、発明の要旨の範囲内
において種々の応用、変形を加えることが可能である。
In other respects, the present invention is not limited to the above-described embodiment. The type of the polishing medium and the buffer material, the specific shape and structure of the ceramic element to be polished, and the structure of the ceramic element Various applications and modifications can be made within the scope of the gist of the invention with respect to the type of ceramic to be formed, specific polishing conditions, and the like.

【0046】[0046]

【発明の効果】上述のように、本発明(請求項1)のセ
ラミック電子部品の製造方法は、セラミック素子と研磨
媒体の総容積がバレルの内容積の20〜50%の範囲と
なるように、セラミック素子を研磨媒体とともにバレル
に投入し、バレルを回転させるようにしているので、研
磨工程でセラミック素子に割れ、欠け、クラックなどが
発生することを抑制、防止しつつ、セラミック素子を確
実に研磨、面取りして、稜線部に丸みをつけることが可
能になる。その結果、外部電極がセラミック素子の稜線
部で断線するようなことのない信頼性の高いセラミック
電子部品を歩留まりよく製造することができる。
As described above, according to the method for manufacturing a ceramic electronic component of the present invention (claim 1), the total volume of the ceramic element and the polishing medium is in the range of 20 to 50% of the inner volume of the barrel. The ceramic element is put into the barrel together with the polishing medium and the barrel is rotated, so that the ceramic element is reliably prevented while cracking, chipping, cracks, etc. are prevented and generated in the polishing process. By grinding and chamfering, it is possible to round the ridge. As a result, a highly reliable ceramic electronic component in which the external electrode is not disconnected at the ridge of the ceramic element can be manufactured with high yield.

【0047】また、請求項2のセラミック電子部品の製
造方法のように、セラミック素子を研磨して面取りを行
う工程において、セラミック素子の研磨媒体に対する容
積比率(=セラミック素子/研磨媒体)を0.8以下と
した場合、セラミック素子を効率よく研磨して、面取り
を行うことが可能になる。なお、セラミック素子の研磨
媒体に対する容積比率が0.8を超えると、研磨媒体量
に対するセラミック素子量が多くなり過ぎて、研磨媒体
がセラミック素子に衝突する回数が減り、セラミック素
子の稜線部に十分な丸みを付けることができなくなる。
Further, in the step of polishing and chamfering the ceramic element as in the method of manufacturing a ceramic electronic component according to claim 2, the volume ratio of the ceramic element to the polishing medium (= ceramic element / polishing medium) is set to 0.1. When it is 8 or less, it becomes possible to polish the chamfer efficiently and to perform chamfering. If the volume ratio of the ceramic element to the polishing medium exceeds 0.8, the amount of the ceramic element with respect to the amount of the polishing medium becomes too large, and the number of times the polishing medium collides with the ceramic element decreases, and the ceramic element has a sufficient ridge line. Can not be rounded.

【0048】また、請求項3のセラミック電子部品の製
造方法のように、セラミック素子を研磨して面取りを行
う工程を、セラミック素子を焼成する工程の後に実施す
るようにした場合、セラミック素子の稜線部に丸みをつ
けて、チッピングの発生を防止することが可能になり有
意義である。
Further, in the case where the step of polishing and chamfering the ceramic element is performed after the step of firing the ceramic element as in the method of manufacturing a ceramic electronic component according to the third aspect of the present invention, the ridgeline of the ceramic element is provided. The rounding of the portion can prevent chipping, which is significant.

【0049】また、請求項4のセラミック電子部品の製
造方法のように、セラミック素子を研磨して面取りを行
う工程を、未焼成のセラミック素子について行うととも
に、研磨を乾式で実施することにより、セラミック素子
の稜線部に丸みをつけて、チッピングの発生を防止する
ことが可能になるとともに、内部電極とセラミック界面
にクラック(隙間)が形成される、いわゆるウキの発生
を防止することが可能になり、本発明をより実効あらし
めることが可能になる。
Further, the step of polishing and chamfering the ceramic element as in the method of manufacturing a ceramic electronic component according to claim 4 is performed on the unfired ceramic element, and the polishing is performed in a dry manner, whereby the ceramic is obtained. By rounding the ridge of the element, it is possible to prevent the occurrence of chipping and to prevent the formation of cracks (gaps) at the interface between the internal electrode and the ceramic, that is, the occurrence of so-called uki. Thus, the present invention can be made more effective.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態にかかるセラミック電子部
品の製造方法により製造されたセラミック電子部品(積
層セラミックコンデンサ)を示す断面図である。
FIG. 1 is a cross-sectional view showing a ceramic electronic component (multilayer ceramic capacitor) manufactured by a method for manufacturing a ceramic electronic component according to an embodiment of the present invention.

【図2】本発明の一実施形態にかかるセラミック電子部
品の製造方法の一工程(バレル研磨工程)を示す図であ
る。
FIG. 2 is a view showing one step (a barrel polishing step) of a method for manufacturing a ceramic electronic component according to an embodiment of the present invention.

【図3】従来の方法で製造されたセラミック電子部品
(積層セラミックコンデンサ)を示す断面図である。
FIG. 3 is a sectional view showing a ceramic electronic component (multilayer ceramic capacitor) manufactured by a conventional method.

【符号の説明】[Explanation of symbols]

A セラミック素子の稜線部 1a バレルの蓋部 1 バレル 2 セラミック素子 3 研磨媒体 4 緩衝材(有機物微粉) 11 セラミック層 12 内部電極 13 外部電極 X バレルの回転軸 Y バレルの回転方向を示す矢印 A Ridge line of ceramic element 1a Lid of barrel 1 Barrel 2 Ceramic element 3 Polishing medium 4 Buffer material (organic fine powder) 11 Ceramic layer 12 Internal electrode 13 External electrode X Rotation axis of barrel Y Arrow indicating rotation direction of barrel

フロントページの続き (72)発明者 青木 欣也 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 高木 義一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 米田 康信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 3C058 AA01 AA09 AA14 AA18 AB08 CA01 CB02 CB03 CB10 5E001 AB03 AF06 AH06 AH09 AJ01 AJ02 AJ03 5E082 AA01 AB03 BC38 FG26 JJ03 JJ15 PP10 (72) Inventor Kinya Aoki 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Prefecture Murata Manufacturing Co., Ltd. (72) Inventor Yoshikazu Takagi 2-26-10 Tenjin, Nagaokakyo-shi Kyoto Prefecture Murata Manufacturing Co., Ltd. (72) Inventor Yasunobu Yoneda 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (Reference) FG26 JJ03 JJ15 PP10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】セラミック素子を焼成した後、外部電極を
設けることにより製造されるセラミック電子部品の製造
方法であって、 セラミック素子と研磨媒体の総容積がバレルの内容積の
20〜50%の範囲となるように、セラミック素子と研
磨媒体をバレルに投入し、バレルを回転させることによ
り、セラミック素子を研磨して面取りを行い、セラミッ
ク素子の稜線部に丸みを付与する工程を備えていること
を特徴とするセラミック電子部品の製造方法。
1. A method for manufacturing a ceramic electronic component, comprising: providing an external electrode after firing a ceramic element, wherein the total volume of the ceramic element and the polishing medium is 20 to 50% of the inner volume of the barrel. A step of charging a ceramic element and a polishing medium into a barrel so as to be in a range, rotating the barrel, polishing and chamfering the ceramic element, and providing a rounded edge portion of the ceramic element. A method for producing a ceramic electronic component, comprising:
【請求項2】前記セラミック素子を研磨して面取りを行
う工程において、セラミック素子の研磨媒体に対する容
積比率(=セラミック素子/研磨媒体)を0.8以下と
することを特徴とする請求項1記載のセラミック電子部
品の製造方法。
2. A polishing method according to claim 1, wherein in the step of polishing and chamfering the ceramic element, a volume ratio of the ceramic element to the polishing medium (= ceramic element / polishing medium) is set to 0.8 or less. Of manufacturing ceramic electronic components.
【請求項3】前記セラミック素子を研磨して面取りを行
う工程を、前記セラミック素子を焼成する工程の後に実
施することを特徴とする請求項1又は2記載のセラミッ
ク電子部品の製造方法。
3. The method according to claim 1, wherein the step of polishing and chamfering the ceramic element is performed after the step of firing the ceramic element.
【請求項4】前記セラミック素子を研磨して面取りを行
う工程を、前記セラミック素子を焼成する工程の前に、
かつ、乾式で実施することを特徴とする請求項1又は2
記載のセラミック電子部品の製造方法。
4. The method according to claim 1, wherein the step of polishing and chamfering the ceramic element is performed before the step of firing the ceramic element.
3. The method according to claim 1, wherein the dry process is performed.
The manufacturing method of the ceramic electronic component described in the above.
JP2001014334A 2001-01-23 2001-01-23 Manufacturing method of ceramic electronic component Expired - Lifetime JP3921946B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001014334A JP3921946B2 (en) 2001-01-23 2001-01-23 Manufacturing method of ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001014334A JP3921946B2 (en) 2001-01-23 2001-01-23 Manufacturing method of ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2002219644A true JP2002219644A (en) 2002-08-06
JP3921946B2 JP3921946B2 (en) 2007-05-30

Family

ID=18881045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001014334A Expired - Lifetime JP3921946B2 (en) 2001-01-23 2001-01-23 Manufacturing method of ceramic electronic component

Country Status (1)

Country Link
JP (1) JP3921946B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081228A (en) * 2005-09-15 2007-03-29 Tdk Corp Surface mounted electronic component array
JP2007173626A (en) * 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd Capacitor and manufacturing method thereof
JP2008227314A (en) * 2007-03-14 2008-09-25 Tdk Corp Manufacturing method of laminated ceramic electronic component
JP2010010424A (en) * 2008-06-27 2010-01-14 Tdk Corp Method of manufacturing chip component
JP2011171341A (en) * 2010-02-16 2011-09-01 Murata Mfg Co Ltd Method of manufacturing ceramic electronic component, and ceramic electronic component
JP2012094819A (en) * 2010-09-28 2012-05-17 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same
JP2018056266A (en) * 2016-09-28 2018-04-05 株式会社村田製作所 Manufacturing method of electronic component
CN107891314A (en) * 2017-10-25 2018-04-10 湖北亿佳欧电子陶瓷股份有限公司 A kind of Ginding process of ceramic rod
CN110253343A (en) * 2019-05-16 2019-09-20 厦门华信安电子科技有限公司 A kind of multilayer ceramic capacitor dry type beforehand research grinding process and preparation method thereof
US10957489B2 (en) 2016-09-28 2021-03-23 Murata Manufacturing Co., Ltd. Medium and method of manufacturing electronic component

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081228A (en) * 2005-09-15 2007-03-29 Tdk Corp Surface mounted electronic component array
JP2007173626A (en) * 2005-12-22 2007-07-05 Ngk Spark Plug Co Ltd Capacitor and manufacturing method thereof
JP2008227314A (en) * 2007-03-14 2008-09-25 Tdk Corp Manufacturing method of laminated ceramic electronic component
JP4687670B2 (en) * 2007-03-14 2011-05-25 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP2010010424A (en) * 2008-06-27 2010-01-14 Tdk Corp Method of manufacturing chip component
JP4655117B2 (en) * 2008-06-27 2011-03-23 Tdk株式会社 Manufacturing method of chip parts
JP2011171341A (en) * 2010-02-16 2011-09-01 Murata Mfg Co Ltd Method of manufacturing ceramic electronic component, and ceramic electronic component
JP2012094819A (en) * 2010-09-28 2012-05-17 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same
US9177724B2 (en) 2010-09-28 2015-11-03 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and a method for manufacturing the same
JP2018056266A (en) * 2016-09-28 2018-04-05 株式会社村田製作所 Manufacturing method of electronic component
US10957489B2 (en) 2016-09-28 2021-03-23 Murata Manufacturing Co., Ltd. Medium and method of manufacturing electronic component
CN107891314A (en) * 2017-10-25 2018-04-10 湖北亿佳欧电子陶瓷股份有限公司 A kind of Ginding process of ceramic rod
CN107891314B (en) * 2017-10-25 2020-11-03 湖北亿佳欧电子陶瓷股份有限公司 Grinding method of ceramic rod
CN110253343A (en) * 2019-05-16 2019-09-20 厦门华信安电子科技有限公司 A kind of multilayer ceramic capacitor dry type beforehand research grinding process and preparation method thereof

Also Published As

Publication number Publication date
JP3921946B2 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
CN1240057C (en) Glass substrate for magnetic record mediuma nd method for making same
US10957489B2 (en) Medium and method of manufacturing electronic component
KR102066884B1 (en) Electronic component
JP3921946B2 (en) Manufacturing method of ceramic electronic component
JPH1199514A (en) Manufacture of ceramic slurry and manufacturing of ceramic electronic part
JP2005079529A (en) Manufacturing method of ceramic electronic component
US6367134B1 (en) Method of producing a ceramic electronic part
JP2018060998A (en) Medium
JP5045579B2 (en) Manufacturing method of chip parts
JP2005251993A (en) Chip-type electronic component
JPH0666222B2 (en) Method for manufacturing ceramic laminate
JP2996057B2 (en) Manufacturing method of ceramic parts
JP2623657B2 (en) Manufacturing method of multilayer ceramic body
KR102079497B1 (en) Medium and method of manufacturing electronic component
JP2996060B2 (en) Manufacturing method of ceramic parts
KR101139549B1 (en) Apparatus for manufacturing chip-type ceramic electronic component and method for manufacturing chip-type ceramic electronic component
JPH11234071A (en) Manufacture of chip-like electronic component
JP2004079919A (en) Manufacturing method for multilayer electronic component
JP2002254289A (en) Manufacturing method and polishing apparatus for electronic part
JP2003053656A (en) Barrel polishing method
US7799156B2 (en) Method for manufacturing ceramic substrate and ceramic substrate
JP2003039303A (en) Barrel polishing method
CN109365313A (en) A kind of method for separating of crack ceramic body
JPH01234158A (en) Manufacture of laminated ceramic body
JPH0714743A (en) Production of ceramic electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3921946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

EXPY Cancellation because of completion of term