JP2007074636A - 整数分周回路 - Google Patents

Abstract

【課題】デューティ比５０％の奇数分周と偶数分周の出力を、容易に切り替えて得ること、さらに奇数分周比を選択可能とする。
【解決手段】シフトレジスタ１００のＦＦの隣接する第１，第２の出力信号Ａ，Ｂの出力が入力される帰還信号作成部２００とを備え、シフトレジスタ１００の信号入力端子Ｄに帰還信号作成部２００の帰還信号Ｃを入力する。信号入力端子Ｄに帰還信号Ｃを入力し、クロック入力端子ＣＫに信号反転回路３１０で反転の被分周信号ＣＬＫを入力するＤ−ＦＦ３２０と、一方の入力端子にＤ−ＦＦ３２０出力信号、他方の入力端子にシフトレジスタ１００の第３の出力信号Ｆ（シフトレジスタ１００を構成する初段のＦＦの出力信号に限定される）が入力される論理積回路３３０とから構成の分周出力作成部３００と、帰還信号作成部２００に、奇数か偶数の分周を切り替える切替指令信号ＯＤＤＥＶＥＮを入力し奇数と偶数分周の選択を行う。
【選択図】図２

Description

本発明は、主にデジタル機器に使用され半導体装置に集積化される整数分周回路に関するものである。

従来、半導体装置において集積化される分周器の出力としてデューティ比が５０％であることが、特に必要な場合が多い。また奇数分周比での分周出力においてもそのデューティ比が５０％で出力できることが要求される。

この奇数分周，偶数分周の切り替え、さらには奇数分周比，偶数分周比の切り替えを行うことは、例えばＴＦＴ液晶パネルなどの水平スキャン信号を作成する場合に、いろいろな種類の画素数の液晶パネルを駆動表示させる上で重要な要素となっている。

特許文献１には、デューティ比５０％出力の奇数分周比の分周出力を得る奇数分周器が記載されている。図４は奇数分周回路の構成を示すブロック図である。図４に示すように、被分周信号ＣＬＫを偶数分周回路１により２Ｎ＋１（Ｎは整数）で分周して信号７を得る。

一方、被分周信号ＣＬＫの位相を信号反転回路２により反転して信号６を得る。Ｎ＋１のビットを有するシフトレジスタ３の信号入力端子Ｄに信号７を、また、クロック入力端子ＣＫに信号６を各々入力して、信号７をＮ＋０．５ビット遅延した信号８を得る。ついで、信号７と信号８の排他的論理和をとることにより、デューティ比５０％出力の奇数分周した信号９を作成している。

図５にはその動作波形を示す。図５では、２Ｎ＋１＝５（Ｎ＝２）すなわち５分の１分周の場合を示している。
特開昭６３−７９４２０号公報

しかしながら、奇数分周比と偶数分周比の両方の出力を切り替えて使用する場合において、奇数分周回路では、デューティ比５０％出力の２Ｎ＋１の奇数分周出力を得ることができるが、同回路において偶数分周への切り替えを行って２Ｎの偶数分周比の出力を容易には取り出すことができなかった。

前述したように、分周回路による分周出力を、ＴＦＴ液晶パネルなどの水平スキャン信号に適用しようとした場合、いろいろな種類の画素数の液晶パネルを駆動表示させる上で不都合が生じていた。様々な画素数の液晶パネル表示用に液晶パネルに供給する水平スキャン信号出力として、一般にはデューティ比５０％の整数分周出力を用意しなければならず、個々に分周回路を設けなければならないという問題があった。

本発明は、前記従来技術の問題を解決することに指向するものであり、デューティ比５０％の奇数分周出力と、デューティ比５０％の偶数分周出力とを、容易に切り替えて得ることができ、さらにシフトレジスタを構成するＦＦの隣接する第１，第２の出力信号の選択によって奇数分周比を選択可能な整数分周回路を提供することを目的とする。

前記の目的を達成するために、本発明に係る整数分周回路は、クロック入力端子に被分周信号が入力されるシフトレジスタと、シフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号を入力し、シフトレジスタの信号入力端子に入力の帰還信号を出力する帰還信号作成部と、信号入力端子に帰還信号作成部の帰還信号を入力し、クロック入力端子に反転回路で反転された被分周信号が入力されるＤフリップフロップ、および一方の入力端子にＤフリップフロップの出力信号が入力され、他方の入力端子にシフトレジスタの第３の出力信号が入力される論理積回路からなる分周出力作成部とを備え、帰還信号作成部と分周出力作成部に切替指令信号を入力して奇数分周あるいは偶数分周を切り替えることを特徴とする。

また、前記整数分周回路において、シフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号を隣接する対として任意に選択することを特徴とする。

前記構成によれば、デューティ比５０％の奇数分周と偶数分周の出力を、容易に切り替えて得ることができ、さらにシフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号の選択により奇数分周比を選択することができる。

本発明によれば、デューティ比５０％の奇数分周と偶数分周の出力を、容易に切り替えて得ることができ、さらにシフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号の選択により奇数分周比を選択することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

図１は本発明の実施の形態における整数分周回路を示したブロック図であり、図１において、１００はシフトレジスタ、２００は帰還信号作成部、３００は分周出力作成部である。また、図２は整数分周回路の各ブロックの回路構成を示す図である。

図１，図２において、クロック入力端子ＣＫに被分周信号ＣＬＫが入力されるシフトレジスタ１００と、このシフトレジスタ１００を構成する複数のフリップフロップ（以下、ＦＦという）の隣接する第１の出力信号Ａ，第２の出力信号Ｂの２つの出力が入力される帰還信号作成部２００とを備え、シフトレジスタ１００の信号入力端子Ｄに帰還信号作成部２００の出力する帰還信号Ｃを入力している。

また、信号入力端子Ｄに帰還信号作成部２００の出力する帰還信号Ｃを入力し、クロック入力端子ＣＫに信号反転回路３１０で反転された被分周信号ＣＬＫが入力されるＤフリップフロップ（以下、Ｄ−ＦＦという）３２０と、一方の入力端子にこのＤ−ＦＦ３２０の出力信号が入力され、他方の入力端子にシフトレジスタ１００の第３の出力信号Ｆ（シフトレジスタ１００を構成する初段のＦＦ１１０の出力信号に限定される）が入力される論理積回路３３０とから構成される分周出力作成部３００と、帰還信号作成部２００に、奇数分周か偶数分周を切り替える切替指令信号ＯＤＤＥＶＥＮを入力することで、奇数分周と偶数分周の選択を行う。この切替指令信号ＯＤＤＥＶＥＮは、「ロー」入力では、帰還信号作成部２００の第２の出力信号Ｂを無効にするとともに、分周出力作成部３００のＤ−ＦＦ３２０をセット状態にしている。

次に、整数分周回路の動作について図２を参照しながら図３−１，図３−２のタイミングチャートに基づき説明する。まず、図３−１の（ＯＤＤＥＶＥＮ＝ハイ）において、時刻ｔ１以前のシフトレジスタ１００はリセット状態とする。時刻ｔ１でシフトレジスタ１００を構成するＦＦ１１０のＱ出力が被分周信号ＣＬＫの立ち上がりタイミングで「ロー」から「ハイ」へ移行し、以後順次時刻ｔ２，ｔ３，ｔ４でＦＦ１２０，ＦＦ１３０，ＦＦ１４０のＱ出力が「ロー」から「ハイ」へ移行する。

分周比の奇数偶数選択の切替指令信号ＯＤＤＥＶＥＮは「ハイ」入力の奇数分周が選択されているとすると、時刻ｔ５では帰還信号作成部２００を構成するＮＡＮＤ回路２２０の出力信号ＮＢは「ロー」から「ハイ」へ移行し、帰還信号作成部２００を構成するＮＡＮＤ回路２１０の出力すなわち帰還信号Ｃは「ハイ」から「ロー」へ移行する。この帰還信号Ｃが、シフトレジスタ１００の初段ＦＦ１１０の信号入力端子Ｄに入力されているので、時刻ｔ６でＦＦ１１０のＱ出力が「ハイ」から「ロー」へ移行し、以後順次時刻ｔ７，ｔ８，ｔ９でＦＦ１２０，ＦＦ１３０，ＦＦ１４０のＱ出力が「ハイ」から「ロー」へ移行し、時刻ｔ１０でＮＡＮＤ回路２２０の出力信号ＮＢは「ハイ」から「ロー」へ移行する。

また、帰還信号Ｃは時刻ｔ９で「ロー」から「ハイ」へ移行するので、時刻ｔ１０ではＦＦ１１０のＱ出力は「ロー」から「ハイ」へ移行する。シフトレジスタ１００と帰還信号作成部２００の動作は時刻ｔ１０以降、時刻ｔ１から時刻ｔ１０までの動作と同じ動作が繰り返される。

一方、帰還信号Ｃは分周出力作成部３００を構成するＤ−ＦＦ３２０と被分周信号ＣＬＫの反転信号で被分周信号ＣＬＫの半周期（Ｔ／２）遅らされてＤ−ＦＦ３２０のＱ出力には信号Ｅが出力される。また、帰還信号Ｃは、シフトレジスタ１００の初段ＦＦ１１０のＱ出力として被分周信号ＣＬＫの１周期（Ｔ）遅らされて第３の出力信号Ｆを得ている。この第３の出力信号Ｆと信号Ｅを論理積回路３３０で論理積をとることによって時刻ｔ１から時刻ｔ５．５まで「ハイ」期間で時刻ｔ５．５から時刻ｔ１０まで「ロー」期間となる９分の１分周出力を分周信号出力ＤＥＶＯＵＴに出力することができる。本実施の形態では２Ｎ＋１＝９、Ｎ＝４の場合を図示している。

次に、分周比の奇数偶数選択の切替指令信号ＯＤＤＥＶＥＮの入力信号は「ロー」入力の偶数分周が選択されている場合、すなわち、２Ｎ＝８となる８分の１分周出力を得る動作を説明する。

切替指令信号ＯＤＤＥＶＥＮの入力信号が「ロー」入力であるため、帰還信号作成部２００のＮＡＮＤ回路２２０の出力信号ＮＢは「ハイ」レベル固定となり、帰還信号ＣはＦＦ１４０のＱ出力（出力信号Ａ）の反転信号となる。また、分周出力作成部３００のＤ−ＦＦ３２０は常にセット状態であるため、分周出力作成部３００の分周信号出力ＤＥＶＯＵＴにはシフトレジスタ１００の第３の出力信号ＦであるＦＦ１１０のＱ出力の信号がそのまま出力される。

図３−２の（ＯＤＤＥＶＥＮ＝ロー）に図示しているように、帰還信号Ｃは時刻ｔ４で「ハイ」から「ロー」へ移行するので、ＦＦ１１０のＱ出力は時刻ｔ５で「ハイ」から「ロー」へ移行する。次に帰還信号Ｃが「ロー」から「ハイ」へ移行するのは時刻ｔ８であり、時刻ｔ９でＦＦ１１０のＱ出力（第３の出力信号Ｆ）は「ロー」から「ハイ」へ移行する。時刻ｔ９以降は同じ動作が繰り返され、分周信号出力ＤＥＶＯＵＴには被分周信号ＣＬＫの８分の１分周出力をデューティ比５０％で出力することができる。

以上説明したように、切替指令信号ＯＤＤＥＶＥＮの入力が「ハイ」の場合は２Ｎ＋１分周を行い、切替指令信号ＯＤＤＥＶＥＮの入力が「ロー」の場合は２Ｎ分周を行うことができる整数分周回路を得ることができる。ここでＮの値は、シフトレジスタ１００の第１，第２の出力信号Ａ，Ｂの選択をどの隣接したＦＦの出力に設定するかで連続的に決定することができるので、この設定選択に関して各ＦＦの出力端子にスイッチ回路を設けて奇数，偶数分周や分周比の切り替えをプログラマブル化することも可能である。

本発明に係る整数分周回路は、デューティ比５０％の奇数分周と偶数分周の出力を、容易に切り替えて得ることができ、さらにシフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号の選択により奇数分周比を選択することができ、主にデジタル機器に使用され半導体装置に集積化される整数分周器として有用である。

本発明の実施の形態における整数分周回路を示したブロック図 本実施の形態における整数分周回路の各ブロックの回路構成を示す図 本実施の形態における整数分周回路の（ＯＤＤＥＶＥＮ＝ハイ）のときの動作を示すタイミングチャート 本実施の形態における整数分周回路の（ＯＤＤＥＶＥＮ＝ロー）のときの動作を示すタイミングチャート 従来の奇数分周回路を示したブロック図 従来の奇数分周回路の動作を示すタイミングチャート

符号の説明

１ 偶数分周回路
２，３１０ 信号反転回路
３，１００ シフトレジスタ
４ 排他的論理和回路
１１０，１２０，１３０，１４０，１５０ ＦＦ
２００ 帰還信号作成部
２１０，２２０ ＮＡＮＤ回路
３００ 分周出力作成部
３２０ Ｄ−ＦＦ
３３０ 論理積回路
Ａ 第１の出力信号
Ｂ 第２の出力信号
Ｃ 帰還信号
Ｆ 第３の出力信号
ＣＬＫ 被分周信号
ＯＤＤＥＶＥＮ 切替指令信号
ＤＥＶＯＵＴ 分周信号出力

Claims (2)

1. クロック入力端子に被分周信号が入力されるシフトレジスタと、前記シフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号を入力し、前記シフトレジスタの信号入力端子に入力の帰還信号を出力する帰還信号作成部と、信号入力端子に前記帰還信号作成部の帰還信号を入力し、クロック入力端子に反転回路で反転された前記被分周信号が入力されるＤフリップフロップ、および一方の入力端子に前記Ｄフリップフロップの出力信号が入力され、他方の入力端子に前記シフトレジスタの第３の出力信号が入力される論理積回路からなる分周出力作成部とを備え、
   前記帰還信号作成部と前記分周出力作成部に切替指令信号を入力して奇数分周あるいは偶数分周を切り替えることを特徴とする整数分周回路。
2. 前記シフトレジスタを構成するフリップフロップで隣接する第１，第２の出力信号を隣接する対として任意に選択することを特徴とする請求項１記載の整数分周回路。
   

Images