JP2007072932A - Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 - Google Patents
Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 Download PDFInfo
- Publication number
- JP2007072932A JP2007072932A JP2005261696A JP2005261696A JP2007072932A JP 2007072932 A JP2007072932 A JP 2007072932A JP 2005261696 A JP2005261696 A JP 2005261696A JP 2005261696 A JP2005261696 A JP 2005261696A JP 2007072932 A JP2007072932 A JP 2007072932A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- sdram
- ddr
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】画像処理装置において、DDR−SDRAMを画像メモリとして採用した場合に、画像メモリへのアクセス時に、エラーが生じた場合に、そのエラー原因をすぐに判断でき、データ破壊等を防止して、画像データの処理の高速化をすることが望まれていた。
【解決手段】DDR−SDRAMの記憶領域を、データ格納領域41とテーブル格納領域42とに分ける。テーブル格納領域42のテーブル情報に、アクセスするデータ格納領域に記憶されているデータのヘッダー部分(期待値データ)を記憶させておく。モジュールは、アクセスしたデータ格納領域41のデータと、期待値データとを比較して、正しく処理が行われているか否かを即座に判断できる。そして、もし両者が一致していなければ、CPU1へ直ちに報告し、データ破壊を防止できる。
【選択図】 図3
【解決手段】DDR−SDRAMの記憶領域を、データ格納領域41とテーブル格納領域42とに分ける。テーブル格納領域42のテーブル情報に、アクセスするデータ格納領域に記憶されているデータのヘッダー部分(期待値データ)を記憶させておく。モジュールは、アクセスしたデータ格納領域41のデータと、期待値データとを比較して、正しく処理が行われているか否かを即座に判断できる。そして、もし両者が一致していなければ、CPU1へ直ちに報告し、データ破壊を防止できる。
【選択図】 図3
Description
この発明は、DDR−SDRAMのアクセス制御方法およびそのアクセス制御方法が採用された画像処理装置に関する。
読み取った画像データに種々の処理をし、複写画像を出力する画像処理装置として、デジタルカラー複写機が公知である。かかるデジタルカラー複写機では、処理すべき画像データ量が多く、処理の高速化が必要である。
画像データの処理の高速化を実現するため、近年のデジタルカラー複写機には、画像データのメモリとして、DDR−SDRAMが採用されている。DDR−SDRAMとは、「Double Data Rate Synchronous Dynamic Random-Access Memory 」の略称であり、SDRAMの改良版である。DDR−SDRAMは、クロックの立ち上がりと立ち下がりの両方のタイミングを使うことで、従来の2倍の転送速度を実現したメモリである。従来のSDRAMが、1クロックで1つのデータを転送するのに対し、DDR−SDRAMは、2つのデータ転送ができる。たとえば、メモリバスが100MHzで動作しているときは、従来のSDRAMが200MHzで動作しているときとほぼ同じ転送速度になる。
画像データの処理の高速化を実現するため、近年のデジタルカラー複写機には、画像データのメモリとして、DDR−SDRAMが採用されている。DDR−SDRAMとは、「Double Data Rate Synchronous Dynamic Random-Access Memory 」の略称であり、SDRAMの改良版である。DDR−SDRAMは、クロックの立ち上がりと立ち下がりの両方のタイミングを使うことで、従来の2倍の転送速度を実現したメモリである。従来のSDRAMが、1クロックで1つのデータを転送するのに対し、DDR−SDRAMは、2つのデータ転送ができる。たとえば、メモリバスが100MHzで動作しているときは、従来のSDRAMが200MHzで動作しているときとほぼ同じ転送速度になる。
DDR−SDRAMのアクセスは、画像処理装置では、専用のASIC(Application Specific Integrated Circuit :注文設計による特定用途向けのIC)により行われる。画像処理装置において、DDR−SDRAMを画像メモリとして採用した場合、ASICのモジュールによって、DDR−SDRAMのアクセスおよびデータ処理が適正にできれば、画像処理装置全体の制御を管理するCPUのASICへの介在が少なくなり、処理の高速化が実現できる。
なお、データの転送自体の高速化の方法としては、たとえば特許文献1に記載のパケット転送方法が存在する。
特開2003−289315号公報
画像処理装置において、DDR−SDRAMを画像メモリとして採用した場合に、画像メモリへのアクセスの高速化や画像メモリから読み出した画像データの処理の高速化および適正化には、改善の余地が十分にあった。
この発明は、ASICのモジュールによるDDR−SDRAMへのアクセス処理の方法の改良を提案するものである。
この発明は、ASICのモジュールによるDDR−SDRAMへのアクセス処理の方法の改良を提案するものである。
この発明は、DDR−SDRAMを画像メモリとして採用した場合に、CPUの介在を少なくして、ASICによりDDR−SDRAMのアクセス制御を行い、画像データを高速で適切に処理できる方法を提供することを主たる目的とする。
また、この発明は、DDR−SDRAMにおける記憶領域から無駄な領域を少なくして、有効利用を図ることのできるアクセス制御方法を提供することを他の目的とする。
また、この発明は、DDR−SDRAMにおける記憶領域から無駄な領域を少なくして、有効利用を図ることのできるアクセス制御方法を提供することを他の目的とする。
請求項1記載の発明は、DDR−SDRAMの記憶領域を、データ格納領域とテーブル格納領域とに分け、モジュールによってデータ格納領域をアクセスし、データをライト/リードしたい場合、モジュールは、まず、テーブル格納領域をアクセスしてテーブル情報を読み出し、モジュールは、テーブル情報からアクセスするデータ格納領域のアドレスおよびデータサイズを入手し、モジュールは、入手したデータ格納領域のアドレスに対してアクセスする方法であって、前記テーブル情報に、当該テーブル情報が指し示すテーブル格納領域のデータのヘッダー部分を示す期待値データを記憶させておき、
前記モジュールは、アクセスしたデータ格納領域のデータを取得後、前記テーブル情報から得た期待値データと比較し、処理継続の是非を判別することを特徴とする、DDR−SDRAMのアクセス制御方法である。
前記モジュールは、アクセスしたデータ格納領域のデータを取得後、前記テーブル情報から得た期待値データと比較し、処理継続の是非を判別することを特徴とする、DDR−SDRAMのアクセス制御方法である。
請求項2記載の発明は、前記モジュールは、ASICにセットされており、前記モジュールには、前記テーブル格納領域を示すアドレスが予めセットされていて、起動により、自動的に前記テーブル格納領域のセットされたアドレスをアクセスすることを特徴とする、請求項1記載のDDR−SDRAMのアクセス制御方法である。
請求項3記載の発明は、前記DDR−SDRAMを画像データ記憶用メモリとして用い、前記アクセス制御方法が画像データ処理時に使用されることを特徴とする、請求項1または2記載の方法を採用した画像処理装置である。
請求項3記載の発明は、前記DDR−SDRAMを画像データ記憶用メモリとして用い、前記アクセス制御方法が画像データ処理時に使用されることを特徴とする、請求項1または2記載の方法を採用した画像処理装置である。
この発明によれば、テーブル格納領域のテーブル情報には、当該テーブルが指し示す領域にあるデータのヘッダー部分(最初の数バイト分、以下、これを「期待値データ」と称する。)が記憶されている。
通常、DDR−SDRAMへのアクセスは、バースト(256bit)単位であるため、1バースト分のテーブルの記憶領域の全てが使用されているわけではなく、未使用の領域(User bit)が存在するのが普通である。この未使用の領域を利用して、この発明では、テーブルが指し示す領域にあるデータのヘッダー部分(期待値データ)が記憶されている。
通常、DDR−SDRAMへのアクセスは、バースト(256bit)単位であるため、1バースト分のテーブルの記憶領域の全てが使用されているわけではなく、未使用の領域(User bit)が存在するのが普通である。この未使用の領域を利用して、この発明では、テーブルが指し示す領域にあるデータのヘッダー部分(期待値データ)が記憶されている。
モジュールは、テーブル情報に従ってデータ格納領域の特定アドレスをアクセスする。アクセスした後のデータ処理がおかしい場合に、テーブル情報が間違っているのか、アクセスした領域のデータが間違っているのかが切り分けられない。そこで、テーブルの空き領域に、当該テーブルが指し示す領域にあるデータのヘッダー部分(期待値データ)を記憶させておくことにより、データ格納領域へのアクセス時に、その領域に記憶されているデータと、期待値データとを比較することにより、テーブルの設定間違いか、記憶されているデータの誤りかが、判別できる。また、データと期待値データとが一致していなければ、CPUに通知する構成を持つことも可能である。
この発明によれば、テーブルの設定が間違いか、データが間違いかがすぐに判断できる。また、データ格納領域へのアクセスが正しくなかった場合に、CPUに通知することによって、余分なアクセスや当該データ格納領域のデータ破壊を防止することができる。
以下には、図面を参照して、この発明の具体的な実施形態について説明をする。
図1は、この発明の一実施形態に係る画像処理装置の制御回路の構成を示す簡易なブロック図である。図1を参照して、画像処理装置には、CPU1、スキャナ2、画像形成エンジン3、画像データ記憶用メモリとしてのDDR−SDRAM4、およびASIC5が備えられている。
図1は、この発明の一実施形態に係る画像処理装置の制御回路の構成を示す簡易なブロック図である。図1を参照して、画像処理装置には、CPU1、スキャナ2、画像形成エンジン3、画像データ記憶用メモリとしてのDDR−SDRAM4、およびASIC5が備えられている。
DDR−SDRAM4の記憶領域は、データ格納領域41およびテーブル格納領域42に区画されている。ASIC5がデータ格納領域41にデータをライト/リードしたい場合は、まず、テーブル格納領域42に準備されたテーブルの情報を読むことにより、テーブル格納領域41内のアクセスするアドレスや、データサイズ等がわかる構成とされている。
図2に、テーブル格納領域42に記憶されているテーブル42Aの一例を示す。DDR−SDRAM4へのアクセスは、バースト(256bit)単位であるため、1つのテーブル42Aは、基本的には32bit×8の容量により構成されている。そして、このテーブル42Aには、リードするときの開始アドレスである「Source Address」、ライトするときの開始アドレスである「Destination Address」、データサイズを表わす「Size」、テーブルのアドレスを表わす「Next Decriptor Address」(このテーブルのアドレスは、データがデータ格納領域に分散して記憶されている場合に、そのデータを読み出すために必要な次のテーブルを知らせるためのアドレスである。)、制御情報が記憶された「Control」(この制御情報とは、次のテーブルがあるか否か、テーブルを使い終わったときに、CPUに報告をするか否かといった情報である。)、予備領域として予約された「Reserved」等が含まれている。
テーブル42Aには、以上の情報が記憶されているが、テーブル42Aには、これら情報記憶に使用している領域以外に、未使用領域(User bit)が存在する。User bitは、テーブル42Aをアクセスするときに、使用することがなくてもアクセスする必要があり、いわば、DDR−SDRAM4の領域を無駄使いしていることになる。 そこで、この実施形態では、テーブル42Aにおける未使用領域、すなわちUser bitを有効活用し、当該テーブルが指し示すデータ格納領域にあるデータのヘッダー部分(以下「期待値データ」という)を記憶させておく。それにより、モジュールは、アクセスしたデータ格納領域のデータが誤りであるか、テーブル設定が誤りであるかを判別できる。
図1に戻って、ASIC5には、多数のモジュール(独立して扱えるソフトウェアやハードウェアのまとまり)がセットされている。このモジュールが、DDR−SDRAM4のテーブル格納領域42を、まずリードアクセスするのであるが、テーブル42Aは、アクセスするモジュール専用のもので、他のモジュールと使い回すことはない。つまり、同時に同一領域への複数アクセスは発生しない。そのため、モジュールからアクセスされるテーブル42Aに、そのモジュール専用のデータを格納しておき、アクセス時にその専用データをモジュールに受け渡すようにすれば、モジュールがセットされたASIC5に対し、たとえばCPU1が制御コマンドを与えるためにアクセスする回数を減らすことができる。また、テーブル42Aの未使用領域を有効に活用することができる。
図3は、ASIC5にセットされたモジュールとDDR−SDRAM4との間の動作を表わすフローチャートである。図3の流れに従って、図1におけるASIC5によるDDR−SDRAM4のアクセス制御の動作について説明をする。
CPU1は、DDR−SDRAM4のデータ格納領域41に処理するデータをセットする(ステップS1)。また、データ格納領域41におけるデータのアドレス、サイズを指し示したテーブルを、テーブル格納領域42にセットする。このとき、テーブル42A内の空き領域(User bit)に期待値データをセットしておく(ステップS2)。
CPU1は、DDR−SDRAM4のデータ格納領域41に処理するデータをセットする(ステップS1)。また、データ格納領域41におけるデータのアドレス、サイズを指し示したテーブルを、テーブル格納領域42にセットする。このとき、テーブル42A内の空き領域(User bit)に期待値データをセットしておく(ステップS2)。
次いで、これから起動させるASIC5内のモジュール(Aとする)に、テーブル格納領域42を指し示すアドレスをセットする(ステップS3)。
そして、ASIC5のモジュールAを起動させると、モジュールAは自動的にテーブル格納領域42にアクセスし、テーブル42Aのデータを取得する。このとき、同時に、テーブル42A内の期待値データも取得している(ステップS4)。
そして、ASIC5のモジュールAを起動させると、モジュールAは自動的にテーブル格納領域42にアクセスし、テーブル42Aのデータを取得する。このとき、同時に、テーブル42A内の期待値データも取得している(ステップS4)。
そして、取得したテーブル42Aのデータより、データ格納領域のアドレスおよびデータサイズを知ることができるので、モジュールAは、データ格納領域41をアクセスし、処理データを読み出す(ステップS5)。
そして、データ格納領域41から読み出した処理データと、ステップS4で取得した期待値データとを比較し、両者が一致していれば、通常の処理へ進む。しかし、両者が一致していなければ、テーブルの設定間違いか、またはアクセスしたデータが間違いであるかのいずれかであるから、それをCPU1へ通知する(ステップS6)。
そして、データ格納領域41から読み出した処理データと、ステップS4で取得した期待値データとを比較し、両者が一致していれば、通常の処理へ進む。しかし、両者が一致していなければ、テーブルの設定間違いか、またはアクセスしたデータが間違いであるかのいずれかであるから、それをCPU1へ通知する(ステップS6)。
以上により、テーブルの設定間違いか、記憶されたデータの間違いかが、すぐに判断できる。また、アクセス領域が正しくなかった場合に、CPU1に通知することによって、余分なアクセスや当該アクセス領域のデータ破壊を防止することができる。
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
4 DDR−SDRAM
5 ASIC
41 データ格納領域
42 テーブル格納領域
42A テーブル
5 ASIC
41 データ格納領域
42 テーブル格納領域
42A テーブル
Claims (3)
- DDR−SDRAMの記憶領域を、データ格納領域とテーブル格納領域とに分け、
モジュールによってデータ格納領域をアクセスし、データをライト/リードしたい場合、
モジュールは、まず、テーブル格納領域をアクセスしてテーブル情報を読み出し、
モジュールは、テーブル情報からアクセスするデータ格納領域のアドレスおよびデータサイズを入手し、
モジュールは、入手したデータ格納領域のアドレスに対してアクセスする方法であって、
前記テーブル情報に、当該テーブル情報が指し示すテーブル格納領域のデータのヘッダー部分を示す期待値データを記憶させておき、
前記モジュールは、アクセスしたデータ格納領域のデータを取得後、前記テーブル情報から得た期待値データと比較し、処理継続の是非を判別することを特徴とする、DDR−SDRAMのアクセス制御方法。 - 前記モジュールは、ASICにセットされており、
前記モジュールには、前記テーブル格納領域を示すアドレスが予めセットされていて、起動により、自動的に前記テーブル格納領域のセットされたアドレスをアクセスすることを特徴とする、請求項1記載のDDR−SDRAMのアクセス制御方法。 - 前記DDR−SDRAMを画像データ記憶用メモリとして用い、
前記アクセス制御方法が画像データ処理時に使用されることを特徴とする、請求項1または2記載の方法を採用した画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261696A JP2007072932A (ja) | 2005-09-09 | 2005-09-09 | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261696A JP2007072932A (ja) | 2005-09-09 | 2005-09-09 | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007072932A true JP2007072932A (ja) | 2007-03-22 |
Family
ID=37934297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261696A Withdrawn JP2007072932A (ja) | 2005-09-09 | 2005-09-09 | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007072932A (ja) |
-
2005
- 2005-09-09 JP JP2005261696A patent/JP2007072932A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550439B2 (ja) | Ecc制御装置 | |
KR100337056B1 (ko) | 상이한 주파수로 동작하는 버스사이에 전송되는 데이터를버퍼링하는 디바이스 및 방법 | |
JP5908375B2 (ja) | 半導体記憶装置 | |
JP2005502144A (ja) | プロセッサ性能を改善するためのフラッシュバーストモードを利用する方法および装置 | |
JP2006127515A (ja) | メモリモジュール内でのインターフェースタイミングを制御するメモリシステム及びタイミング制御方法 | |
KR20170076106A (ko) | 제어회로 및 제어회로를 포함하는 메모리 장치 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP2007072930A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
JP2008210088A (ja) | メモリコントローラ、半導体メモリのアクセス制御方法およびシステム | |
JP2007072932A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
JPH1011348A (ja) | Dramの制御装置およびそのdram | |
CN1297892C (zh) | 用于微处理器的中断控制器 | |
WO2019000456A1 (zh) | 传输数据掩码的方法、内存控制器、内存芯片和计算机系统 | |
JP2007072931A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
JP4637693B2 (ja) | 画像入力装置 | |
JP2007206853A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
JP2006209371A (ja) | 制御装置 | |
JP2008071290A (ja) | メモリコントローラおよびホストコンピュータ | |
JP2002259229A (ja) | メモリデータ誤り訂正方式 | |
JP4867395B2 (ja) | メモリ制御回路及び印刷装置 | |
JP2853555B2 (ja) | 記憶制御装置 | |
JP2006262099A (ja) | 電子機器 | |
JP2005157958A (ja) | 半導体集積回路装置及びこれを用いた電子機器 | |
JP2006095946A (ja) | 印刷装置 | |
JP2008077389A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070808 |