JP2007049274A - 多機能ディジタルフィルタ - Google Patents
多機能ディジタルフィルタ Download PDFInfo
- Publication number
- JP2007049274A JP2007049274A JP2005229365A JP2005229365A JP2007049274A JP 2007049274 A JP2007049274 A JP 2007049274A JP 2005229365 A JP2005229365 A JP 2005229365A JP 2005229365 A JP2005229365 A JP 2005229365A JP 2007049274 A JP2007049274 A JP 2007049274A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- output
- input
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】複数の処理機能を発揮する多機能ディジタルフィルタの提供。
【解決手段】シフトレジスタ部SRA,SRBと乗算器A1〜An,B0〜Bn及び加算器11a,11bを有し所定伝達関数H(z)の演算部11と、該演算部11出力の第1信号Diirを保持し帰還信号FBとして出力の信号保持部DFFと、量子化器12と、該量子化器12入出力の差と第1信号Diirとを加算し加減算信号AD生成の加減算部13とを備え、入力信号D(i)の各サンプリング周期Ts内の前半期間TFに、該入力信号D(i)を演算部11に供給しシフトレジスタSRAにて遅延信号X0〜Xnを発生させ、伝達関数H(z)で表わされるディジタルフィルタリング後の第1信号Diir出力とし、各サンプリング周期Ts内の後半期間TRに、帰還信号FBを量子化器12に供給し、加減算信号ADを演算部11に供給してシフトレジスタSRBにて遅延信号X0〜Xnを発生させ、演算部11をノイズシェーピングフィルタとして機能させ、量子化器12の出力を再量子化の第2信号とする。
【選択図】 図2
【解決手段】シフトレジスタ部SRA,SRBと乗算器A1〜An,B0〜Bn及び加算器11a,11bを有し所定伝達関数H(z)の演算部11と、該演算部11出力の第1信号Diirを保持し帰還信号FBとして出力の信号保持部DFFと、量子化器12と、該量子化器12入出力の差と第1信号Diirとを加算し加減算信号AD生成の加減算部13とを備え、入力信号D(i)の各サンプリング周期Ts内の前半期間TFに、該入力信号D(i)を演算部11に供給しシフトレジスタSRAにて遅延信号X0〜Xnを発生させ、伝達関数H(z)で表わされるディジタルフィルタリング後の第1信号Diir出力とし、各サンプリング周期Ts内の後半期間TRに、帰還信号FBを量子化器12に供給し、加減算信号ADを演算部11に供給してシフトレジスタSRBにて遅延信号X0〜Xnを発生させ、演算部11をノイズシェーピングフィルタとして機能させ、量子化器12の出力を再量子化の第2信号とする。
【選択図】 図2
Description
本発明は、入力信号に対して複数のディジタル信号処理機能を発揮する多機能ディジタルフィルタに関する。
通信や音声、画像処理その他の信号処理技術分野では、アナログ信号処理技術に代わってディジタル信号処理技術が広く用いられ、ディジタル信号処理システムを構成する上で、ディジタルフィルタとノイズシェーピング回路が有用な構成要素となっている。
ディジタルフィルタは説明するまでもなく様々な用途に利用されている。ノイズシェーピング回路は、ディジタル信号の量子化ビット数を高ビットから低ビットに変換するための変換器や、D/A変換器、A/D変換器等に利用されており(特許文献1参照)、旧来から知られている雑音低減技術よりも効果的に折返し雑音と量子化雑音を低減することができるという優れた機能を有している。
例えば、ノイズシェーピング回路を用いていない従来のA/D変換器では、アナログ信号を予めアナログローパスフィルタ(前置フィルタ)で所望の信号帯域BWに制限してからA/D変換することで折り返し雑音を低減することとしていた。しかし、この旧来の雑音低減技術によると、折返し雑音を十分小さくするためには信号帯域BW以上の周波数域での減衰量が大きく且つ急峻な遷移特性(カットオフ特性)を有する高次の前置フィルタが必要となり、位相ひずみ等を生じさせないように特性の良い前置フィルタをアナログローパスフィルタで形成することが技術的に難しかった。
また、量子化雑音は信号帯域BW内においてほぼ平坦な周波数分布特性を有することから前置フィルタでは除去することができず、その雑音の大きさはLSB(Least Significant Bit)に比例することとなるため、ディジタル信号の量子化ビット数(quantization bit rate)を上げることが量子化雑音を低減するための最善の解決方法とされていた。しかし、かかる解決方法においても技術的に難しい問題があった。
そこで、アナログ信号をナイキスト周波数より十分に高いサンプリング周波数でオーバーサンプリングして、ノイズシェーピング回路でディジタル信号に再量子化すると、図1(a)の特性図に示すように、折返し雑音と量子化雑音を信号帯域BWよりも高い周波数域へあたかも追いやって、信号帯域BW内の雑音を抑圧するノイズシェーピング効果が発揮され、折返し雑音と量子化雑音を大幅に低減したディジタル信号を生成することが可能となる。
こうしたノイズシェーピング効果が得られることから、特性の優れたディジタル信号処理システムを構成する上で、ノイズシェーピング回路の有用性が注目されている。
ところで、上述したようにディジタルフィルタとノイズシェーピング回路は、ディジタル信号処理を行う上で有用な構成要素であるが、従来一般に別個独立の構成要素としてディジタル信号処理システムに組み込まれており、ディジタル信号処理システムの回路規模の大型化、部品点数の増大等を招来する問題があった。
具体例を述べれば、CDプレーヤやDVDプレーヤ、ディジタル受信機等のディジタル信号処理システムおいて、例えばディジタルオーディオ信号の量子化ビット数を変換するための変換処理と、ディジタルオーディオ信号の周波数特性を調整するためのトーンコントロール処理を行う構成とする場合、図1(b)に例示するように、加算器1aと量子化器1bと減算器1c及びノイズシェーピングフィルタ1dとを有するノイズシェーピング回路1を設けることで、ディジタルオーディオ信号Dinを別の量子化ビット数のディジタルオーディオ信号D1に変換し、更にトーンコントロール回路としてのディジタルフィルタ2を設けることで、ディジタルオーディオ信号Dinに対するトーンコントロールを行って、周波数特性を調整したディジタルオーディオ信号D2を生成していた。
ところが、ノイズシェーピングフィルタ1dとディジタルフィルタ2は共に、同様の構成から成るディジタルフィルタで形成されていることから、ノイズシェーピング回路1とディジタルフィルタ2を別個の構成要素としてディジタル信号処理システムに組み込むと、結果的に冗長な構成となり、回路規模の大型化、部品点数の増大等を招来していた。
本発明はこのような従来の問題に鑑みてなされたものであり、回路規模の小型化等を可能にし、ディジタルフィルタとノイズシェーピング回路との両機能を発揮する多機能ディジタルフィルタを提供することを目的とする。
請求項1に記載の発明は、入力信号に対して複数の機能を発揮し、少なくともディジタルフィルタリングを施した第1信号と、ノイズシェーピング及び再量子化を施した第2信号を生成する多機能ディジタルフィルタであって、所定の伝達関数で表されるディジタルフィルタの構成を有し、ディジタルフィルタリングを施した前記第1信号を生成する演算手段と、前記入力信号のサンプリング周期内の所定の処理期間において前記第1信号を保持して帰還信号として出力する信号保持手段と、供給される信号を再量子化して前記第2信号を生成する量子化手段と、前記量子化手段に供給される信号と第2信号との差に前記第1信号を加算することで加減算信号を生成する加減算手段と、前記サンプリング周期内の前記所定の処理期間に、前記入力信号を被演算信号として前記演算手段に供給し、前記所定の処理期間とは重ならない所定の他の処理期間に、前記帰還信号を前記量子化手段に供給すると共に前記加減算信号を被演算信号として前記演算手段に供給する入力手段とを具備し、前記制御手段は、前記所定の処理期間毎に前記被演算信号として供給される前記入力信号を第1加算器を介して初期入力し1サンプル遅延させた遅延信号を出力するシフトレジスタ手段と、前記所定の他の処理期間毎に前記被演算信号として供給される前記加減算信号を前記第1加算器を介して初期入力し1サンプル遅延させた遅延信号を出力する他のシフトレジスタ手段と、第1フィルタ係数と前記遅延信号とを乗算し、乗算結果と前記被演算信号とを前記第1加算手段に加算させる第1乗算器群と、第2フィルタ係数と前記遅延信号とを乗算し、乗算結果を第2加算器に供給して前記第1加算器の出力と加算させて前記第1信号を生成させる第2乗算器群とを備えることで、前記伝達関数で表されるディジタルフィルタの構成を有することを特徴とする。
本発明の好適な実施形態について図2と図3を参照して説明する。図2は、本実施形態の多機能ディジタルフィルタの構成を表したブロック図、図3は機能及び動作を説明するためのタイミングチャートである。なお、後述する各種の信号はディジタルデータであるが、信号と称して説明することとする。
図2において、この多機能ディジタルフィルタ10は、次式(1)の伝達関数H(z)で表されるn次のIIR(Infinite Impulse Response)型ディジタルフィルタとして機能する演算部11と、量子化器12と、加減算器13と、第1,第2の入力部SW1,SW2と、信号保持部DFFを有して構成されており、所定のサンプリング周期(サンプリング周波数fsの逆数で表される期間)Tsに同期して供給される入力信号D(i)に対してディジタルフィルタリングを行うことで第1の出力信号Diirを出力し、また、入力信号D(i)に対してノイズシェーピングと再量子化の処理を行って第2の出力信号Dnsを出力する。
入力手段としての第1,第2の入力部SW1,SW2は、上述のサンプリング周期Tsに同期して切替え動作する。
そして、各サンプリング周期Ts内の所定期間(本実施形態では、具体例として各サンプリング周期Ts内の前半期間としている)TFにおいて、第1の入力部SW1が入力信号D(i)を第2の入力部SW2側へ転送し、更に第2の入力部SW2がその入力信号D(i)を被演算信号Uとして演算部11内の加算器11aに供給する。
そして、各サンプリング周期Ts内の所定期間(本実施形態では、具体例として各サンプリング周期Ts内の前半期間としている)TFにおいて、第1の入力部SW1が入力信号D(i)を第2の入力部SW2側へ転送し、更に第2の入力部SW2がその入力信号D(i)を被演算信号Uとして演算部11内の加算器11aに供給する。
また、各サンプリング周期Ts内の上述の期間TFとは重ならない他の所定期間(本実施形態では、具体例として各サンプリング周期Ts内の後半期間としている)TRにおいて、第1の入力部SW1が後述の帰還信号FBを量子化器12と加減算器13側へ転送し、更に第2の入力部SW2が加減算器13から出力される後述の加減算信号ADを被演算信号Uとして演算部11内の加算器11aに供給する。
加減算器13は、量子化器12の入力信号と出力信号との差と、演算部11からの出力信号Diirとを加算することで、加減算信号ADを生成し、後半期間TR内に生じる加減算信号ADを入力部SW2を介して被演算信号Uとして演算部11に供給する。
したがって、図3に示すように、各サンプリング周期Tsの前半期間TFでは、入力信号D(i)が被演算信号Uとなり、後半期間TRでは、加減算信号ADが被演算信号Uとなって演算部11に供給される。
演算部11は、第1乗算器群としてのn個の乗算器A1〜Anと、第2乗算器群としてのn+1個の乗算器B0〜Bnと、上述の被演算信号Uと乗算器A1〜Anから出力される乗算信号Da1〜Danとを加算して加算信号X0を出力する第1加算器11aと、乗算器B0〜Bnから出力される乗算信号Db0〜Dbnを加算して出力信号Diirを出力する第2加算器11bと、複数系統(本実施形態では、具体例として2系統)のシフトレジスタ部SRA,SRBと、を備えて構成されている。
ここで、乗算器A1〜An,B0〜Bnは、外部からの制御によってフィルタ係数群a1〜an,b0〜bnの各値が可変調整される乗算器で形成されている。
そして、乗算器A1〜Anが、シフトレジスタ部SRA又はSRBから出力される遅延信号X1〜Xnとフィルタ係数a1〜anとを乗算することで乗算信号Da1〜Danを生成して加算器11aに供給し、更に乗算器B0が、加算器11aから出力される加算信号X0とフィルタ係数b0とを乗算することで乗算信号Db0を生成して加算器11bに供給し、更に乗算器B1〜Bnが、シフトレジスタ部SRA又はSRBから出力される遅延信号X1〜Xnとフィルタ係数b1〜bnとを乗算することで乗算信号Db1〜Dbnを生成して加算器11bへ供給する。
シフトレジスタ部SRAは、トランスペアレントラッチ(transparent latch)の動作を行うことでn段のファーストインファーストアウト(First-In First-Out:FIFO)処理を行い、フィルタ係数a1〜an,b1〜bnと乗算させるためのいわゆる1サンプル遅延させたn個の遅延信号X1〜Xnを並列出力する。
すなわち、シフトレジスタ部SRAは、前半期間TF内の所定時点(以下「前半シフト時点」と称する)tfshiftにトランスペアレントラッチを行うことで、いわゆる1サンプル遅延させた遅延信号X1〜Xnを出力すると共に、その遅延信号X1〜Xnに基づいて生成される上述の乗算信号Da1〜Danと被演算信号Uとが加算されて加算器11aから出力されてくる加算信号X0を前半期間TF内の他の所定時点(以下「前半セット時点」と称する)tfsetにおいて新規に入力する。更に、上述の新規入力した加算信号X0を含めて、次の前半期間TF内の前半シフト時点tfshiftでトランスペアレントラッチの動作を行って遅延信号X1〜Xnを出力すると共に、加算器11aから出力されてくる加算信号X0を前半セット時点tfsetにおいて新規入力し、以下同様の処理をサンプリング周期Ts毎に繰り返すというFIFO処理を行う。
シフトレジスタ部SRBも、シフトレジスタ部SRAと同様の構成を有しており、トランスペアレントラッチの動作を行うことでn段のファーストインファーストアウト処理を行って、1サンプル遅延させたn個の遅延信号X1〜Xnを並列出力すると共に、加算器11aから出力されてくる加算信号X0を新規入力し、以下同様の処理をサンプリング周期Ts毎に繰り返すというFIFO処理を行う。
ただし、シフトレジスタ部SRBは、後半期間TR内の所定時点(以下、「後半シフト時点」と称する)trshiftでトランスペアレントラッチの動作を行った後、同じ後半期間TR内の他の所定時点(以下、「後半セット時点」と称する)trsetで加算信号X0を新規入力し、以下同様の処理を繰り返すというFIFO処理を行う。
そして、シフトレジスタ部SRAが前半期間TF内の前半シフト時点tfshiftから前半セット時点tfsetの間で遅延信号X1〜Xnを出力し、後半期間TR内では出力しないのに対し、シフトレジスタ部SRBは後半期間TR内の後半シフト時点trshiftから後半セット時点trsetの間で遅延信号X1〜Xnを出力し、前半期間TF内では出力しない。つまり、シフトレジスタ部SRA,SRBは、排他的に動作することで、互いの遅延信号X1〜Xnを競合させることなく、乗算器A1〜An,B1〜Bn側へ出力するようになっている。
次に、演算部11の機能と動作について説明する。
サンプリング周期Ts内の前半期間TFでは、上述したように、第1,第2の入力部SW1,SW2を介して、入力信号D(i)が被演算信号Uとして加算器11aに供給され、更にシフトレジスタSRAが動作状態、シフトレジスタSRBが動作停止状態となる。
サンプリング周期Ts内の前半期間TFでは、上述したように、第1,第2の入力部SW1,SW2を介して、入力信号D(i)が被演算信号Uとして加算器11aに供給され、更にシフトレジスタSRAが動作状態、シフトレジスタSRBが動作停止状態となる。
このことから、前半期間TFでは、シフトレジスタSRAと乗算器A1〜An,B0〜Bnと加算器11a,11bとの構成によって、演算部11が入力信号D(i)に対して上記式(1)の伝達関数H(z)で表されるディジタルフィルタリングを行うIIR型ディジタルフィルタとして機能し、図3に示すように、各々の前半シフト時点tfshiftから前半セット時点tfsetまでの期間(以下「IIR処理期間」と称する)内に、1サンプル遅延毎の出力信号Diir(図中、Diir(TF)で示す)を出力する。
一方、サンプリング周期Ts内の後半期間TRでは、第2の入力部SW2を介して加減算信号ADが被演算信号Uとして加算器11aに供給され、更にシフトレジスタSRBが動作状態、シフトレジスタSRAが動作停止状態となる。
このことから、後半期間TRでは、シフトレジスタSRBと乗算器A1〜An,B0〜Bnと加算器11a,11bとの構成によって、演算部11が加減算信号ADに対して上記式(1)の伝達関数H(z)で表されるディジタルフィルタリングを行うIIR型ディジタルフィルタとして機能し、図3に示すように、各々の後半シフト時点trshiftから後半セット時点trsetまでの期間(以下「NS処理期間」と称する)内に、1サンプル遅延毎の出力信号Diir(図中、Diir(TR)で示す)を出力する。
このように、演算部11は、乗算器A1〜Anと加算器11aによって上記式(1)の分母多項式で表される演算を行い、且つ乗算器B0〜Bnと加算器11bによって上記式(1)の分子多項式で表される演算を行うことで、シフトレジスタ部SRAが動作するIIR処理期間では、入力信号D(i)に対してディジタルフィルタリングを施した出力信号Diir(TF)、シフトレジスタ部SRBが動作するNS処理期間では、加減算信号ADに対してディジタルフィルタリングを施した出力信号Diir(TR)を出力する。
信号保持部DFFは、各サンプリング周期Tsに同期して動作すると共に、前半期間TF内のIIR処理期間に演算部11から出力される出力信号Diir(TF)を所定時点(本実施形態では、具体例として前半セット時点tfsetとしている)においてトランスペアレントラッチし、帰還信号FBとして出力する。そして、後半期間TR内に第1の入力部SW1がその帰還信号FBを量子化器12と加減算器13側へ供給する。
すなわち、信号保持部DFFは、図3に示すように、IIR処理期間内に入力信号D(i)に基づいて演算部11で生成される出力信号Diir(TF)を、帰還信号FBとしてトランスペアレントラッチした後、後半期間TR内にその帰還信号FBを第1の入力部SW1を介して量子化器12と加減算器13へ転送させ、加減算器13で生成される加減算信号ADを第2の入力部SW2を介して演算部11へ供給させるようになっている。
次に、かかる構成を有する多機能ディジタルフィルタ10の動作について、図3を参照して説明する。
この多機能ディジタルフィルタ10は、乗算器A1〜An,B0〜Bnのフィルタ係数a1〜an,b0〜bnを、前半期間TFと後半期間TRとで別個独立に外部調整すると、多様なディジタルフィルタリング機能と、ノイズシェーピング回路としての機能を発揮する。そこで、機能毎に動作を説明する。
〈第1の機能〉
入力信号D(i)のサンプリング周期Tsに同期して、前半期間TFにおける乗算器A1〜An,B0〜Bnのフィルタ係数a1〜an,b0〜bnを所望の値に外部調整すると、それらのフィルタ係数a1〜an,b0〜bnによって決まる所望の周波数特性に基づいてディジタルフィルタリングを施した出力信号Diir(TF)を生成させることができる。
入力信号D(i)のサンプリング周期Tsに同期して、前半期間TFにおける乗算器A1〜An,B0〜Bnのフィルタ係数a1〜an,b0〜bnを所望の値に外部調整すると、それらのフィルタ係数a1〜an,b0〜bnによって決まる所望の周波数特性に基づいてディジタルフィルタリングを施した出力信号Diir(TF)を生成させることができる。
例えば、ディジタルオーディオ信号を入力信号D(i)として、所望の周波数特性に基づいてトーンコントロールを行おうとする場合、上記式(1)の伝達関数H(z)から所望の周波数特性が得られるフィルタ係数a1〜an,b0〜bnの値を決めておき、その決めておいた値で、前半期間TFに乗算器A1〜An,B0〜Bnを外部調整すればよい。
そして、入力信号D(i)を供給して乗算器A1〜An,B0〜Bnを外部調整すると、入力信号D(i)の各サンプリング周期Tsに同期して、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRを設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給する。
これに対して演算部11では、前半期間TFにおいてシフトレジスタ部SRAが動作状態、シフトレジスタ部SRBが動作停止状態となることで、シフトレジスタ部SRAと乗算器A1〜An,B0〜Bnと加算器11a,11bとによって、所望の周波数特性に基づくディジタルフィルタリングの処理(IIR処理)が行われ、その処理結果が出力信号Diir(TF)として、加算器11bから出力される。そして、引き続き各サンプリング周期Tsに同期して入力してくる入力信号D(i)に対しても同様のIIR処理が行われ、上記式(1)の伝達関数H(z)で表されるディジタルフィルタリングを施した出力信号Diir(TF)が加算器11bから出力される。
このように、フィルタ係数a1〜an,b0〜bnを前半期間TFにおいて外部調整すると、多機能ディジタルフィルタ10に第1の機能を発揮させ、入力信号D(i)に対して所望の周波数特性を付与した信号として、出力信号Diir(TF)を出力させることができる。
また、以上に述べた第1の機能では、前半期間TF内に演算部11から出力される出力信号Diir(TF)が所望の信号となることから、後半期間TR内に演算部11から出力される出力信号Diir(TR)と、量子化器12から出力される出力信号Dnsは使用しなければよい。
〈第2の機能〉
次に、第2の機能として、この多機能ディジタルフィルタ10は、入力信号D(i)に対して所望の周波数特性を施して、その出力信号Diir(TF)を第1の出力信号として出力し、更にその出力信号Diir(TF)に対してノイズシェーピングを施して別の量子化ビット数の出力信号Dnsに変換して第2の出力信号として出力する機能を有している。
次に、第2の機能として、この多機能ディジタルフィルタ10は、入力信号D(i)に対して所望の周波数特性を施して、その出力信号Diir(TF)を第1の出力信号として出力し、更にその出力信号Diir(TF)に対してノイズシェーピングを施して別の量子化ビット数の出力信号Dnsに変換して第2の出力信号として出力する機能を有している。
すなわち、第2の機能を発揮させるには、まず、第1の機能で説明したのと同様に、上記式(1)の伝達関数H(z)から所望の周波数特性が得られるフィルタ係数a1〜an,b0〜bnの値を決めておき、その決めておいた値で乗算器A1〜An,B0〜Bnを前半期間TFにおいて外部調整する。
更に、上記式(1)の伝達関数H(z)から、入力信号D(i)の信号帯域を通過帯域幅とするバンドパスフィルタやローパスフィルタの周波数特性が得られるフィルタ係数a1〜an,b0〜bnの値を決めておき、その決めておいた値で乗算器A1〜An,B0〜Bnを後半期間TRにおいて外部調整する。
そして、オーバーサンプリングされた入力信号D(i)を供給して、乗算器A1〜An,B0〜Bnを外部調整すると、その入力信号D(i)の各サンプリング周期Tsに同期して、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRを設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給する。
これに対して演算部11では、前半期間TFにおいてシフトレジスタ部SRAが動作状態、シフトレジスタ部SRBが動作停止状態となることで、シフトレジスタ部SRAと乗算器A1〜An,B0〜Bnと加算器11a,11bとによって、所望の周波数特性に基づくディジタルフィルタリングの処理(IIR処理)が行われ、その処理結果が出力信号Diir(TF)として、加算器11bから出力される。
更に、信号保持部DFFが出力信号Diir(TF)を帰還信号FBとして保持する。
更に、信号保持部DFFが出力信号Diir(TF)を帰還信号FBとして保持する。
次に、引き続いて後半期間TRになると、第1の入力部SW1が帰還信号FBを量子化器12と加減算器13側へ転送し、加減算器13で生成される加減算信号ADが演算部11に供給される。ここで、後半期間TRでは、入力部SW1,SW2と加減算器13と演算部11及び信号保持部DFFが、量子化器12に対して帰還経路として作用することとなり、更に、シフトレジスタ部SRBが動作状態、シフトレジスタ部SRAが動作停止状態となることで、シフトレジスタ部SRBと乗算器A1〜An,B0〜Bnおよび加算器11a,11bとの構成によって演算部11がノイズシェーピングフィルタとして機能する。
このことから、後半期間TR内のNS処理期間において、量子化器12から、ノイズシェーピングが施され且つ再量子化された出力信号Dns(TR)が出力される。
そして、引き続き各サンプリング周期Tsに同期して入力してくる入力信号D(i)に対しても、前半期間TF内のIIR処理と後半期間TR内のNS処理が繰り返して行われ、IIR処理期間では、入力信号D(i)に対して所望の周波数特性を施した出力信号Diir(TF)が出力され、NS処理期間では、出力信号Diir(TF)に対して更にノイズシェーピングが施されて再量子化された出力信号Dns(TR)が出力される。
このように、第2の機能によれば、入力信号D(i)に対して所望の周波数特性を付与した出力信号Diir(TF)と、その出力信号Diir(TF)を再量子化した出力信号Dns(TR)とを、並列的且つ実質的に同時進行で生成することができる。
また、以上に述べた第2の機能では、前半期間TF内に演算部11から出力される出力信号Diir(TF)と後半期間TR内に演算部11から出力される出力信号Dns(TR)が所望の信号となることから、後半期間TR内に演算部11から出力される出力信号Diir(TR)と前半期間TF内に量子化器12から出力される出力信号Dns(TF)は使用しなければよい。
〈第3の機能〉
次に、第3の機能として、この多機能ディジタルフィルタ10は、入力信号D(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として機能する。
次に、第3の機能として、この多機能ディジタルフィルタ10は、入力信号D(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として機能する。
すなわち、第3の機能を発揮させるには、まず、上記式(1)の伝達関数H(z)に基づいて、周波数に対してゲインが一定となる周波数特性が得られるフィルタ係数a1〜an,b0〜bnの値を決めておき、その決めておいた値で乗算器A1〜An,B0〜Bnを前半期間TFにおいて外部調整する。例えば、フィルタ係数b0の値を1とし、残余のフィルタ係数a1〜an,b1〜bnの値を全て0とする。
更に、上述の第2の機能の場合と同様に、上記式(1)の伝達関数H(z)から、入力信号D(i)の信号帯域を通過帯域幅とするバンドパスフィルタやローパスフィルタの周波数特性が得られるフィルタ係数a1〜an,b0〜bnの値を決めておき、その決めておいた値で乗算器A1〜An,B0〜Bnを後半期間TRにおいて外部調整する。
そして、オーバーサンプリングされた入力信号D(i)を供給して乗算器A1〜An,B0〜Bnを外部調整すると、その入力信号D(i)の各サンプリング周期Tsに同期して、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRを設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給し、後半期間TRにおいて、加減算信号ADを被演算信号Uとして演算部11に供給するように動作する。
そして、シフトレジスタ部SRAが動作状態となる前半期間TFでは、演算部11が平坦な周波数特性を示すディジタルフィルタとして機能することとなり、IIR処理期間に、入力信号D(i)と実質的に同一の出力信号Diir(TF)が出力される。更に、信号保持部DFFが、その出力信号Diir(TF)を帰還信号FBとして保持する。
次に、引き続いて後半期間TRになると、上述の入力信号D(i)と実質的に同一の帰還信号FBが信号保持部DFFから第1の入力部SW1を介して量子化器12と加減算器13に供給され、加減算器13で生成される加減算信号ADが被演算信号Uとなって演算部11に供給される。
ここで、後半期間TRでは、第2の機能の場合と同様に、入力部SW1,SW2と加減算器13と演算部11及び信号保持部DFFが、量子化器12に対して帰還経路として作用することとなり、更に、シフトレジスタ部SRBが動作状態、シフトレジスタ部SRAが動作停止状態となることで、シフトレジスタ部SRBと乗算器A1〜An,B0〜Bnおよび加算器11a,11bとの構成によって演算部11がノイズシェーピングフィルタとして機能する。
このことから、後半期間TR内のNS処理期間において、量子化器12から、入力信号D(i)に対してノイズシェーピングが施され且つ再量子化された出力信号Dns(TR)が出力される。
そして、引き続き各サンプリング周期Tsに同期して入力してくる入力信号D(i)に対しても、前半期間TF内のIIR処理と後半期間TR内のNS処理が繰り返して行われ、IIR処理期間では、入力信号D(i)と実質的に同一の出力信号Diir(TF)が演算部11から出力され、NS処理期間では、出力信号Diir(TF)に対して更にノイズシェーピングを施して再量子化された出力信号、すなわち実質的に入力信号D(i)に対してノイズシェーピングが施されて再量子化された出力信号Dns(TR)が出力される。
このように、第3の機能によれば、入力信号D(i)に対して再量子化した出力信号Dns(TR)を生成することができ、更に、ノイズシェーピング機能を発揮することで、折り返し雑音と量子化雑音を抑制し、再量子化された出力信号Dns(TR)を生成することができる。
また、以上に述べた第3の機能では、後半期間TR内に量子化器12から出力される出力信号Dns(TR)が所望の信号となることから、前半期間TF内に量子化器12から出力される出力信号Dns(TF)と演算部11から出力される出力信号Diirは使用しなければよい。
以上に説明したように、本実施形態の多機能ディジタルフィルタ10によれば、上述した少なくとも3つの機能を発揮し、入力信号に対して多様なディジタルフルタリングを施すディジタルフィルタと、ノイズシェーピング回路として利用することができる。
更に、演算部11は、複数系統のシフトレジスタ部SRA,SRBに対して、乗算器A1〜An,B0〜Bnと加算器11a,11bが1系統だけ設けられた構成となっていることから、回路規模の小型化、部品点数の低減などを実現することができ、例えば半導体集積回路装置(IC、MSI、LSI等)に組み込んで形成すると、小型化、高集積化、高機能化等を図ることが可能である。
また、以上に説明した多機能ディジタルフィルタ10では、上記式(1)の分子多項式の次数と分子多項式の次数を合わせた構成、すなわち乗算器A1〜Anをn個、乗算器B0〜Bnをn+1個としているが、変形例として、乗算器A1〜Anの個数と、乗算器B0〜Bnの個数を異ならせた構成としてもよい。
より具体的な実施例について図4及び図5を参照して説明する。図4は、本実施例の多機能ディジタルフィルタの構成を表したブロック図であり、図2と同一又は相当する部分を同一符号で示している。図5は機能及び動作を説明するためのタイミングチャートである。
図4において、本実施例の多機能ディジタルフィルタ10は、前記式(1)の伝達関数H(z)で表されるn次のIIR型ディジタルフィルタとして機能する演算部11と、1又は複数ビットの量子化を行う量子化器12と、減算器13aと、加算器13bと、第1,第2の入力部SW1,SW2と、信号保持部DFFの他、駆動信号生成部14、係数選択部15、切替え部SW3を備えて構成されている。
駆動信号生成部14は、ディジタル回路で形成されており、入力信号D(i)のサンプリング周波数fsを示すクロック信号CKを逓倍し所定の論理演算処理を行うことで、図5に示すように、各サンプリング周期Tsの前半期間TFと後半期間TRとを論理値“H”と“L”で示す基準クロックCLKと、前半期間TF内の前半シフト時点tfshiftを指定する第1ラッチクロックCKD1及び前半セット時点tfsetを指定する第1初段クロックCKH1と、後半期間TF内の後半シフト時点trshiftを指定する第2ラッチクロックCKD2及び後半セット時点trsetを指定する第2初段クロックCKH2を発生する。
係数選択部15は、演算部11をバンドパスフィルタやローパスフィルタ、トーンコントロールフィルタ等の所望の周波数特性に設定するための複数組のフィルタ係数データが記憶された半導体メモリ等で形成されている。そして、外部からの選択制御信号SELによって、前半期間TFと後半期間TRにおける所望の周波数特性が指定されると、その指定された周波数特性に相当するフィルタ係数データを演算部11内の乗算器A1〜An,B0〜Bnに供給して、前半期間TFと後半期間TRにおける夫々のフィルタ係数a1〜an,b0〜bnを設定する。
第1,第2の入力部SW1,SW2は、基準クロックCLKに同期して切替え動作するアナログスイッチ等で形成されており、前半期間TFには入力信号D(i)を被演算信号Uとして、後半期間TRには加算器13aから出力される加減算信号ADを被演算信号Uとして演算部11に供給する。
減算器13aと加算器13bは、図2に示した加減算器13を構成しており、減算器13aが量子化器12の入力信号と出力信号との差SBを演算し、加算器13bが、差SBと演算部11からの出力信号Diirを加算することで加減算信号ADを生成するようになっている。
演算部11は、図2と同様に、乗算器A1〜An,B0〜Bnと、第1,第2の加算器11a,11bと、シフトレジスタ部SRA,SRBとを備えて構成されている。
シフトレジスタ部SRA,SRBは、第1加算器11aから出力される加算信号X0を第1初段クロックCKH1に同期してトランスペアレントラッチし、第1の新規ラッチ信号Pxとして出力するレジスタ回路D10と、加算信号X0を第2初段クロックCKH2に同期してトランスペアレントラッチし、第2の新規ラッチ信号Qxとして出力するレジスタ回路D20と、レジスタ回路D10,D20に従属接続され、マルチプレクサ回路MUX(1)〜MUX(n)が介在されて多段接続されたレジスタ回路D11〜D1n,D21〜D2nを有して形成されている。
ここで、レジスタ回路D11〜D1nは、第1ラッチクロックCKD1に同期してトランスペアレントラッチし、レジスタ回路D21〜D2nは、第2ラッチクロックCKD2に同期してトランスペアレントラッチする。
更に、マルチプレクサ回路MUX(1)〜MUX(n)はアナログスイッチ等で形成されており、第1ラッチクロックCKD1に同期して、レジスタ回路D11〜D1nの出力端と乗算器A1〜An,B1〜Bnの入力端とを接続すべく切り替わり、また、第2ラッチクロックCKD2に同期して、レジスタ回路D21〜D2nの出力端と乗算器A1〜An,B1〜Bnの入力端とを接続すべく切り替わる。
以上のように、マルチプレクサ回路MUX(1)〜MUX(n)を介して多段接続されたレジスタ回路D10〜D1nによってFIFO処理を行うシフトレジスタ部SRAが形成されており、図5(i),(k)〜(m)に示すように、レジスタ回路D11〜D1nが前半期間TF内の前半シフト時点tfshiftから前半セット時点tfsetの間のIIR処理期間内に、トランスペアレントラッチを行うことでいわゆる1サンプル遅延させた遅延信号X1〜Xnを出力し、前半セット時点tfsetにレジスタ回路D11が加算信号X0を第1の新規ラッチ信号Pxとして新規入力して後段側のレジスタ回路D11へ転送する。
更に、マルチプレクサ回路MUX(1)〜MUX(n)を介して多段接続されたレジスタ回路D20〜D2nによってFIFO処理を行うシフトレジスタ部SRBが形成されており、図5(i),(q)〜(s)に示すように、レジスタ回路D21〜D2nが後半期間TR内の後半シフト時点trshiftから後半セット時点trsetの間のNS処理期間内に、トランスペアレントラッチを行うことでいわゆる1サンプル遅延させた遅延信号X1〜Xnを出力し、後半セット時点trsetにレジスタ回路D20が加算信号X0を第2の新規ラッチ信号Qxとして新規入力して後段側のレジスタ回路D21へ転送する。
信号保持部DFFは、第1初段クロックCKH1に同期してトランスペアレントラッチするレジスタ回路で形成されており、前半期間TF内のIIR処理期間に演算部11から出力される出力信号Diir(TF)を帰還信号FBとして出力する。そして、後半期間TR内に第1の入力部SW1がその帰還信号FBを量子化器12と減算器13a側へ供給するようになっている。
切替部SW3は、基準クロックCLKに同期して切替え動作するアナログスイッチ等で形成され、前半期間TF内に演算部11から出力される出力信号Diir(TF)と、後半期間TR内に演算部11から出力される出力信号Dns(TR)とを交互に切替えて出力する。これにより、各サンプリング周期Ts内に、ディジタルフィルタリングを施した信号Diir(TF)とノイズシェーピングと再量子化を施した信号Dns(TR)とからなる時系列出力信号Doutを形成して出力する。
次に、かかる構成を有する本実施例の多機能ディジタルフィルタ10の各機能毎の動作について、図5を参照して説明する。
〈第1の機能〉
例えば、ディジタルオーディオ信号を入力信号D(i)として、所望の周波数特性に基づいてトーンコントロールを行おうとする場合の機能について説明する。
例えば、ディジタルオーディオ信号を入力信号D(i)として、所望の周波数特性に基づいてトーンコントロールを行おうとする場合の機能について説明する。
外部から選択制御信号SELによって所望のトーンコントロールを行うための周波数特性を指定すると、係数選択部15から乗算器A1〜An,B0〜Bnに対してフィルタ係数a1〜an,b0〜bnのフィルタ係数データが、前半期間TFにおいて供給される。
そして、入力信号D(i)を供給すると、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRとを基準クロックCLKに同期して設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給する。
これに対して演算部11では、前半期間TFにおいて、シフトレジスタ部SRA内のレジスタ回路D10〜D1nとマルチプレクサ回路MUX(1)〜MUX(n)が、図5(j)〜(m)に示すように、第1ラッチクロックCKD1と第1初段クロックCKH1と基準クロックCLKに同期して、1サンプル遅延させた遅延信号X1〜Xnを出力し、更に加算器11aから出力される加算信号X0を第1の新規ラッチ信号Pxとして新規に入力して処理を繰り返すというFIFO処理を行う。
これにより、第1ラッチクロックCKD1と第1初段クロックCKH1との間のIIR処理期間において、乗算器A1〜An,B0〜Bnと加算器11a,11bとによって、所望の周波数特性に基づくディジタルフィルタリングの処理(IIR処理)が行われ、その処理結果が出力信号Diir(TF)として加算器11bから出力され、更に基準クロックCLKに同期して切替え部SW3が加算器11b側に接続している間に、その出力信号Diir(TF)が時系列出力信号Doutとして出力される。そして、引き続き各サンプリング周期Tsに同期して入力してくる入力信号D(i)に対しても同様のIIR処理が行われ、時系列出力信号Doutが出力される。
このように、第1の機能によれば、係数選択部15に対し選択制御信号SELによって所望の周波数特性を指定するだけで、入力信号D(i)に対しその周波数特性に基づくディジタルフィルタリングを施した信号、すなわち時系列出力信号Doutを生成することができる。
〈第2の機能〉
次に、第2の機能として、入力信号D(i)に対して所望の周波数特性(例えば、トーンコントロールフィルタとしての周波数特性)を施した信号と、更にその信号に対してノイズシェーピングを施して別の量子化ビット数に変換した信号とを生成する機能について説明する。
次に、第2の機能として、入力信号D(i)に対して所望の周波数特性(例えば、トーンコントロールフィルタとしての周波数特性)を施した信号と、更にその信号に対してノイズシェーピングを施して別の量子化ビット数に変換した信号とを生成する機能について説明する。
係数選択部15に対し、選択制御信号SELによって所望のトーンコントロール等を行うための周波数特性と入力信号D(i)の信号帯域を指定すると、前半期間TFにおいて、係数選択部15から乗算器A1〜An,B0〜Bnに対してその周波数特性に相当するフィルタ係数a1〜an,b0〜bnのフィルタ係数データが供給され、更に、後半期間TRにおいて、係数選択部15から乗算器A1〜An,B0〜Bnに対して、上述の信号帯域を通過帯域幅とするバンドパスフィルタ又はローパスフィルタとしての周波数特性に相当するフィルタ係数a1〜an,b0〜bnのフィルタ係数データが供給される。
そして、オーバーサンプリングされ所定の量子化ビット数の入力信号D(i)を供給すると、その入力信号D(i)の各サンプリング周期Tsに同期して、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRを設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給する。
これに対して演算部11では、前半期間TFにおいて、シフトレジスタ部SRA内のレジスタ回路D10〜D1nとマルチプレクサ回路MUX(1)〜MUX(n)が、図5(i),(k)〜(m)に示すように、第1ラッチクロックCKD1と第1初段クロックCKH1と基準クロックCLKに同期して、1サンプル遅延させた遅延信号X1〜Xnを出力し、更に加算器11aから出力される加算信号X0を第1の新規ラッチ信号Pxとして新規に入力して処理を繰り返すというFIFO処理を行う。
これにより、第1ラッチクロックCKD1と第1初段クロックCKH1との間のIIR処理期間において、乗算器A1〜An,B0〜Bnと加算器11a,11bとによって、所望の周波数特性に基づくディジタルフィルタリングの処理(IIR処理)が行われ、その処理結果が出力信号Diir(TF)として加算器11bから出力され、更に基準クロックCLKに同期して切替え部SW3が加算器11b側に接続している間に、その出力信号Diir(TF)が時系列出力信号Doutとして出力される。
一方、後半期間TRでは、信号保持部DFFに保持されている帰還信号FB(すなわち、前半期間TFでラッチされた信号Diir(TF))が第1の入力部SW1を介して量子化器12と減算器13a側へ転送され、加算器13bで生成される加減算信号ADが第2の入力部SW2を介して演算部11に供給される。そして、後半期間TRにおいて、シフトレジスタ部SRB内のレジスタ回路D20〜D2nとマルチプレクサ回路MUX(1)〜MUX(n)が、図5(i),(q)〜(s)に示すように、第2ラッチクロックCKD2と第2初段クロックCKH2と基準クロックCLKに同期して、1サンプル遅延させた遅延信号X1〜Xnを出力し、更に加算器11aから出力される加算信号X0を第2の新規ラッチ信号Qxとして新規に入力して処理を繰り返すというFIFO処理を行う。
これにより、第2ラッチクロックCKD2と第2初段クロックCKH2との間のNS処理期間において、乗算器A1〜An,B0〜Bnと加算器11a,11bとによって演算部11がノイズシェーピングフィルタとして機能し、ノイズシェーピングフィルタが施されて再量子化された出力信号Dns(TR)が量子化器12から出力され、更に基準クロックCLKに同期して切替え部SW3が量子化器12側に接続している間に、その出力信号Dns(TR)が時系列出力信号Doutとして出力される。
このように、第2の機能によれば、入力信号D(i)に対して所望の周波数特性を付与した出力信号Diir(TF)と、その出力信号Diir(TF)を再量子化した出力信号Dns(TR)とを時系列出力信号Doutとして生成することができる。
〈第3の機能〉
次に、第3の機能として、入力信号D(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として動作する場合について説明する。
次に、第3の機能として、入力信号D(i)に対してノイズシェーピングを施して別の量子化ビット数の出力信号に直接的に変換するノイズシェーピング回路として動作する場合について説明する。
係数選択部15に対し、選択制御信号SELによって入力信号D(i)の信号帯域を指定すると、前半期間TFにおいて、係数選択部15から乗算器A1〜An,B0〜Bnへ、周波数に対してゲインが一定となる周波数特性に相当するフィルタ係数a1〜an,b0〜bnのフィルタ係数データが供給され、更に、後半期間TRにおいて、係数選択部15から乗算器A1〜An,B0〜Bnへ、上述の信号帯域を通過帯域幅とするバンドパスフィルタ又はローパスフィルタとしての周波数特性に相当するフィルタ係数a1〜an,b0〜bnのフィルタ係数データが供給される。
そして、オーバーサンプリングされた所定の量子化ビット数の入力信号D(i)を供給すると、その入力信号D(i)の各サンプリング周期Tsに同期して、第1,第2の入力部SW1,SW2が前半期間TFと後半期間TRを設定して切替え動作し、前半期間TFにおいて、入力信号D(i)を被演算信号Uとして演算部11に供給する。
これに対して演算部11では、前半期間TFにおいて、第2の機能の場合と同様に、シフトレジスタ部SRA内のレジスタ回路D10〜D1nとマルチプレクサ回路MUX(1)〜MUX(n)が、図5(i),(k)〜(m)に示すように、第1ラッチクロックCKD1と第1初段クロックCKH1と基準クロックCLKに同期して、1サンプル遅延させた遅延信号X1〜Xnを出力し、更に加算器11aから出力される加算信号X0を第1の新規ラッチ信号Pxとして新規に入力して処理を繰り返すというFIFO処理を行う。
これにより、第1ラッチクロックCKD1と第1初段クロックCKH1との間のIIR処理期間において、乗算器A1〜An,B0〜Bnと加算器11a,11bとによって、上述の周波数に対してゲインが一定となる周波数特性に基づくディジタルフィルタリングの処理(IIR処理)が行われ、実質的に入力信号D(i)と同一の出力信号Diir(TF)が加算器11bから出力される。
一方、後半期間TRにおいて、信号保持部DFFに保持されている帰還信号FBが第1の入力部SW1を介して量子化器12と減算器13a側へ転送され、加算器13bで生成される加減算信号ADが第2の入力部SW2を介して演算部11に供給される。そして、後半期間TRにおいて、シフトレジスタ部SRB内のレジスタ回路D20〜D2nとマルチプレクサ回路MUX(1)〜MUX(n)が、図5(i),(q)〜(s)に示すように、第2ラッチクロックCKD2と第2初段クロックCKH2と基準クロックCLKに同期して、1サンプル遅延させた遅延信号X1〜Xnを出力し、更に加算器11aから出力される加算信号X0を第2の新規ラッチ信号Qxとして新規に入力して処理を繰り返すというFIFO処理を行う。
これにより、第2ラッチクロックCKD2と第2初段クロックCKH2との間のNS処理期間において、乗算器A1〜An,B0〜Bnと加算器11a,11bとによって演算部11がノイズシェーピングフィルタとして機能し、ノイズシェーピングフィルタが施されて再量子化された出力信号Dns(TR)が量子化器12から出力され、更に基準クロックCLKに同期して切替え部SW3が量子化器12側に接続している間に、その出力信号Dns(TR)が時系列出力信号Doutとして出力される。
このように、第3の機能によれば、入力信号D(i)に対してノイズシェーピングを施して別の量子化ビット数に再量子化した時系列出力信号Doutを生成することができる。
以上に説明したように、本実施例の多機能ディジタルフィルタ10によれば、上述した少なくとも3つの機能を発揮し、入力信号に対して多様なディジタルフルタリングを施すディジタルフィルタと、ノイズシェーピング回路として利用することができる。
更に、演算部11は、複数系統のシフトレジスタ部SRA,SRBに対して、乗算器A1〜An,B0〜Bnと加算器11a,11bが1系統だけ設けられた構成となっていることから、回路規模の小型化、部品点数の低減などを実現することができ、例えば半導体集積回路装置(IC、MSI、LSI等)に組み込んで形成すると、小型化、高集積化、高機能化等を図ることが可能である。
更に、係数選択部15に対し選択制御信号SELによって所望の周波数特性を指定等するだけで、入力信号D(i)に対しその周波数特性に基づくディジタルフィルタリングを施した信号Diir(TF)や、ノイズシェーピングされ再量子化された信号Dns(TR)を、時系列出力信号Doutとして容易に生成することができる。
10…多機能ディジタルフィルタ
11…演算部
12…量子化器
13…加減算器
SW1,SW2…入力部
11a…第1加算器
11b…第2加算器
A1〜An,B0〜Bn…乗算器
DFF…信号保持部
SRA,SRB…シフトレジスタ部
11…演算部
12…量子化器
13…加減算器
SW1,SW2…入力部
11a…第1加算器
11b…第2加算器
A1〜An,B0〜Bn…乗算器
DFF…信号保持部
SRA,SRB…シフトレジスタ部
Claims (4)
- 入力信号に対して複数の機能を発揮し、少なくともディジタルフィルタリングを施した第1信号と、ノイズシェーピング及び再量子化を施した第2信号を生成する多機能ディジタルフィルタであって、
所定の伝達関数で表されるディジタルフィルタの構成を有し、ディジタルフィルタリングを施した前記第1信号を生成する演算手段と、
前記入力信号のサンプリング周期内の所定の処理期間において前記第1信号を保持して帰還信号として出力する信号保持手段と、
供給される信号を再量子化して前記第2信号を生成する量子化手段と、
前記量子化手段に供給される信号と第2信号との差に前記第1信号を加算することで加減算信号を生成する加減算手段と、
前記サンプリング周期内の前記所定の処理期間に、前記入力信号を被演算信号として前記演算手段に供給し、前記所定の処理期間とは重ならない所定の他の処理期間に、前記帰還信号を前記量子化手段に供給すると共に前記加減算信号を被演算信号として前記演算手段に供給する入力手段と、を具備し、
前記制御手段は、
前記所定の処理期間毎に前記被演算信号として供給される前記入力信号を第1加算器を介して初期入力し1サンプル遅延させた遅延信号を出力するシフトレジスタ手段と、
前記所定の他の処理期間毎に前記被演算信号として供給される前記加減算信号を前記第1加算器を介して初期入力し1サンプル遅延させた遅延信号を出力する他のシフトレジスタ手段と、
第1フィルタ係数と前記遅延信号とを乗算し、乗算結果と前記被演算信号とを前記第1加算手段に加算させる第1乗算器群と、
第2フィルタ係数と前記遅延信号とを乗算し、乗算結果を第2加算器に供給して前記第1加算器の出力と加算させて前記第1信号を生成させる第2乗算器群とを備えることで、前記伝達関数で表されるディジタルフィルタの構成を有することを特徴とする多機能ディジタルフィルタ。 - 前記第1乗算器群と第2乗算器群は、前記第1フィルタ係数と第2フィルタ係数を調整することが可能な乗算器で形成されていることを特徴とする請求項1に記載の多機能ディジタルフィルタ。
- 前記第1フィルタ係数と第2フィルタ係数に関するフィルタ係数データを予め記憶し、外部から指示されるフィルタ係数データに基づいて前記第1フィルタ係数と第2フィルタ係数を設定する係数選択手段を有することを特徴とする請求項1又は2に記載の多機能ディジタルフィルタ。
- 前記係数選択手段は、少なくとも、前記所定の処理期間に前記演算手段をトーンコントロールフィルタとして機能させるフィルタ係数データと、前記所定の他の処理期間に前記演算手段をバンドパスフィルタ又はローパスフィルタとして機能させるフィルタ係数データと、を記憶することを特徴とする請求項3に記載の多機能ディジタルフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229365A JP2007049274A (ja) | 2005-08-08 | 2005-08-08 | 多機能ディジタルフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229365A JP2007049274A (ja) | 2005-08-08 | 2005-08-08 | 多機能ディジタルフィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049274A true JP2007049274A (ja) | 2007-02-22 |
Family
ID=37851762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005229365A Pending JP2007049274A (ja) | 2005-08-08 | 2005-08-08 | 多機能ディジタルフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007049274A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11486436B2 (en) | 2016-05-31 | 2022-11-01 | Robert Bosch Gmbh | Wrench width adapter for screwing a sensor into a threaded opening |
-
2005
- 2005-08-08 JP JP2005229365A patent/JP2007049274A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11486436B2 (en) | 2016-05-31 | 2022-11-01 | Robert Bosch Gmbh | Wrench width adapter for screwing a sensor into a threaded opening |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4882773B2 (ja) | 信号処理装置、信号処理方法 | |
US8953813B2 (en) | Reduced delay digital active noise cancellation | |
US9407236B2 (en) | System and method for processing a signal with a filter employing FIR and IIR elements | |
US7411525B2 (en) | Sampling rate converting method and circuit | |
WO1999050758A1 (en) | Efficient decimation filtering | |
JPH08250980A (ja) | Firフィルタのアーキテクチャー | |
US5440503A (en) | Digital filtering circuit operable as a three-stage moving average filter | |
JPH0828649B2 (ja) | ディジタルフィルタ | |
KR20060006788A (ko) | 샘플링 레이트 컨버터, 변환 방법, 컴퓨터 프로그램 제품및 샘플링 레이트 컨버터를 구비한 장치 | |
Parameswaran et al. | A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator | |
JP2007049274A (ja) | 多機能ディジタルフィルタ | |
JP4952239B2 (ja) | D級増幅器 | |
JP2018516518A (ja) | デジタル・アナログ変換 | |
JP2778566B2 (ja) | D/a変換装置 | |
JP3131429U (ja) | シグマデルタ回路 | |
KR950035064A (ko) | 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 | |
JP2005505980A (ja) | サンプルレート変換のための装置及び方法 | |
WO2007102611A1 (ja) | 補間関数生成回路 | |
Venugopal et al. | Design and implementation of a decimation filter for hearing aid applications | |
CN112019191A (zh) | 低功率点阵波滤波器系统和方法 | |
KR100193359B1 (ko) | 델타.시그마형 d/a 변환기 | |
TWI482427B (zh) | 分時降頻濾波器與分時降頻濾波方法 | |
JP2006140962A (ja) | A/d変換装置及びa/d変換方法 | |
JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
JPH07106974A (ja) | Da変換器 |