JP2007048626A - チップ型避雷器及びその製造方法 - Google Patents

チップ型避雷器及びその製造方法 Download PDF

Info

Publication number
JP2007048626A
JP2007048626A JP2005232401A JP2005232401A JP2007048626A JP 2007048626 A JP2007048626 A JP 2007048626A JP 2005232401 A JP2005232401 A JP 2005232401A JP 2005232401 A JP2005232401 A JP 2005232401A JP 2007048626 A JP2007048626 A JP 2007048626A
Authority
JP
Japan
Prior art keywords
chip body
chip
wafer
lightning arrester
type lightning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005232401A
Other languages
English (en)
Inventor
Tetsuo Kawakatsu
哲夫 川勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005232401A priority Critical patent/JP2007048626A/ja
Publication of JP2007048626A publication Critical patent/JP2007048626A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 対向電極間が短絡し難い構造のチップ型避雷器及びその製造方法を得る。
【解決手段】 絶縁性を有する第1チップ体31と絶縁性を有する第2チップ体32とが、一体的に接合された接合チップ体33からなるチップ型避雷器。第1チップ体31と第2チップ体32の間に、内部に不活性ガスが封入された第1凹部1aと第2凹部2aとからなる放電空間を備えている。この放電空間内において、対向電極6,7のマイクロギャップ側先端部がチップ体に接することなく、チップ体から浮いた状態となっている。また、接合チップ体33の外面両端部には一対の端子電極(電極パッド13、はんだバンプ14)が設けられている。
【選択図】 図1

Description

本発明は、チップ型避雷器、特に、電子回路や電子部品をサージ電圧から保護するチップ型避雷器及びその製造方法に関する。
従来より、この種のチップ型避雷器として、特許文献1に記載のものが知られている。図9に示すように、特許文献1のチップ型避雷器100は、絶縁性を有する第1チップ体101と絶縁性を有する第2チップ体102とが一体的に接合され、接合チップ体103を構成している。
接合チップ体103の接合界面には、マイクロギャップ104を有するように一対の対向電極106,107が配設されている。接合チップ体103の外面両端部には一対の端子電極108,109が形成されており、それぞれビアホール導体111を介して対向電極106,107に電気的に接続されている。第2チップ体102には、マイクロギャップ104が臨む位置に凹部102aが形成されている。凹部102aの内部には不活性ガスが封入されている。
ところで、チップ型避雷器100において、サージ印加による放電が起きると、放電空間内で不活性ガス(例えばAr)のイオンやラジカルなイオン種などが対向電極106,107の表面をたたき、対向電極106,107の表面がターゲットとなったスパッタ現象が生じる。しかし、図10に示すように、一対の対向電極106,107が接合チップ体103の接合界面に近接して配置されているため、サージ印加による放電が繰り返されると、対向電極106,107からスパッタされた導電性物質120がマイクロギャップ104近傍の第1チップ体101の表面に堆積し易く、対向電極106,107間が短絡し易い。このような短絡が生じると、避雷器として機能しなくなるため、結果としてサージ印加回数が制限されるという問題点が生じる。
特開平8−236260号公報
そこで、本発明の目的は、対向電極間が短絡し難い構造のチップ型避雷器及びその製造方法を提供することにある。
前記目的を達成するため、本発明に係るチップ型避雷器は、絶縁性を有する第1チップ体と絶縁性を有する第2チップ体とを一体的に接合した接合チップ体と、第1チップ体の接合面にマイクロギャップを有するように形成された一対の対向電極と、一対の対向電極にそれぞれ接続され、接合チップ体の外面両端部に設けられた一対の端子電極と、第1チップ体のマイクロギャップの位置に形成され、内部に不活性ガスが封入された第1凹部と、第2チップ体のマイクロギャップに臨む位置に形成され、内部に不活性ガスが封入された第2凹部と、を備えたことを特徴とする。
本発明に係るチップ型避雷器においては、第2凹部に加えて第1凹部を設けたため、対向電極からスパッタされた導電性物質が第1凹部にも付着し、対向電極間が短絡し難くなる。
本発明に係るチップ型避雷器には、一対の対向電極のそれぞれのマイクロギャップ側先端部が第1凹部及び第2凹部から露出していることが好ましい。第1凹部と第2凹部にて形成された放電空間内において、対向電極のマイクロギャップ側先端部がチップ体に接することなく、チップ体から浮いた状態となる。それゆえ、対向電極間がより一層短絡し難くなる。
本発明に係るチップ型避雷器の製造方法は、
第1チップ体を形成するための絶縁性を有する第1ウエハと、第2チップ体を形成するための絶縁性を有する第2ウエハとを作製する工程と、
第1ウエハの一面にマイクロギャップを有するように一対の対向電極を形成する工程と、
第1チップ体のマイクロギャップの位置に第1凹部を形成する工程と、
第2チップ体のマイクロギャップに臨む位置に第2凹部を形成する工程と、
マイクロギャップと第2凹部が対向するように、第1ウエハと第2ウエハを不活性ガス雰囲気中で一体的に接合する工程と、
接合した第1ウエハと第2ウエハを一対の対向電極を含むようにダイシングし、第1チップ体と第2チップ体からなる接合チップ体を切り出す工程と、
を備えたことを特徴とする。
本発明によれば、第2チップ体だけでなく第1チップ体にも凹部を設けたので、対向電極からスパッタされた導電性物質が、対向電極のマイクロギャップ側先端部に形成されている第1チップ体の凹部に付着するため、対向電極間が短絡し難くなる。その結果としてサージ印加回数が増え、チップ型避雷器の寿命を長くできる。
また、本発明によれば、対向電極形成後に第1凹部を形成するため、放電開始電圧に最も寄与するマイクロギャップ間隔の精度が向上し、放電による対向電極の損傷を抑えることができる。
以下に、本発明に係るチップ型避雷器及びその製造方法の実施例について添付図面を参照して説明する。
図1は第1実施例であるチップ型避雷器の断面を示す。このチップ型避雷器は、第1チップ体31と第2チップ体32とが一体的に接合された接合チップ体33と、マイクロギャップGを有するように形成された一対の対向電極6,7と、第1チップ体31及び第2チップ体32のそれぞれに形成した第1凹部1a及び第2凹部2aと、接合チップ体33の外面両端部に設けた一対の端子電極(電極パッド13、はんだバンプ14)とで構成されている。
このチップ型避雷器は以下のような製造工程によって製作される。図2に示すように、第1チップ体31を形成するための絶縁性を有する第1ウエハ1を用意する。チップ型避雷器の低背化及び第1チップ体31の機械的強度を考慮すれば、第1ウエハ1の厚さは0.1〜0.6mmが望ましい。本実施例では、厚さが0.2mmのガラス基板とした。
次に、この第1ウエハ1に一定間隔tで複数対のスルーホール導体11を形成する。具体的には、スルーホール導体11を形成する部分以外をレジスト膜で被覆し、サンドブラストすることによりスルーホール用孔(代表孔径:100μm)を形成する。スルーホール用孔はレーザ、ウェットブラスト、ドライエッチングなどによって形成してもよい。
なお、第1ウエハ1には、ガラス基板ではなくシリコン基板を使用してもよい。ただし、この場合、スルーホール用孔はドライエッチングで形成される。
次に、スルーホール用孔に導電性材料のAgポリイミド接着剤ペーストを厚膜技術で充填印刷した後、180℃、30分間の条件で硬化させる。スルーホール用孔への充填は、めっき法で行ってもよい。
次に、図3に示すように、第1ウエハ1に、Wを主材料とする対向電極6,7をフッ素系ガスを用いたドライエッチング法で形成する。対向電極6,7はマイクロギャップGを有している。対向電極6,7の材料はWに限定するものではなく、例えば、Al,Ag,Au,Ti,TiN,Ta,TaN,Pt,Pd,SnO2,Moなどの1種又は2種以上を用いて、印刷法、リフトオフ法、めっき法などによって形成してもよい。マイクロギャップGの間隔Dは、チップ型避雷器の放電開始電圧に応じて適宜設定される(代表値:0.5〜100μm)。本実施例では、マイクロギャップGの間隔Dを5μmとした。
次に、第1ウエハ1を裏返した後、不要な給電膜をウェットエッチングにより除去する。さらに、スルーホール導体11の直上にめっき法、リフトオフ法、印刷法、蒸着法、スパッタリング法などにより電極パッド13を形成する。
次に、図4に示すように、第1ウエハ1のマイクロギャップG部分以外の全表面をレジスト膜で被覆し、HF溶液でウェットエッチングする。これにより、マイクロギャップGの位置に第1凹部1aを形成する。
さらに、第2チップ体32を形成するための絶縁性を有する第2ウエハ2を用意する。チップ型避雷器の低背化及び第2チップ体32の機械的強度を考慮すれば、第2ウエハ2の厚さは0.3〜1.0mmが望ましい。本実施例では、厚さが0.6mmのシリコン基板とした。シリコン基板の表面にさらにSiO2膜などの絶縁層を形成してもよい。
次に、第2ウエハ2に一定間隔tで複数の第2凹部2aを形成する。具体的には、第2凹部2aを形成する部分以外をレジスト膜で被覆し、有機アルカリ溶液でエッチングすることにより第2凹部2aを形成する。あるいは、第2凹部2aはドライエッチングなどによって形成してもよい。
なお、第2ウエハ2にはガラス基板などの透明性を有する基板を用いてもよい。この場合、第2凹部2aは有機アルカリ溶液ではなく、HF溶液を使用する。あるいは、レーザ、ウェットブラスト、ドライエッチングなどによって形成してもよい。
次に、図5に示すように、一対の対向電極6,7が第1ウエハ1と第2ウエハ2の間に配置されるように、例えば、エポキシ系接着剤20を介して第1ウエハ1と第2ウエハ2を不活性ガス雰囲気中で一体的に接合する。不活性ガスは高温でイオン化するものであればよく、空気の他にHe,N2,Ar,Ne,SF6,CO2,H2,C26などの1種又は2種以上の混合物が用いられる。ガス圧は本実施例の場合、800Torrとしたが、チップ型避雷器の放電開始電圧に応じて適宜設定される。
なお、接合方法としては、第1ウエハ1と第2ウエハ2の所定の位置に電極層を形成してはんだやロウ材で接合してもよい。また、第1ウエハ1と第2ウエハ2の所定の位置に電極層を形成した後、第1ウエハ1と第2ウエハ2を加熱圧着して接合してもよい。
次に、図6に示すように、パッド電極13上にはんだバンプ14を形成する。このはんだバンプ14とスルーホール11と電極パッド13は、対向電極6,7にそれぞれ接続され、端子電極として機能する。
次に、図7に示すように、接合した第1ウエハ1と第2ウエハ2を一対の対向電極6,7ごとにダイシングし、第1チップ体31と第2チップ体32からなる接合チップ体33を切り出す。
以上の方法により、チップ型避雷器が生産性良く低コストで製造される。
こうして得られたチップ型避雷器は、図1に示すように、絶縁性を有する第1チップ体31と絶縁性を有する第2チップ体32とが、一体的に接合された接合チップ体33を有している。そして、第1チップ体31と第2チップ体32の間に、内部に不活性ガスが封入された第1凹部1aと第2凹部2aとからなる放電空間を備えている。この放電空間内において、対向電極6,7のマイクロギャップ側先端部がチップ体に接することなく、チップ体から浮いた状態となっている。接合チップ体33の外面両端部には一対の端子電極(電極パッド13、はんだバンプ14)が設けられている。
以上のように、本実施例のチップ型避雷器は、第2チップ体32だけでなく第1チップ体31にも凹部を設けたので、図8に示すように、対向電極6,7からスパッタされた導電性物質50が、対向電極6,7のマイクロギャップ側先端部に形成されている第1チップ体31の第1凹部1aに付着するため、対向電極6,7間が短絡し難い。その結果、サージ印加回数が増え、チップ型避雷器の寿命を長くできる。
また、本発明によれば、対向電極6,7形成後に第1凹部1aを形成するため、放電開始電圧に最も寄与するマイクロギャップGの間隔の精度が向上し、放電による対向電極6,7の損傷を抑えることができる。
なお、本発明に係るチップ型避雷器及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
本発明に係るチップ型避雷器の一実施例を示す断面図である。 図1に示したチップ型避雷器の製造方法を説明するための断面図である。 図2に続く製造方法を示す断面図である。 図3に続く製造方法を示す断面図である。 図4に続く製造方法を示す断面図である。 図5に続く製造方法を示す断面図である。 図6に続く製造方法を示す断面図である。 図1に示したチップ型避雷器のマイクロギャップ部分の拡大断面図である。 従来のチップ型避雷器を示す断面図である。 図9に示したチップ型避雷器のマイクロギャップ部分の拡大断面図である。
符号の説明
1…第1ウエハ
1a…第1凹部
2…第2ウエハ
2a…第2凹部
6,7…対向電極
13…電極パッド
14…はんだバンプ
31…第1チップ体
32…第2チップ体
33…接合チップ体
G…マイクロギャップ

Claims (3)

  1. 絶縁性を有する第1チップ体と絶縁性を有する第2チップ体とを一体的に接合した接合チップ体と、
    前記第1チップ体の接合面にマイクロギャップを有するように形成された一対の対向電極と、
    前記一対の対向電極にそれぞれ接続され、前記接合チップ体の外面両端部に設けられた一対の端子電極と、
    前記第1チップ体の前記マイクロギャップの位置に形成され、内部に不活性ガスが封入された第1凹部と、
    前記第2チップ体の前記マイクロギャップに臨む位置に形成され、内部に不活性ガスが封入された第2凹部と、
    を備えたことを特徴とするチップ型避雷器。
  2. 前記一対の対向電極のそれぞれのマイクロギャップ側先端部が前記第1凹部及び第2凹部から露出していることを特徴とする請求項1に記載のチップ型避雷器。
  3. 第1チップ体を形成するための絶縁性を有する第1ウエハと、第2チップ体を形成するための絶縁性を有する第2ウエハとを作製する工程と、
    前記第1ウエハの一面にマイクロギャップを有するように一対の対向電極を形成する工程と、
    前記第1チップ体の前記マイクロギャップの位置に第1凹部を形成する工程と、
    前記第2チップ体の前記マイクロギャップに臨む位置に第2凹部を形成する工程と、
    前記マイクロギャップと前記第2凹部が対向するように、前記第1ウエハと前記第2ウエハを不活性ガス雰囲気中で一体的に接合する工程と、
    前記接合した第1ウエハと第2ウエハを前記一対の対向電極を含むようにダイシングし、第1チップ体と第2チップ体からなる接合チップ体を切り出す工程と、
    を備えたことを特徴とするチップ型避雷器の製造方法。
JP2005232401A 2005-08-10 2005-08-10 チップ型避雷器及びその製造方法 Pending JP2007048626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232401A JP2007048626A (ja) 2005-08-10 2005-08-10 チップ型避雷器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232401A JP2007048626A (ja) 2005-08-10 2005-08-10 チップ型避雷器及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007048626A true JP2007048626A (ja) 2007-02-22

Family

ID=37851280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232401A Pending JP2007048626A (ja) 2005-08-10 2005-08-10 チップ型避雷器及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007048626A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117085A (ja) * 1988-10-26 1990-05-01 Matsushita Electric Ind Co Ltd アブソーバー
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2004031016A (ja) * 2002-06-24 2004-01-29 Mitsubishi Materials Corp サージアブソーバおよびそのマイクロギャップ形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117085A (ja) * 1988-10-26 1990-05-01 Matsushita Electric Ind Co Ltd アブソーバー
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2004031016A (ja) * 2002-06-24 2004-01-29 Mitsubishi Materials Corp サージアブソーバおよびそのマイクロギャップ形成方法

Similar Documents

Publication Publication Date Title
JP5603166B2 (ja) 電子デバイス、電子機器及び電子デバイスの製造方法
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP2004129223A (ja) 圧電部品およびその製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP6342643B2 (ja) 電子デバイス
CN107004641B (zh) Saw器件以及saw器件的制造方法
WO2018168709A1 (ja) 回路モジュールおよびその製造方法
JP3265898B2 (ja) チップ型サージアブソーバの製造方法
JP2014150333A (ja) 圧電部品
US10076031B2 (en) Electronic device and method of manufacturing electronic device
JP2007317542A (ja) サージアブソーバ
JP2007317541A (ja) サージアブソーバ
JP2007048626A (ja) チップ型避雷器及びその製造方法
JP2007066557A (ja) チップ型避雷器及びその製造方法
JP3489627B2 (ja) チップ型サージアブソーバ
TWI440271B (zh) 突波吸收器
JP5970744B2 (ja) 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5939801B2 (ja) 電子部品パッケージの製造方法
JP2008252795A (ja) 圧電振動デバイス
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
JPH10163800A (ja) 弾性表面波装置及びその製造方法
JP5798932B2 (ja) 電子部品パッケージの製造方法
TWI278985B (en) A low trigger voltage ESD protection device
JP2006270170A (ja) 弾性表面波素子及び弾性表面波素子の製造方法
JP2005116192A (ja) チップ型サージアブソーバ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A131 Notification of reasons for refusal

Effective date: 20110315

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712