JP2005116192A - チップ型サージアブソーバ及びその製造方法 - Google Patents

チップ型サージアブソーバ及びその製造方法 Download PDF

Info

Publication number
JP2005116192A
JP2005116192A JP2003344827A JP2003344827A JP2005116192A JP 2005116192 A JP2005116192 A JP 2005116192A JP 2003344827 A JP2003344827 A JP 2003344827A JP 2003344827 A JP2003344827 A JP 2003344827A JP 2005116192 A JP2005116192 A JP 2005116192A
Authority
JP
Japan
Prior art keywords
discharge
electrodes
surge absorber
pair
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003344827A
Other languages
English (en)
Other versions
JP4292935B2 (ja
Inventor
Kazutaka Fujiwara
和崇 藤原
Koichiro Harada
宏一郎 原田
Masatoshi Abe
政利 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2003344827A priority Critical patent/JP4292935B2/ja
Publication of JP2005116192A publication Critical patent/JP2005116192A/ja
Application granted granted Critical
Publication of JP4292935B2 publication Critical patent/JP4292935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 封止の容易化を図ることができ、また接触箇所の損傷を防止することができ、放電電極の変質を抑制することができるチップ型サージアブソーバ及びその製造方法を提供する。
【解決手段】 絶縁性基板11と、絶縁性基板11の一面11A上に対向配置されそれぞれ異なる縁部まで形成された接続電極12、13と、接続電極12、13のそれぞれに接続されて放電間隙14を介して互いに対向配置された放電電極15、16と、接着剤17を介して接続電極12、13の基端部を含む絶縁性基板11の外周部上と固定されて絶縁性基板11の上部に放電空間18を形成する箱状の蓋体19と、前記縁部にて露出された接続電極12、13と導通するように絶縁性基板11の両端部に配される端子電極21、22とを備えたチップ型サージアブソーバ1において、接続電極12、13が、金属中にガラス材料を含む材料で形成されている。
【選択図】 図1

Description

本発明は、サージから様々な機器を保護し、事故を未然に防ぐのに使用するチップ型サージアブソーバ及びその製造方法に関する。
電話機、ファクシミリ、モデム等の通信機器用の電子機器が通信線との接続する部分、電源線、アンテナ或いはCRT駆動回路等、雷サージや静電気等の異常電圧(サージ電圧)による電撃を受けやすい部分には、異常電圧によって電子機器やこの機器を搭載するプリント基板の熱的損傷又は発火等による破壊を防止するために、サージアブソーバが接続されている。
従来、例えばマイクロギャップを有するサージ吸収素子を用いたチップ型サージアブソーバが提案されている。このサージアブソーバは、絶縁性基板の表面に、いわゆるマイクロギャップを介して対向配置され互いに異なる縁部まで形成された一対の放電電極と、ガラス材料を有する接着剤を介してこの一対の放電電極の基端部を含む絶縁性基板の外周部上に周縁部を接着した蓋体と、絶縁性基板及び蓋体の両端に一対の放電電極と導通するように配される一対の端子電極とを備えた放電型サージアブソーバである。(例えば、特許文献1参照)。
近年、このようなチップ型サージアブソーバにおいても、放電電極における放電開始電圧を低下させることが望まれており、放電電極を薄膜とすることでマイクロギャップの先端付近に電界が集中しやすくなるので放電開始電圧が低下することが知られている。
特開2001−35634号公報(図1)
しかしながら、上記従来のサージアブソーバには、以下の課題が残されている。すなわち、従来のサージアブソーバでは、薄膜の放電電極をスパッタ法あるいは化学蒸着法(以下CVD法と省略する。)によって形成した場合、形成された放電電極は金属膜あるいはこれに準じた化合物となる。このため、放電電極を含む絶縁性基板の外周部上にガラス材料を有する接着剤を介して蓋体を接着して放電空間を形成する際、放電電極と接着剤とのぬれ性が悪く、また熱膨張係数が大きく異なるので封止することが困難であった。
一方、放電電極が直接端子電極と接合しているため、放電電極を薄膜とした場合に放電電極と端子電極との接触面積が小さくなる。サージ寿命試験を行うと、放電電極と端子電極との接触箇所に電流が流れるが、接触面積が小さいために接触箇所における電流密度が高くなるため発熱し、接触箇所が損傷することで放電電極と端子電極との良好な電気的接触が得られなくなる虞がある。
また、放電電極の膜厚を薄くすることで理論的には放電開始電圧の低下を図ることができるが、実際には薄くなるにしたがって、放電空間を形成する際に放電電極が酸化しやすくなるので放電電極が変質することにより放電開始電圧が上昇するという問題があった。
また、薄膜の放電電極をスパッタ法によって形成した場合でも、より高いエネルギーのサージが繰り返し加えられた際には放電電極が放電時の熱やひずみにより蒸発、損傷し、長寿命とはならないという問題がある。
本発明は、前述の課題に鑑みてなされたもので、封止の容易化を図ることができ、また接触箇所の損傷を防止することができ、放電電極の変質を抑制することができるチップ型サージアブソーバ及びその製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のチップ型サージアブソーバは、絶縁性材料で形成された絶縁性基板と、該絶縁性基板の一方の面上に対向配置されそれぞれ異なる縁部まで形成された一対の接続電極と、該一対の接続電極のそれぞれに接続されて放電間隙を介して互いに対向配置された一対の放電電極と、ガラス材料を有する接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上と固定されて該絶縁性基板の上部に放電空間を形成する箱状の蓋体と、前記縁部にて露出された前記一対の接続電極と導通するように前記絶縁性基板の両端部に配される一対の端子電極とを備えたチップ型サージアブソーバにおいて、前記接続電極が、金属中にガラス材料を含む材料で形成されていることを特徴とする。
また、本発明にかかるチップ型サージアブソーバの製造方法は、絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、放電間隙を介して互いに対向し、前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、ガラス材料を有する接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定し、前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する封止工程とを有するチップ型サージアブソーバの製造方法において、前記接続電極形成工程が、金属中にガラス材料を含む材料で接続電極を形成することを特徴とする。
この発明にかかるチップ型サージアブソーバ及びこの製造方法によれば、ガラス材料を有する接着剤を用いて接続電極と蓋体とを接着する際、接続電極が金属中にガラス材料を含む材料で構成されているので、接着剤とのぬれ性が良好となる。また、接続電極に含まれるガラス材料の分量を調整することによって接着剤と接続電極との熱膨張係数差を小さくすることができる。したがって、絶縁性基板及び接続電極と蓋体との封着性が向上し、良好な気密性を有する放電空間が容易に得られる。
また、本発明にかかるチップ型サージアブソーバは、前記放電電極が、導電性物質のみで形成されていることが好ましい。
また、本発明にかかるチップ型サージアブソーバの製造方法は、前記放電電極形成工程が、導電性物質のみで形成された前記放電電極を形成することが好ましい。
この発明にかかるチップ型サージアブソーバ及びこの製造方法によれば、放電電極が、ガラスやバインダーなどの混ぜものがなく導電性物質のみで構成されることで、放電電極を構成する導電性物質が常に放電間隙先端に存在するため、放電開始電圧を下げることが可能となる。
また、本発明にかかるチップ型サージアブソーバは、スパッタ法により形成された前記放電電極の膜厚が、0.5μm以上5μm以下であることが好ましい。
この発明によれば、放電電極の膜厚が0.5μm以上であるため、放電空間を形成する際に放電電極の表面が酸化して導電性物質が表面に現れないことによって生じる放電開始電圧の上昇を抑制できる。
また、膜厚が5μm以下であるため、サージを吸収する際に放電が一対の放電電極の放電間隙側のみで行われることによる絶縁抵抗値の著しい劣化を防止する。したがって、放電が放電電極の先端側に留まることなく放電電極全体に広がることでサージアブソーバを長寿命化することができる。また、5μm以下であれば電界集中の効果が大きく、放電開始電圧を低下させることができる。
また、本発明にかかるチップ型サージアブソーバは、前記接続電極が、前記放電電極よりも厚く形成されていることが好ましい。
この発明によれば、接続電極の膜厚を厚くすることで接続電極と端子電極との接触面積を増大させることができるので、サージ寿命試験において接続電極と端子電極との接触箇所における発熱を抑制し、接続箇所における破損を防止できる。なお、このとき接続電極の膜厚は、5μm以上であることが好ましい。
また、本発明にかかるチップ型サージアブソーバの製造方法は、前記接続電極形成工程が、スクリーン印刷法によって接続電極を形成すると共に、前記放電電極形成工程が、スパッタ法によって放電電極を形成することが好ましい。
この発明によれば、スクリーン印刷法によって容易に厚膜の接続電極を形成することができるので、接続電極と端子電極との接触面積を容易に増大させることが可能となる。したがって、上述と同様にサージ寿命試験を行った際に、接続電極と端子電極との接続箇所の損傷を防止できる。
また、スパッタ法によって絶縁性基板への付着性のよい薄膜の放電電極が容易に形成できるので、放電開始電圧を低下させることが可能となる。さらに膜厚のコントロールも容易で薄膜化することにより、サージを吸収する際に放電が放電電極全体に広がることでチップ型サージアブソーバを長寿命化することができる。
また、本発明にかかるチップ型サージアブソーバの製造方法は、前記接続電極形成工程が、スクリーン印刷法によって接続電極を形成すると共に、前記放電電極形成工程が、化学蒸着法によって放電電極を形成することが好ましい。
この発明によれば、CVD法によって容易に薄膜の放電電極が形成できるため、上述と同様に一対の放電電極間による放電開始電圧を低下させると共に、チップ型サージアブソーバの長寿命化を図ることができる。また、スパッタ法により放電電極を形成することに比べ、より絶縁性基板への付着性のよく、高融点、高強度な特性を有する放電電極を形成することができる。
本発明のチップ型サージアブソーバによれば、接続電極と接着剤とが良好なぬれ性を得られると共に熱膨張係数差を低減することができるので、絶縁性基板及び接続電極と蓋体との封着性を向上させることが可能になる。したがって、放電空間の気密性が良好なチップ型サージアブソーバを安定して製作することができる。
以下、本発明にかかるチップ型サージアブソーバの一実施形態を、図1及び図2を参照しながら説明する。
本実施形態によるチップ型サージアブソーバ1は、図1及び図2に示されるように、いわゆるマイクロギャップを使用した放電型サージアブソーバであって、絶縁性基板11と、絶縁性基板11の一面11A上に対向配置されそれぞれ異なる縁部まで形成された一対の接続電極12、13と、これら一対の接続電極12、13に接続されて放電間隙14を介して互いに対向配置された一対の放電電極15、16と、接着剤17を介して一対の接続電極12、13の基端部を含む絶縁性基板11の外周部上と固定されて絶縁性基板11の上部に放電空間18を形成する箱状の蓋体19と、縁部にて露出された一対の接続電極12、13と導通するように絶縁性基板11の両端部に配される一対の端子電極21、22とを備えている。
絶縁性基板11及び蓋体19は、例えばアルミナなどの絶縁性体によって構成されており、蓋体19において、絶縁性基板11の一面11Aと対向される面には蓋体19と一面11Aとの間に放電空間18を形成するための凹部19Aが設けられている。絶縁性基板11と蓋体19とは、凹部19Aの全周を囲むように接着剤17を介して接触されると共に、これらの間に形成される放電空間18が気密に封止されている。
ここで、この放電空間18内には、放電電極15、16間での放電条件を一定にしてチップ型サージアブソーバ1の放電特性を安定させるために、例えばAr(アルゴン)等の不活性ガスと共に封止されている。
端子電極21、22の表面には、メッキ処理が施されている。
接続電極12、13は、絶縁性基板11との熱膨張係数差を小さくし、また接着剤17とのぬれ性をよくするように、銀の中にガラス材料を含有する材料で形成されており、スクリーン印刷法によって厚さを5〜10μmとしている。
また、放電電極15、16は、例えばTiのような導電性材料によって構成され、スパッタ法によって厚さが0.5μm〜5μmとされており、中央にレーザカットによって1本形成されている。
以上のように構成された本発明のチップ型サージアブソーバ1について以下にその製造方法を説明する。
先ず、接続電極形成工程を行う。これは、図3(a)に示すように、アルミナ製の絶縁性基板11の一面11A上にスクリーン印刷法によって5〜10μmの膜厚を有する一対の接続電極12、13を形成する。ここで、一対の接続電極12、13を、導電性を有する銀の中に体積比でガラス材料を5%〜10%含有する材料で構成し、絶縁性基板11のそれぞれ異なる縁部まで形成する。
次に、放電電極形成工程を行う。これは、図3(b)に示すように、所定の位置に開口が設けられたマスクを用いたスパッタ法によって0.5〜5μmの膜厚を有する一対の接続電極12、13のそれぞれに接続する放電電極15、16を形成する。ここで、放電電極15、16は、例えばTiのような導電性物質のみで形成されている。
この後、図3(c)に示すように、放電電極15、16の中央にレーザカットによって放電間隙14を形成する。
続いて、封止工程を行う。これは、図3(d)に示すように、絶縁性基板11の周囲にガラス材料を有する接着剤17を印刷にて形成する。この後、図3(e)及び(f)に示すように、例えばArのような不活性ガスの雰囲気中において、絶縁性材料で形成された蓋体19を、一対の接続電極12、13及び一対の放電電極15、16を覆うようにして絶縁性基板11上に接着剤17により接着する。このとき、形成された放電空間18には、不活性ガスが封入される。
さらに、図3(g)に示すように、絶縁性基板11及び蓋体19の両端に、露出された一対の接続電極15、16と導通するようにディップ法により、例えば、Agとガラス材料とで構成されたペーストを付着させて端子電極21、22を形成する。そして、端子電極21、22の表面にメッキ処理を施す。
このように構成されたチップ型サージアブソーバ1は、接続電極形成工程において、絶縁性基板11上に形成された接続電極12、13に対して金属の中にガラス材料を含む材料が用いられているので、接着剤17とのぬれ性が向上し、封止工程において接続電極12、13と接着剤17との接着性が向上し、良好な気密性を有する放電空間18が容易に得られる。
また、スクリーン印刷法によって容易に厚膜の接続電極12、13が形成されるので、接続電極12、13と端子電極21、22との接触面積を増大させることができ、サージ寿命試験を行った際に接続電極12、13と端子電極21、22との接触箇所に流れる電流密度を低下させて発生する熱による接続電極12、13と端子電極21、22との接触箇所の破損を抑制する。
また、放電電極形成工程において、スパッタ法によって放電電極15、16を形成することで、絶縁性基板11に対する付着性のよい薄膜が容易に形成することができる。また、放電電極15、16の膜厚が0.5μm以上5μm以下であるため、封止工程において放電電極15、16が酸化されない部分が残り、放電開始電圧を低下させることができる。また、5μm以下と放電電極15、16が薄いために放電が全体に進展し、絶縁抵抗値の劣化を抑制してチップ型サージアブソーバ1を長寿命化することができる。
次に、本発明のサージアブソーバ1の他の製造方法について説明する。上記実施形態では、放電電極15、16をスパッタ法によって形成したが、本実施形態では、CVD法によって例えばTiNのような導電性材料のみで構成された放電電極15、16が形成されている。
CVD法によって放電電極15、16を形成することでスパッタ法に比べ、より絶縁性基板11への付着性がよく、高融点、高強度である薄膜とすることができる。したがって、さらに長寿命となるチップ型サージアブソーバとすることができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、放電電極及び接続電極に用いる導電性物質は、Ag、Ag/Pd合金、SnO、Al、Ni、Cu、Ti、TiN、TiC、Ta、W、SiC、BaAl、Nb、Si、C、Ag/Pt合金、ITO、Ru等の導電性物質、もしくはこれらの混合物によって構成されてもよい。
また、接続電極に含有されるガラス材料の体積比は、絶縁性基板の材質や熱膨張係数に合わせて1%〜50%の範囲で適宜変化させてもよい。
また、端子電極は、Ag、Pt、Au、Pd、Sn、Ni等の導電性金属、もしくはこれらの混合物にガラス材料や樹脂材料などを加えたものによって構成されてもよい。
また、封止する際の雰囲気、すなわち内部の不活性ガスは、放電特性に応じて決定され、例えば、N、Ne、He、Xe、H、SF、CF、C、C、CO、及びこれらの混合ガスでもよい。
本願発明では、接続電極にガラス材料が含まれた材料を用いた。なお、接続電極にガラス材料が含有されていない場合には、上述した封着性の向上が得られないが、スクリーン印刷法によって接続電極を形成することで容易に厚膜とすることができると共に、スパッタ法又はCVD法によって放電電極を形成することで容易に薄膜とすることができる。したがって、接続電極と端子電極との接触面積を増大させることができ、接続箇所の破損を抑制が可能となる。
次に、本発明にかかるチップ型サージアブソーバを、実施例により具体的に説明する。
先ず、実施例として、Agとガラス材料とで構成された材料を用いて厚さ5μmの接続電極12、13を形成し、Tiを用いて厚さ1μmの放電電極15、16を形成することによって上記実施形態に係るチップ型サージアブソーバ1を製作した。なお、ガラス材料は、体積比で5%含有されている。
また、比較例として、接続電極12、13を設けずに、実施例と同様にTiを用いて形成された厚さ1μmの放電電極15、16が端子電極21、22と直接接続される構造としたチップ型サージアブソーバを製作した。
これら実施例及び比較例のそれぞれ100個に対してバブルリークチェックにより放電空間18の気密性評価を行うことで、良好な気密性が得られる確率を示す封着率を求めた。この結果を表1に示す。
また、良好な気密性が得られた実施例及び比較例のチップ型サージアブソーバにそれぞれ500pF、0Ω、25kVの静電気を印加し、印加回数に対する端子電極21、22との接続箇所における接続抵抗値を測定した。この結果を図4に示す。なお、図4において、従来例の接合抵抗値が1012Ωとなっているが、1012Ωは測定上限であり、実際にはそれ以上の値となっている。
Figure 2005116192
表1に示されるように、本発明によれば、ガラス材料を含有する接続電極12、13を設けることにより良好な気密性を有する放電空間18が容易に得られることを確認した。
また、図4に示されるように、端子電極12、13を設けることにより端子電極12、13との接合性が大幅に改善されることを確認した。
次に、上記実施形態にかかるチップ型サージアブソーバ1における放電電極15、16をスパッタ法によって形成し、放電電極15、16の膜厚を0.2μm〜10μmまで変化させ、各膜厚における放電開始電圧及び500pF、0Ω、25kVの静電気を100回印加したときの絶縁抵抗値を計測した。この結果を図5及び図6に示す。
図5に示されるように、放電電極15、16の膜厚が0.5μm以上であると封入工程における酸化などによる影響を受けにくくなり放電開始電圧が安定してくることを確認した。また、図6に示されるように、放電電極15、16の膜厚が5μm以下であると放電が放電電極15、16全体に広がるため、絶縁抵抗値の劣化を抑制することを確認した。これらから放電電極15、16の膜厚を0.5μm〜5μmとすることで、放電開始電圧を低くすると共にチップ型サージアブソーバ1を長寿命化できることを確認した。
次に、CVD法によってTiNのみで構成された放電電極15、16を有するチップ型サージアブソーバを製作し、放電電極の膜厚を0.2μm〜5μmまで変化させ、上述と同様に各膜厚において500pF、0Ω、25kVの静電気を100回印加したときの絶縁抵抗値を計測した。この結果を図7に示す。
図7に示されるように、CVD法によってより絶縁性基板への付着性が高く、高融点、高強度の放電電極を形成することで、スパッタ法によって放電電極を形成することに比べて、より絶縁抵抗値の劣化が抑制されて長寿命化させることを確認した。
本発明にかかる一実施形態におけるチップ型サージアブソーバを示す斜視図である。 本発明にかかる一実施形態におけるチップ型サージアブソーバを示す軸方向断面図である。 本発明にかかる一実施形態におけるチップ型サージアブソーバの製造方法を工程順に示す斜視図である。 本発明にかかる実施例1におけるサージ印加回数と接合抵抗値との関係を示すグラフである。 本発明にかかる実施例2における放電電極の膜厚と放電開始電圧との関係を示すグラフである。 本発明にかかる実施例2における放電電極の膜厚と絶縁抵抗値との関係を示すグラフである。 本発明にかかる実施例3における放電電極の膜厚と絶縁抵抗値との関係を示すグラフである。
符号の説明
1 チップ型サージアブソーバ
11 絶縁性基板
12、13 接続電極
14 放電間隙
15、16 放電電極
17 接着剤
18 放電空間
19 蓋体
21、22 端子電極

Claims (8)

  1. 絶縁性材料で形成された絶縁性基板と、該絶縁性基板の一方の面上に対向配置されそれぞれ異なる縁部まで形成された一対の接続電極と、該一対の接続電極のそれぞれに接続されて放電間隙を介して互いに対向配置された一対の放電電極と、ガラス材料を有する接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上と固定されて該絶縁性基板の上部に放電空間を形成する箱状の蓋体と、前記縁部にて露出された前記一対の接続電極と導通するように前記絶縁性基板の両端部に配される一対の端子電極とを備えたチップ型サージアブソーバにおいて、
    前記接続電極が、金属中にガラス材料を含む材料で形成されていることを特徴とするチップ型サージアブソーバ。
  2. 前記放電電極が、導電性物質のみで形成されていることを特徴とする請求項1に記載のチップ型サージアブソーバ。
  3. スパッタ法により形成された前記放電電極の膜厚が、0.5μm以上5μm以下であることを特徴とする請求項1または2に記載のチップ型サージアブソーバ。
  4. 前記接続電極が、前記放電電極よりも厚く形成されていることを特徴とする請求項1から3のいずれか1項に記載のチップ型サージアブソーバ。
  5. 絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、
    放電間隙を介して互いに対向し、前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、
    ガラス材料を有する接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定し、前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する封止工程とを有するチップ型サージアブソーバの製造方法において、
    前記接続電極形成工程が、金属中にガラス材料を含む材料で接続電極を形成することを特徴とするチップ型サージアブソーバの製造方法。
  6. 前記放電電極形成工程が、導電性物質のみで形成された前記放電電極を形成することを特徴とする請求項5に記載のチップ型サージアブソーバの製造方法。
  7. 前記接続電極形成工程が、スクリーン印刷法によって前記接続電極を形成すると共に、
    前記放電電極形成工程が、スパッタ法によって前記放電電極を形成することを特徴とする請求項5または6に記載のチップ型サージアブソーバの製造方法。
  8. 前記接続電極形成工程が、スクリーン印刷法によって前記接続電極を形成すると共に、
    前記放電電極形成工程が、化学蒸着法によって前記放電電極を形成することを特徴とする請求項5または6に記載のチップ型サージアブソーバの製造方法。
JP2003344827A 2003-10-02 2003-10-02 チップ型サージアブソーバ及びその製造方法 Expired - Lifetime JP4292935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003344827A JP4292935B2 (ja) 2003-10-02 2003-10-02 チップ型サージアブソーバ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344827A JP4292935B2 (ja) 2003-10-02 2003-10-02 チップ型サージアブソーバ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005116192A true JP2005116192A (ja) 2005-04-28
JP4292935B2 JP4292935B2 (ja) 2009-07-08

Family

ID=34538333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344827A Expired - Lifetime JP4292935B2 (ja) 2003-10-02 2003-10-02 チップ型サージアブソーバ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4292935B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097748A (zh) * 2009-12-10 2011-06-15 三菱综合材料株式会社 片型浪涌吸收器及其制造方法
JP5029698B2 (ja) * 2007-11-27 2012-09-19 パナソニック株式会社 静電気対策部品の製造方法
DE102014107409A1 (de) * 2014-05-26 2015-11-26 Phoenix Contact Gmbh & Co. Kg Überspannungsableiter
WO2017038238A1 (ja) * 2015-09-01 2017-03-09 株式会社村田製作所 Esd保護素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029698B2 (ja) * 2007-11-27 2012-09-19 パナソニック株式会社 静電気対策部品の製造方法
CN102097748A (zh) * 2009-12-10 2011-06-15 三菱综合材料株式会社 片型浪涌吸收器及其制造方法
JP2011124102A (ja) * 2009-12-10 2011-06-23 Mitsubishi Materials Corp チップ型サージアブソーバおよびその製造方法
DE102014107409A1 (de) * 2014-05-26 2015-11-26 Phoenix Contact Gmbh & Co. Kg Überspannungsableiter
US10411439B2 (en) 2014-05-26 2019-09-10 Phoenix Contact Gmbh & Co. Kg Surge arrester
WO2017038238A1 (ja) * 2015-09-01 2017-03-09 株式会社村田製作所 Esd保護素子

Also Published As

Publication number Publication date
JP4292935B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
US7570473B2 (en) Surge absorber
JP4802861B2 (ja) サージアブソーバ
JP2007317541A (ja) サージアブソーバ
JP4292935B2 (ja) チップ型サージアブソーバ及びその製造方法
JP4363226B2 (ja) サージアブソーバ
JP2007242404A (ja) サージアブソーバ
TW478229B (en) Chip type surge absorbing device and its manufacturing method
JP2006032090A (ja) サージアブソーバ
JP2005251458A (ja) チップ型サージアブソーバ及びその製造方法
JP4479470B2 (ja) サージアブソーバ
JP2006286251A (ja) サージアブソーバ
TWI440271B (zh) 突波吸收器
JP4802772B2 (ja) サージアブソーバ
JP2006049064A (ja) サージアブソーバ
JP4360313B2 (ja) サージアブソーバ
JP4363180B2 (ja) サージアブソーバ
JP4687503B2 (ja) サージアブソーバ
JP3686013B2 (ja) チップ型サージ吸収素子
JP4123981B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2006004776A (ja) サージ吸収素子
JP4265319B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2006049065A (ja) サージアブソーバ
JP4239422B2 (ja) サージアブソーバ
JP4407287B2 (ja) サージアブソーバ
JP3686012B2 (ja) チップ型サージ吸収素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4292935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

EXPY Cancellation because of completion of term