JP2011124102A - チップ型サージアブソーバおよびその製造方法 - Google Patents
チップ型サージアブソーバおよびその製造方法 Download PDFInfo
- Publication number
- JP2011124102A JP2011124102A JP2009281062A JP2009281062A JP2011124102A JP 2011124102 A JP2011124102 A JP 2011124102A JP 2009281062 A JP2009281062 A JP 2009281062A JP 2009281062 A JP2009281062 A JP 2009281062A JP 2011124102 A JP2011124102 A JP 2011124102A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- discharge
- insulating substrate
- surge absorber
- type surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 放電開始電圧を下げて低電圧で動作可能なチップ型サージアブソーバおよびその製造方法を提供すること。
【解決手段】 絶縁性基板2と、該絶縁性基板2の一方の面上に対向配置されそれぞれ絶縁性基板2の異なる縁部まで延在する一対の接続電極3と、放電間隙4を介して互いに対向配置され一対の接続電極3のそれぞれに接続される一対の放電電極5と、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に固定されて該絶縁性基板2の上部に放電空間を形成する箱状の蓋体6と、縁部にて露出された一対の接続電極3に導通した状態で絶縁性基板2の両端部に配される一対の端子電極7と、を備えたチップ型サージアブソーバ1であって、放電間隙4が、略一定幅の帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する屈曲部4aを有している。
【選択図】図1
【解決手段】 絶縁性基板2と、該絶縁性基板2の一方の面上に対向配置されそれぞれ絶縁性基板2の異なる縁部まで延在する一対の接続電極3と、放電間隙4を介して互いに対向配置され一対の接続電極3のそれぞれに接続される一対の放電電極5と、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に固定されて該絶縁性基板2の上部に放電空間を形成する箱状の蓋体6と、縁部にて露出された一対の接続電極3に導通した状態で絶縁性基板2の両端部に配される一対の端子電極7と、を備えたチップ型サージアブソーバ1であって、放電間隙4が、略一定幅の帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する屈曲部4aを有している。
【選択図】図1
Description
本発明は、誘導雷や誘導サージ、静電気サージに起因した電流やノイズを吸収して電気機器、電子機器またはこれらの回路を保護するチップ型サージアブソーバおよびその製造方法に関する。
電話機、ファクシミリ、モデム等の通信機器用の電子機器が通信線との接続する部分、電源線、アンテナ或いはCRT駆動回路等、雷サージや静電気等の異常電圧(サージ電圧)による電撃を受けやすい部分には、異常電圧によって電子機器やこの機器を搭載するプリント基板の熱的損傷又は発火等による破壊を防止するために、サージアブソーバが接続されている。
従来のチップ型サージアブソーバとして、例えば特許文献1に記載されているように、アルミナ等の絶縁性基板の上面に放電間隙を介して一対の放電電極を対向配置させたものが知られている。このチップ型サージアブソーバでは、放電電極を切削加工やレーザ加工により分断してマイクロギャップと称される放電間隙を施すことにより、放電開始電圧を下げている。
上記従来の技術には、以下の課題が残されている。
すなわち、従来のチップ型サージアブソーバでは、マイクロギャップを設けることにより放電開始電圧を下げているが、パッシェンの法則を利用した平行ギャップ間での放電機構では、マイクロギャップの狭帯化の限界などにより放電電圧が飽和しており、放電開始電圧の低電圧化に限界があるという不都合があった。
すなわち、従来のチップ型サージアブソーバでは、マイクロギャップを設けることにより放電開始電圧を下げているが、パッシェンの法則を利用した平行ギャップ間での放電機構では、マイクロギャップの狭帯化の限界などにより放電電圧が飽和しており、放電開始電圧の低電圧化に限界があるという不都合があった。
本発明は、前述の課題に鑑みてなされたもので、さらに放電開始電圧を下げて低電圧で動作可能なチップ型サージアブソーバおよびその製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のチップ型サージアブソーバは、絶縁性基板と、該絶縁性基板の一方の面上に対向配置されそれぞれ前記絶縁性基板の異なる縁部まで延在する一対の接続電極と、放電間隙を介して互いに対向配置され前記一対の接続電極のそれぞれに接続される一対の放電電極と、前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に固定されて該絶縁性基板の上部に放電空間を形成する箱状の蓋体と、前記縁部にて露出された前記一対の接続電極に導通した状態で前記絶縁性基板の両端部に配される一対の端子電極と、を備えたチップ型サージアブソーバであって、前記放電間隙が、略一定幅の帯状に形成されていると共に一対の前記放電電極の先端に互いに対向する凸部および凹部を形成する湾曲部または屈曲部を有していることを特徴とする。
このチップ型サージアブソーバでは、放電間隙が、略一定幅の帯状に形成されていると共に一対の前記放電電極の先端に互いに対向する凸部および凹部を形成する湾曲部または屈曲部を有しているので、湾曲部または屈曲部によって形成された凸部に局所的に電界集中が生じて放電開始電圧が下がり、低電圧で動作する。
また、本発明のチップ型サージアブソーバは、前記湾曲部または前記屈曲部が、複数箇所設けられていることが好ましい。
すなわち、このチップ型サージアブソーバでは、湾曲部または屈曲部が、複数箇所設けられていることで、複数箇所の電界集中部分が存在することにより、放電によるダメージで湾曲部や屈曲部の先端部分に劣化(放電電極の飛散などにより放電間隔が広くなるなど)が起こっても、ダメージの少ない放電電極で放電することができ、寿命特性を向上させることができる。
特に、湾曲部または屈曲部を、偶数個設けることで、放電間隔の形状が対称的になって極性が起こらない。
すなわち、このチップ型サージアブソーバでは、湾曲部または屈曲部が、複数箇所設けられていることで、複数箇所の電界集中部分が存在することにより、放電によるダメージで湾曲部や屈曲部の先端部分に劣化(放電電極の飛散などにより放電間隔が広くなるなど)が起こっても、ダメージの少ない放電電極で放電することができ、寿命特性を向上させることができる。
特に、湾曲部または屈曲部を、偶数個設けることで、放電間隔の形状が対称的になって極性が起こらない。
また、本発明のチップ型サージアブソーバは、前記放電間隙が、20〜50μmの略一定幅の帯状に形成されていると共に、曲率半径が10〜75μmの前記湾曲部または角度15°以上180°未満の前記屈曲部を有していることが好ましい。
このチップ型サージアブソーバでは、放電間隙が、上記幅範囲の帯状に形成されていると共に、上記曲率半径範囲の湾曲部または上記角度範囲の屈曲部を有しているので、動作電圧が安定し、良好な低電圧動作を得ることができる。
このチップ型サージアブソーバでは、放電間隙が、上記幅範囲の帯状に形成されていると共に、上記曲率半径範囲の湾曲部または上記角度範囲の屈曲部を有しているので、動作電圧が安定し、良好な低電圧動作を得ることができる。
なお、上記放電間隙の幅を上記範囲に設定した理由は、20μm未満であると、初回の放電時に発生したデブリによって動作電圧が安定しなくなり、50μmを超えると、電界集中させるための形態(湾曲部または屈曲部)を形成しても低電圧動作が困難になるためである。
また、上記湾曲部の曲率半径を上記範囲に設定した理由は、10μm未満であると、面粗さと同じオーダーになり上記効果を得ることができないためであり、75μmを超えると、電界集中の効果を得ることができないためである。
さらに、上記屈曲部の角度を15°以上に設定した理由は、15°未満であると、上記放電間隙の幅サイズの範囲で設計できないためである。
また、上記湾曲部の曲率半径を上記範囲に設定した理由は、10μm未満であると、面粗さと同じオーダーになり上記効果を得ることができないためであり、75μmを超えると、電界集中の効果を得ることができないためである。
さらに、上記屈曲部の角度を15°以上に設定した理由は、15°未満であると、上記放電間隙の幅サイズの範囲で設計できないためである。
本発明のチップ型サージアブソーバの製造方法は、上記本発明のチップ型サージアブソーバを作製する方法であって、絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、放電間隙を介して互いに対向すると共に前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定する封止工程と、前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する端子電極形成工程と、を有し、前記放電電極形成工程において、前記絶縁性基板の面上に前記放電電極となる帯状導電膜を形成する工程と、該帯状導電膜の中間部に波長190〜550nmのレーザ光を、繰り返し周波数10〜200kHzおよび走査速度15〜1000mm/sで照射し、前記帯状導電膜を分断して前記放電間隙を形成する工程と、を有していることを特徴とする。
すなわち、このチップ型サージアブソーバの製造方法では、帯状導電膜の中間部に上記波長のレーザ光を、上記繰り返し周波数および上記走査速度で照射し、帯状導電膜を分断して放電間隙を形成するので、放電間隔に上記湾曲部および屈曲部の微細な形態を高精度に形成することができる。
なお、レーザ光の波長を190nm以上に設定した理由は、190nm未満であると真空紫外領域で空気中を伝播し難くなり、加工効率が悪くなるためである。また、レーザ光の波長を550nm以下に設定した理由は、550nmを超えると回折限界の効果によって集光が困難になるためである。
また、繰り返し周波数を上記範囲に設定した理由は、10kHz未満であると、パルスエネルギーが大きくなるため除去能力が高すぎて微細な上記形態加工ができないためであり、200kHzを超えると、Qスイッチの動作が不安定になるためである。
さらに、レーザ光の走査速度を上記範囲に設定した理由は、15mm/s未満であると、レーザ光のビーム重なりが多くなり除去能力が高すぎて微細な形態加工が困難になるためであり、1000mm/sを超えると、レーザ光のビームを最適に重ねることが困難になるためである。
なお、レーザ光のピークパワー密度は、0.5〜10MW/cm2に設定することが好ましい。
また、繰り返し周波数を上記範囲に設定した理由は、10kHz未満であると、パルスエネルギーが大きくなるため除去能力が高すぎて微細な上記形態加工ができないためであり、200kHzを超えると、Qスイッチの動作が不安定になるためである。
さらに、レーザ光の走査速度を上記範囲に設定した理由は、15mm/s未満であると、レーザ光のビーム重なりが多くなり除去能力が高すぎて微細な形態加工が困難になるためであり、1000mm/sを超えると、レーザ光のビームを最適に重ねることが困難になるためである。
なお、レーザ光のピークパワー密度は、0.5〜10MW/cm2に設定することが好ましい。
本発明によれば、以下の効果を奏する。
すなわち、本発明に係るチップ型サージアブソーバによれば、放電間隙が、略一定幅の帯状に形成されていると共に一対の放電電極の先端に互いに対向する凸部および凹部を形成する湾曲部または屈曲部を有しているので、湾曲部または屈曲部により形成された凸部に局所的に電界集中が生じて放電開始電圧が下がり、低電圧化を図ることができる。したがって、本発明のチップ型サージアブソーバは、低い放電開始電圧で応答可能であり、通信機器向け等に好適である。
また、本発明に係るチップ型サージアブソーバの製造方法によれば、該帯状導電膜の中間部に上記波長のレーザ光を、上記繰り返し周波数および上記走査速度で照射し、帯状導電膜を分断して放電間隙を形成するので、放電間隔に上記湾曲部および屈曲部の微細な形態を高精度に形成することができ、高性能なチップ型サージアブソーバを得ることができる。
すなわち、本発明に係るチップ型サージアブソーバによれば、放電間隙が、略一定幅の帯状に形成されていると共に一対の放電電極の先端に互いに対向する凸部および凹部を形成する湾曲部または屈曲部を有しているので、湾曲部または屈曲部により形成された凸部に局所的に電界集中が生じて放電開始電圧が下がり、低電圧化を図ることができる。したがって、本発明のチップ型サージアブソーバは、低い放電開始電圧で応答可能であり、通信機器向け等に好適である。
また、本発明に係るチップ型サージアブソーバの製造方法によれば、該帯状導電膜の中間部に上記波長のレーザ光を、上記繰り返し周波数および上記走査速度で照射し、帯状導電膜を分断して放電間隙を形成するので、放電間隔に上記湾曲部および屈曲部の微細な形態を高精度に形成することができ、高性能なチップ型サージアブソーバを得ることができる。
以下、本発明に係るチップ型サージアブソーバおよびその製造方法の第1実施形態を、図1から図3を参照しながら説明する。なお、以下の説明に用いる各図面では、各部を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。
本実施形態のチップ型サージアブソーバ1は、図1から図3に示すように、絶縁性基板2と、該絶縁性基板2の一方の面上に対向配置されそれぞれ絶縁性基板2の異なる縁部まで延在する一対の接続電極3と、マイクロギャップと称される放電間隙4を介して互いに対向配置され一対の接続電極3のそれぞれに接続される一対の放電電極5と、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に固定されて該絶縁性基板2の上部に放電空間を形成する箱状の蓋体6と、前記縁部にて露出された一対の接続電極3に導通した状態で絶縁性基板2の両端部に配される一対の端子電極7と、を備えている。
上記絶縁性基板2および蓋体6の原料となる絶縁性材料としては、例えば、アルミナ、コランダム、ムライト、コランダムムライト、またはこれらの混合物等が用いられる。
上記放電間隙4は、図3に示すように、略一定幅Wの帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する屈曲部4aを有している。なお、この放電間隙4は、20〜50μmの略一定幅Wの帯状に形成されていると共に、屈曲部4aの角度θを15°以上180°未満に設定されている。また、屈曲部4aは、複数箇所に設けられている。なお、本実施形態では、角度90°の屈曲部4aが3箇所設けられている。
上記放電電極5は、例えばAl、Ti、SnO2、W、Ni、Nb、TiN、Ba、Cu、もしくはFe、またはこれらの材料のうち2つ以上を含有する合金材料によって形成される。
上記接続電極3は、例えばAg等の導電性材料で形成されている。
上記接続電極3は、例えばAg等の導電性材料で形成されている。
また、上記端子電極7は、Agペースト等の導電性ペーストやNiめっきやはんだめっき等により形成される。例えば、Agペースト等の導電性ペーストを塗布して焼成することで、一対の端子電極7が形成される。
なお、上記絶縁性基板2と蓋体6との間に形成された放電空間には、放電に好適な所定の放電制御ガスが満たされている。
上記放電制御ガスは、例えばHe、Ar、Ne、Xe、SF6、CO2、C3F8、C2F6、CF4、H2及びこれらの混合ガス等の不活性ガスである。
なお、上記絶縁性基板2と蓋体6との間に形成された放電空間には、放電に好適な所定の放電制御ガスが満たされている。
上記放電制御ガスは、例えばHe、Ar、Ne、Xe、SF6、CO2、C3F8、C2F6、CF4、H2及びこれらの混合ガス等の不活性ガスである。
このチップ型サージアブソーバ1では、過電圧又は過電流が侵入すると、まずグロー放電が放電間隙4の屈曲部4aを介して生じて一対の放電電極5間でトリガーされ、さらに放電が沿面放電の形態で進展して一対の放電電極5の基端側同士の間でアーク放電が生じることにより、サージ電圧が吸収される。
次に、本実施形態のチップ型サージアブソーバ1の製造方法について説明する。
まず、絶縁性基板2の一方の面上に対向配置されそれぞれ該絶縁性基板2の異なる縁部まで延在する一対の接続電極3を形成する(接続電極形成工程)。
例えば、Agペースト等をスクリーン印刷によって絶縁性基板2上にパターン形成して焼結させることで、Ag等で形成された接続電極3を作製する。
例えば、Agペースト等をスクリーン印刷によって絶縁性基板2上にパターン形成して焼結させることで、Ag等で形成された接続電極3を作製する。
次に、放電間隙4を介して互いに対向すると共に一対の接続電極3のそれぞれに接続される一対の放電電極5を形成する(放電電極形成工程)。
例えば、放電電極5を、上述した材料を含むペーストを絶縁性基板2の上面にスクリーン印刷によってパターン形成したのちに焼結することで形成するほか、スパッタ法、蒸着法、イオンプレーティング法、CVD法、焼き付け法等の一般的な薄膜形成方法が採用可能である。
例えば、放電電極5を、上述した材料を含むペーストを絶縁性基板2の上面にスクリーン印刷によってパターン形成したのちに焼結することで形成するほか、スパッタ法、蒸着法、イオンプレーティング法、CVD法、焼き付け法等の一般的な薄膜形成方法が採用可能である。
この放電電極形成工程において、まず絶縁性基板2の面上に放電電極5となる帯状導電膜を形成し、さらに該帯状導電膜の中間部にレーザ光を照射し、帯状導電膜を分断して放電間隙4を形成する。この際、波長190〜550nmのレーザ光を、繰り返し周波数10〜200kHzおよび走査速度15〜1000mm/sで照射する。なお、レーザ光のピークパワー密度は、0.5〜10MW/cm2に設定することが好ましい。また、本実施形態では、レーザ光を1往復させて放電間隙4を形成する。なお、この際の放電間隙4における溝深さは、約20μmである。
次に、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に箱状の蓋体6を固定する。
例えば、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に接着剤をスクリーン印刷等によりパターン形成し、上述した放電制御ガス雰囲気中において接着剤上に蓋体6を載せた状態で加熱することで、蓋体6と絶縁性基板2とを接合すると共に内部に放電空間を気密状態で形成する(封止工程)。
例えば、一対の接続電極3の基端部を含む絶縁性基板2の外周部上に接着剤をスクリーン印刷等によりパターン形成し、上述した放電制御ガス雰囲気中において接着剤上に蓋体6を載せた状態で加熱することで、蓋体6と絶縁性基板2とを接合すると共に内部に放電空間を気密状態で形成する(封止工程)。
ここで、接着剤としては、SiO2、B2O3、PbO、Na2O、Li2O、BaO、CaO、ZnO、MgO、TiO2、Al2O3、P3O5のうち、一種または二種以上を混合してなるガラスを用いることができる。
さらに、前記縁部にて露出した一対の放電電極5と導通するように絶縁性基板2の両端部に一対の端子電極7を形成する(端子電極形成工程)。
例えば、ディッピング等によりAgペースト等の導電性ペーストを絶縁性基板2及び蓋体6の両端部に設けて、これを焼結することにより端子電極7を形成する。
このようにして、本実施形態のチップ型サージアブソーバ1が作製される。
例えば、ディッピング等によりAgペースト等の導電性ペーストを絶縁性基板2及び蓋体6の両端部に設けて、これを焼結することにより端子電極7を形成する。
このようにして、本実施形態のチップ型サージアブソーバ1が作製される。
上述したように本実施形態のチップ型サージアブソーバ1では、放電間隙4が、略一定幅Wの帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する屈曲部4aを有しているので、屈曲部4aにより形成される凸部に局所的に電界集中が生じて放電開始電圧が下がり、低電圧で動作する。
また、放電間隙4が、上記幅範囲の帯状に形成されていると共に、上記角度範囲の屈曲部4aを有しているので、動作電圧が安定し、良好な低電圧動作を得ることができる。
また、放電間隙4が、上記幅範囲の帯状に形成されていると共に、上記角度範囲の屈曲部4aを有しているので、動作電圧が安定し、良好な低電圧動作を得ることができる。
また、屈曲部4aが複数箇所設けられていることで、複数箇所の電界集中部分が存在することにより、放電によるダメージで屈曲部4aの先端部分に劣化(放電電極5の飛散などにより放電間隙4が広くなるなど)が起こっても、ダメージの少ない放電電極5で放電することができ、寿命特性を向上させることができる。
さらに、本実施形態の製法によれば、帯状導電膜の中間部に上記波長のレーザ光を、上記繰り返し周波数および上記走査速度で照射し、帯状導電膜を分断して放電間隙4を形成するので、放電間隙4に屈曲部4aの微細な形態を高精度に形成することができる。
次に、本発明に係るチップ型サージアブソーバおよびその製造方法の第2及び第3実施形態について、図4および図5を参照して以下に説明する。なお、以下の各実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。
第2実施形態と第1実施形態との異なる点は、第1実施形態では、放電間隙4に屈曲部4aが3箇所設けられているのに対し、第2実施形態のチップ型サージアブソーバ21では、図4に示すように、放電間隙24に屈曲部4aが2箇所設けられている点である。
すなわち、第2実施形態のチップ型サージアブソーバ21では、放電間隙24に屈曲部4aが偶数個設けられているので、放電間隙24の放電間隔の形状が対称的になって極性が起こらない。
すなわち、第2実施形態のチップ型サージアブソーバ21では、放電間隙24に屈曲部4aが偶数個設けられているので、放電間隙24の放電間隔の形状が対称的になって極性が起こらない。
また、第3実施形態と第2実施形態との異なる点は、第2実施形態では、放電間隙24に屈曲部4aが設けられているのに対し、第3実施形態のチップ型サージアブソーバ31では、図5に示すように、放電間隙34に湾曲部34aが設けられている点である。
すなわち、第3実施形態では、放電間隙34が、略一定幅Wの帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する2つの湾曲部34aを有している。これら2つの湾曲部34aは、互いの中間に変曲点を有して互いに反対側に湾曲している。なお、上記放電間隙34は、20〜50μmの略一定幅Wの帯状に形成されていると共に、上記湾曲部34aの曲率半径Rは10〜75μmに設定されている。
すなわち、第3実施形態では、放電間隙34が、略一定幅Wの帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する2つの湾曲部34aを有している。これら2つの湾曲部34aは、互いの中間に変曲点を有して互いに反対側に湾曲している。なお、上記放電間隙34は、20〜50μmの略一定幅Wの帯状に形成されていると共に、上記湾曲部34aの曲率半径Rは10〜75μmに設定されている。
このように第3実施形態のチップ型サージアブソーバ31では、放電間隙34が、略一定幅Wの帯状に形成されていると共に一対の放電電極5の先端に互いに対向する凸部および凹部を形成する湾曲部34aを有しているので、湾曲部34aによって形成された凸部に局所的に電界集中が生じて、第2実施形態と同様に、放電開始電圧が下がり、低電圧で動作する。
次に、上記第3実施形態のチップ型サージアブソーバを上記製法で実際に作製した実施例について、放電開始電圧を測定した結果を説明する。
作製した本実施例は、放電間隙の幅Wを30μm、溝深さを20μm、湾曲部の曲率半径Rを30μmに設定した。また、放電間隙の作製時におけるレーザ加工条件は、レーザ光の繰り返し周波数を120kHz、波長355nmに設定した。なお、比較例として、放電間隙を直線状に形成したチップ型サージアブソーバも作製した。
作製した本実施例は、放電間隙の幅Wを30μm、溝深さを20μm、湾曲部の曲率半径Rを30μmに設定した。また、放電間隙の作製時におけるレーザ加工条件は、レーザ光の繰り返し周波数を120kHz、波長355nmに設定した。なお、比較例として、放電間隙を直線状に形成したチップ型サージアブソーバも作製した。
これらについて直流電圧を100V/sで昇圧したときの放電開始電圧について測定したところ、直線状の放電間隙を有する比較例では、放電開始電圧が130Vであったのに対し、本実施例では、放電開始電圧が110Vであり、低電圧化が確認された。
なお、本発明の技術範囲は上記実施形態および上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、放電電極と接続電極とを別々に設けたが、これらが一体となった電極を採用しても構わない。
例えば、上記実施形態では、放電電極と接続電極とを別々に設けたが、これらが一体となった電極を採用しても構わない。
1,21,31…チップ型サージアブソーバ、2…絶縁性基板、3…接続電極、4,24,34…放電間隙、4a…屈曲部、5…放電電極、6…蓋体、7…端子電極、34a…湾曲部
Claims (4)
- 絶縁性基板と、
該絶縁性基板の一方の面上に対向配置されそれぞれ前記絶縁性基板の異なる縁部まで延在する一対の接続電極と、
放電間隙を介して互いに対向配置され前記一対の接続電極のそれぞれに接続される一対の放電電極と、
前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に固定されて該絶縁性基板の上部に放電空間を形成する箱状の蓋体と、
前記縁部にて露出された前記一対の接続電極に導通した状態で前記絶縁性基板の両端部に配される一対の端子電極と、を備えたチップ型サージアブソーバであって、
前記放電間隙が、略一定幅の帯状に形成されていると共に一対の前記放電電極の先端に互いに対向する凸部および凹部を形成する湾曲部または屈曲部を有していることを特徴とするチップ型サージアブソーバ。 - 請求項1に記載のチップ型サージアブソーバにおいて、
前記湾曲部または前記屈曲部が、複数箇所設けられていることを特徴とするチップ型サージアブソーバ。 - 請求項1または2に記載のチップ型サージアブソーバにおいて、
前記放電間隙が、20〜50μmの略一定幅の帯状に形成されていると共に、曲率半径が10〜75μmの前記湾曲部または角度15°以上180°未満の前記屈曲部を有していることを特徴とするチップ型サージアブソーバ。 - 請求項1から3のいずれか一項に記載されたチップ型サージアブソーバを作製する方法であって、
絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、
放電間隙を介して互いに対向すると共に前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、
前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定する封止工程と、
前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する端子電極形成工程と、を有し、
前記放電電極形成工程において、前記絶縁性基板の面上に前記放電電極となる帯状導電膜を形成する工程と、
該帯状導電膜の中間部に波長190〜550nmのレーザ光を、繰り返し周波数10〜200kHzおよび走査速度15〜1000mm/sで照射し、前記帯状導電膜を分断して前記放電間隙を形成する工程と、を有していることを特徴とするチップ型サージアブソーバの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281062A JP2011124102A (ja) | 2009-12-10 | 2009-12-10 | チップ型サージアブソーバおよびその製造方法 |
CN2010105322412A CN102097748A (zh) | 2009-12-10 | 2010-10-29 | 片型浪涌吸收器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281062A JP2011124102A (ja) | 2009-12-10 | 2009-12-10 | チップ型サージアブソーバおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124102A true JP2011124102A (ja) | 2011-06-23 |
Family
ID=44130671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281062A Pending JP2011124102A (ja) | 2009-12-10 | 2009-12-10 | チップ型サージアブソーバおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011124102A (ja) |
CN (1) | CN102097748A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013054629A1 (ja) * | 2011-10-14 | 2013-04-18 | Tdk株式会社 | 静電気対策素子 |
WO2014141988A1 (ja) * | 2013-03-15 | 2014-09-18 | Tdk株式会社 | 静電気対策素子 |
WO2016098623A1 (ja) * | 2014-12-18 | 2016-06-23 | 株式会社村田製作所 | Esd保護装置およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131086U (ja) * | 1979-03-10 | 1980-09-17 | ||
JPS61227387A (ja) * | 1985-04-01 | 1986-10-09 | 興亜電工株式会社 | サ−ジ吸収素子とその製造方法 |
JPH08288049A (ja) * | 1995-04-07 | 1996-11-01 | Alps Electric Co Ltd | サージアブソーバ |
JP2005116192A (ja) * | 2003-10-02 | 2005-04-28 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3817995B2 (ja) * | 1999-11-30 | 2006-09-06 | 三菱マテリアル株式会社 | サージ吸収素子及びその製造方法 |
KR100799785B1 (ko) * | 2000-10-02 | 2008-01-31 | 미츠비시 마테리알 가부시키가이샤 | 서지 업소버 및 그 제조 방법 |
-
2009
- 2009-12-10 JP JP2009281062A patent/JP2011124102A/ja active Pending
-
2010
- 2010-10-29 CN CN2010105322412A patent/CN102097748A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131086U (ja) * | 1979-03-10 | 1980-09-17 | ||
JPS61227387A (ja) * | 1985-04-01 | 1986-10-09 | 興亜電工株式会社 | サ−ジ吸収素子とその製造方法 |
JPH08288049A (ja) * | 1995-04-07 | 1996-11-01 | Alps Electric Co Ltd | サージアブソーバ |
JP2005116192A (ja) * | 2003-10-02 | 2005-04-28 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013054629A1 (ja) * | 2011-10-14 | 2013-04-18 | Tdk株式会社 | 静電気対策素子 |
US9497837B2 (en) | 2011-10-14 | 2016-11-15 | Tdk Corporation | Electrostatic protection device |
WO2014141988A1 (ja) * | 2013-03-15 | 2014-09-18 | Tdk株式会社 | 静電気対策素子 |
KR20150115912A (ko) * | 2013-03-15 | 2015-10-14 | 티디케이가부시기가이샤 | 정전기 대책 소자 |
JP5954490B2 (ja) * | 2013-03-15 | 2016-07-20 | Tdk株式会社 | 静電気対策素子 |
KR101706929B1 (ko) | 2013-03-15 | 2017-02-15 | 티디케이가부시기가이샤 | 정전기 대책 소자 |
US9780559B2 (en) | 2013-03-15 | 2017-10-03 | Tdk Corporation | ESD protection device |
WO2016098623A1 (ja) * | 2014-12-18 | 2016-06-23 | 株式会社村田製作所 | Esd保護装置およびその製造方法 |
US10381806B2 (en) | 2014-12-18 | 2019-08-13 | Murata Manufacturing Co., Ltd. | ESD protection device and manufacturing method for same |
Also Published As
Publication number | Publication date |
---|---|
CN102097748A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105229876A (zh) | 静电放电保护元件 | |
JP2011124102A (ja) | チップ型サージアブソーバおよびその製造方法 | |
JP2007242404A (ja) | サージアブソーバ | |
US6606230B2 (en) | Chip-type surge absorber and method for producing the same | |
JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
KR100723572B1 (ko) | 칩형 서지 흡수재 및 그 제조 방법 | |
JP3817995B2 (ja) | サージ吸収素子及びその製造方法 | |
KR101253345B1 (ko) | 이온 발생 장치 및 그의 제조방법 | |
TWI440271B (zh) | 突波吸收器 | |
JP4193426B2 (ja) | サージアブソーバおよびそのマイクロギャップ形成方法 | |
JP3778073B2 (ja) | サージアブソーバ及びその製造方法 | |
JP2005251458A (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP5365543B2 (ja) | サージアブソーバ | |
JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
JP7227462B2 (ja) | サージ防護素子およびその製造方法 | |
JP2006134694A (ja) | サージアブソーバ | |
JP2004014437A (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP4802772B2 (ja) | サージアブソーバ | |
JP4254084B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
WO2013042502A1 (ja) | 静電気対策素子 | |
JP3700510B2 (ja) | サージ吸収素子及びその製造方法 | |
JP2010092778A (ja) | サージアブソーバ | |
JPH07326462A (ja) | チップ型マイクロギャップ式サージアブソーバ | |
JP5218769B2 (ja) | サージアブソーバ | |
JP4637887B2 (ja) | 電子回路用の過電圧保護装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A02 | Decision of refusal |
Effective date: 20131210 Free format text: JAPANESE INTERMEDIATE CODE: A02 |