JP2007025419A - 液晶装置の製造方法及び液晶装置 - Google Patents

液晶装置の製造方法及び液晶装置 Download PDF

Info

Publication number
JP2007025419A
JP2007025419A JP2005209543A JP2005209543A JP2007025419A JP 2007025419 A JP2007025419 A JP 2007025419A JP 2005209543 A JP2005209543 A JP 2005209543A JP 2005209543 A JP2005209543 A JP 2005209543A JP 2007025419 A JP2007025419 A JP 2007025419A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
crystal device
substrates
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005209543A
Other languages
English (en)
Other versions
JP4760180B2 (ja
Inventor
Masayuki Yazaki
正幸 矢崎
Tomoko Takahashi
智子 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005209543A priority Critical patent/JP4760180B2/ja
Publication of JP2007025419A publication Critical patent/JP2007025419A/ja
Application granted granted Critical
Publication of JP4760180B2 publication Critical patent/JP4760180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 汚染物質の発生、アライメントの不良を生じさせることなく、十分な固着強度で対向基板と素子基板とを貼り合わせる。
【解決手段】 第1の基板に、紫外線ラジカル硬化型接着材料を用いて仮止め部及びシール部を形成する工程(S22,S23)と、前記第1の基板と第2の基板とを圧着し、前記仮止め部に紫外線を照射して硬化させて、前記第1及び第2の基板同士を貼り合わせる工程(S24,S25)と、前記シール部に紫外線を照射して硬化させる工程(S27)とを具備したことを特徴とする。
【選択図】 図1

Description

本発明は、小型の液晶パネルの貼り合わせに好適な液晶装置の製造方法及び液晶装置に関する。
液晶ライトバルブ等の液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置は、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
TFTを配置したTFT基板と、TFT基板に対向配置される対向基板とは、別々に製造される。両基板は、パネル組み立て工程において高精度に貼り合わされた後、液晶が封入される。
パネル組み立て工程においては、先ず、各基板工程において夫々製造されたTFT基板と対向基板との対向面、即ち、対向基板及びTFT基板の液晶層と接する面上に配向膜が形成され、次いでラビング処理が行われる。
配向膜を形成してラビング処理を施すことで、電圧無印加時の液晶分子の配列が決定される。配向膜は、例えばポリイミドを約数十ナノメーターの厚さで塗布することにより形成される。液晶層に対向する両基板の面上に配向膜を形成することで、液晶分子を基板面に沿って配向処理することができる。ラビング処理は、配向膜表面に細かい溝を形成して配向異方性の膜にするものであり、配向膜に一定方向のラビング処理を施すことで、液晶分子の配列を規定することができる。
次に、一方の基板上の端辺に接着剤となるシール材が形成される。TFT基板と対向基板とをシール材を用いて貼り合わせ、アライメントを施しながら圧着硬化させる。シール材の一部には切り欠きが設けられており、この切り欠きを介して液晶を封入する。
ところで、基板の貼り合わせ処理においては、熱硬化を利用して熱硬化型シール材を硬化させる方法と、光(紫外線)硬化を利用して紫外線硬化型シール材を硬化させる方法とがある。
シール材を熱硬化する方法は生産性が高いという利点を有する。しかしながら、シール材の熱膨張率とガラスの熱膨張率との相違等によって、アライメントに狂いが生じてしまう。
このため、一般的には、接着部(シール材)を紫外線硬化させる方法が採用されることが多い。しかし、紫外線硬化では5000〜30000mJ/cm2といった大光量を必要とし十分な硬化に長時間を要してしまい、十分なアライメント精度を得ることができない。そこで、短時間に少ない光量をシール材に照射して接着剤を仮硬化させることでアライメント精度を向上させ、後で十分な時間をかけて大容量の紫外線によって、接着剤を本硬化させる技術も開示されている。しかしながら、紫外線硬化型シール材に2回に分けて紫外線を照射すると、硬化率が低下してしまうという欠点がある。
また、紫外線を照射した際に配向膜に光が照射されて劣化し、液晶の配向のプレチルト角が低下する等の問題もある。
そこで、最近では、短時間で硬化する紫外線硬化による仮硬化を採用し、本硬化において熱硬化を採用したシール材を用いることがある。短時間の仮硬化によってアライメント精度を向上させると共に、熱硬化によって十分な固着強度を得る。
なお、シール材に紫外線を照射する場合には、画素への影響を回避するために、シール材以外の部分を遮光する遮光マスクを用いるようになっている。特許文献1においては、このような紫外線の悪影響を回避する紫外線,熱併用型のシール材を用いた製造方法の技術が開示されている。
特開2003−270644号公報
しかしながら、熱硬化型のシール材、例えば、エポキシ樹脂等は、液晶に対する汚染物質となる。シール材から液晶に溶け出した汚染物質によって、液晶が汚染されて劣化してしまう。また、上述したように、熱硬化時の熱によって、上下基板間に歪が生じ、アライメントに狂いが生じるという問題もあった。
本発明はかかる問題点に鑑みてなされたものであって、紫外線ラジカル硬化型のシール材及び仮止め材を用いることで液晶への汚染を防止し、仮止め材を利用してアライメント精度を向上させると共に、シール材の硬化によって十分な固着強度を得ることができる液晶装置の製造方法及び液晶装置を提供することを目的とする。
本発明に係る液晶装置の製造方法は、第1の基板に、紫外線ラジカル硬化型接着材料を用いて仮止め部及びシール部を形成する工程と、前記第1の基板と第2の基板とを圧着し、前記仮止め部に紫外線を照射して硬化させて、前記第1及び第2の基板同士を貼り合わせる工程と、前記シール部に紫外線を照射して硬化させる工程とを具備したことを特徴とする。
このような構成によれば、第1の基板に、仮止め部及びシール部が紫外線ラジカル硬化型接着材料によって形成される。第1及び第2の基板同士が貼り合わされ、仮止め部に紫外線を照射して仮止め部を硬化させる。これにより、第1及び第2の基板を仮止めする。次に、シール部に紫外線を照射して本硬化させ、第1及び第2の基板を固着する。第1及び第2の基板の貼り合わせに、熱硬化型の接着材料を用いないことから、接着材料による汚染がなく、第1及び第2の基板に歪も生じない。仮止め部及びシール部は紫外線ラジカル硬化型接着材料によって形成されており、比較的少ない光量で硬化する。従って、第1及び第2の基板への紫外線による悪影響を防止することができる。また、シール部は、1回の硬化工程で硬化されるので、十分な固着強度を得ることができる。こうして、画素の劣化を招来することなく、高精度の貼り付けが行われる。
また、前記仮止め部は、前記第1及び第2の基板同士を導通させるための導通部を兼ねることを特徴とする。
このような構成によれば、仮止め部として、例えば、第1及び第2の基板コーナーの4カ所に設ける導通部を兼用することができ、工程数を増大させることなく仮止め部を形成することができる。また、仮止め部の占有面積を増大させる必要がなく、液晶装置を小型に構成することができる。
また、前記仮止め部を硬化させる工程は、前記シール部をマスクする工程を含むことを特徴とする。
このような構成によれば、仮止め部の硬化時には、シール部はマスクされるので、シール部は本硬化に際して硬化され、十分な固着精度を得る。
また、前記シール部を硬化させる工程は、500〜5000mJ/cm2の照射光量を前記シール部に照射することによって行われることを特徴とする。
このような構成によれば、比較的少ない光量によってシール材を本硬化させることができ、第1及び第2の基板への悪影響を抑制することができる。
また、前記シール部を硬化させる工程は、前記シール部によって囲まれた表示領域をマスクする工程を含むことを特徴とする。
このような構成によれば、表示領域に光が照射されることを防止することができ、表示領域への悪影響を抑制することができる。
また、本発明に係る液晶装置の製造方法は、対向基板に、紫外線ラジカル硬化型接着材料を用いて仮止め部及びシール部を形成する工程と、複数の素子基板を含む素子マザー基板上の前記素子基板上に、前記仮止め部及びシール部が形成された対向基板を圧着し、前記仮止め部に紫外線を照射して硬化させて、前記対向基板と素子マザー基板とを貼り合わせる工程と、前記仮止め部を硬化させる工程によって複数の前記対向基板が前記素子マザー基板に貼り合わされた後に、前記複数の対向基板の各シール部に紫外線を照射して硬化させる工程とを具備したことを特徴とする。
このような構成によれば、対向基板は、素子マザー基板上に、仮止め部によって仮止めされる。仮止め部は、紫外線ラジカル硬化型接着材料を用いて形成されており、少ない光量で短時間に仮硬化させることができる。これにより、対向基板と素子マザー基板とのアライメント精度を向上させることができる。対向基板と素子マザー基板とは、シール部に対する紫外線照射によって、本硬化される。シール部は1回の紫外線照射によって硬化され、十分な固着強度を得る。
本発明に係る液晶装置は、電気光学物質を介在させた第1及び第2の基板同士を貼り合わせるために前記第1及び第2の基板の少なくとも一方に紫外線ラジカル硬化型接着材料によって形成されるシール部と、前記シール部と異なる位置に紫外線ラジカル硬化型接着材料によって形成される仮止め部とを具備したことを特徴とする。
このような構成によれば、仮止め部は、第1及び第2の基板を仮止めするためのものである。シール部は、第1及び第2の基板を固着するのに用いられる。これらの仮止め部及びシール部は、紫外線ラジカル硬化型接着材料によって構成されており、少ない光量で硬化している。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図2は本実施の形態において製造した液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図3は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H'線の位置で切断して示す断面図である。図4は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図5は液晶装置の画素構造を詳細に示す断面図である。図6はパネル組み立て工程を示すフローチャートである。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
先ず、図2乃至図4を参照して本実施の形態において製造される液晶装置の全体構成について説明する。
液晶装置は、図2及び図3に示すように、例えば、石英基板、ガラス基板、シリコン基板を用いたTFT基板10と、これに対向配置される、例えばガラス基板や石英基板を用いた対向基板20との間に液晶50を封入して構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。また、対向基板20上には全面に対向電極(ITO)21が設けられる。TFT基板10の画素電極9a上には、ラビング処理が施された配向膜16が設けられている。一方、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜22が設けられている。各配向膜16,22は、例えば、ポリイミド膜等の透明な有機膜からなる。
図4は画素を構成するTFT基板10上の素子の等価回路を示している。図4に示すように、画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
図5は一つの画素に着目した液晶装置の模式的断面図である。
画素電極9aは、TFT基板10上に、マトリクス状に複数設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうちチャネル領域1a’に対向するゲート電極3aに電気的に接続されている。すなわち、走査線11aとデータ線6aとの交差する箇所にはそれぞれ、走査線11aに接続されたゲート電極3aとチャネル領域1a’とが対向配置されて画素スイッチング用のTFT30が構成されている。
TFT基板10上には、TFT30や画素電極9aの他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図5に示すように、下から順に、走査線11aを含む第1層、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、画素電極9a及び配向膜16等を含む第6層からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。
以下では、これらの各要素について、下から順に説明を行う。
第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。走査線11aは、同一行に存在するTFT30のON・OFFを一斉に制御する機能を有する。また、走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されており、TFT30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT30の半導体層1aにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
第2層には、ゲート電極3aを含むTFT30が設けられている。TFT30は、図5に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
そして、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
なお、上述のTFT30は、好ましくは図5に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
以上説明した走査線11aの上、かつ、TFT30の下には、例えばTEOS膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aとTFT30とを絶縁する機能のほか、TFT基板10の全面に形成されることにより、TFT基板10の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のTFT30の特性変化を防止する機能を有する。
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長と同じ幅の溝(コンタクトホール)12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
また、この側壁部3bは、溝12cvを埋めるように、且つ、その下端が走査線11aと接するように形成されている。従って、同一行の走査線11aとゲート電極3aとは、同電位となる。なお、走査線11aに平行するようにして、ゲート電極3aを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線11aと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線11aの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線11aと同一の行に存在する別の走査線が健全である限り、それを介してTFT30の動作制御を依然正常に行うことができることになる。
第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量70は、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。この中継接続は、後述するように、中継電極719を介して行われている。
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。容量電極300を固定電位とするためには、固定電位とされた後述するシールド層400と電気的接続が図られることによりなされている。
そして、この容量電極300は、TFT基板10上において、各画素に対応するように島状に形成されており、下部電極71は、当該容量電極300とほぼ同一形状を有するように形成されている。これにより、蓄積容量70は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量70は、より小面積で、より大きな容量値をもつ。
誘電体膜75は、図5に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Telperature oxide)膜、LTO(Low Telperature oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、この誘電体膜75は、図5に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bからなる2層構造を有する。比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量70の容量値を増大させることが可能となると共に、酸化シリコン膜75aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このように、誘電体膜75を2層構造とすることにより、相反する2つの作用効果を享受することが可能となる。
また、窒化シリコン膜75bが存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっている。これにより、TFT30におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜75は、2層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような3層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。
さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後述する第2層間絶縁膜42を貫通しつつ開孔されている。
図5に示すように、コンタクトホール882は、蓄積容量70以外の領域に形成されており、下部電極71を一旦下層の中継電極719に迂回させてコンタクトホール882を介して上層に引き出していることから、下部電極71を上層の画素電極9aに接続する場合でも、下部電極71を誘電体膜75及び容量電極300よりも広く形成する必要がない。従って、下部電極71、誘電体膜75及び容量電極300を1エッチング工程で同時にパターニングすることができる。これにより、下部電極71、誘電体膜75及び容量電極300の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
また、誘電体膜75は下部電極71及び容量電極300と同一形状に形成され広がりを有していないことから、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量70周辺の開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
第4層には、データ線6aが設けられている。このデータ線6aは、TFT30の半導体層1aの延在する方向に一致するように、ストライプ状に形成されている。このデータ線6aは、図5に示すように、下層より順に、アルミニウムからなる層(図5における符号41A)、窒化チタンからなる層(図5における符号41TN参照)、窒化シリコン膜からなる層(図5における符号401)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、データ線6a上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。
また、この第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。シールド層用中継層6a1及び第2中継電極6a2は、データ線6aと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層6a1、第2中継電極6a2に対して形成するコンタクトホール803,804のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層6a1及び第2中継電極6a2上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。
蓄積容量70の上、かつ、データ線6aの下には、第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が開孔されているとともに、前記シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するためのコンタクトホール882が形成されている。
第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、格子状に形成されている。このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。
また、第5層には、このようなシールド層400と同一膜として、中継層としての第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
他方、上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の2層構造を有している。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。アルミニウムとITOとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、窒化チタンとITOとが接続されていることから、コンタクト抵抗が低く良好な接続性が得られる。
さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図5参照)の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極300及びデータ線6aについても同様にいえる。これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFT基板10上に構築される積層構造の一部をなしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜として機能する。
データ線6aの上、かつ、シールド層400の下には、第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、シールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。
第3及び第4層間絶縁膜43,44の表面は、CMP(Chemical Mechanical Polishing)処理等により平坦化されている。平坦化された層間絶縁膜43,44の下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良が低減される。ただし、このように第3,第4層間絶縁膜43,44に平坦化処理を施すのに代えて、又は加えて、TFT基板10、下地絶縁膜12、第1層間絶縁膜41、第2層間絶縁膜42及び第3層間絶縁膜43のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより、平坦化処理を行ってもよい。
また、蓄積容量70は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という3層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。
また、図2及び図3に示すように、対向基板20には表示領域を区画する額縁としての遮光膜53が設けられている。対向基板20の全面には、上述したように、ITO等の透明導電性膜が対向電極21として形成され、更に、対向電極21の全面にはポリイミド系の配向膜22が形成される。配向膜22は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
遮光膜53の外側の領域には液晶を封入するシール材52が、TFT基板10と対向基板20間に形成されている。シール材52は対向基板20の輪郭形状に略一致するように配置され、TFT基板10と対向基板20を相互に固着する。シール材52は、TFT基板10の1辺の一部において欠落しており、液晶50を注入するための液晶注入口108が形成される。貼り合わされた素子基板10及び対向基板20相互の間隙には、液晶注入口108より液晶が注入される。液晶注入後に、液晶注入口108を封止材109で封止するようになっている。
シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路との接続のための外部接続端子102がTFT基板10の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線11a及びゲート電極3aに走査信号を所定のタイミングで供給することによりゲート電極3aを駆動する走査線駆動回路104が設けられている。走査線駆動回路104は、シール材52の内側の遮光膜53に対向する位置においてTFT基板10上に形成される。また、TFT基板10上には、データ線駆動回路101、走査線駆動回路104、外部接続端子102を接続する配線105が、遮光膜53の3辺に対向して設けられている。
シール材52の4カ所のコーナー部の外側には、導通部106が形成される。導通部106は、接着材料と導通材量とを含み、TFT基板10と対向基板20との間の電気的な導通をとることができるようになっている。なお、導通部106は、シール材52の形成領域以外の領域であれば、表示領域外のいずれの位置に設けてもよい。
本実施の形態においては、導通部106は仮止め部としても機能する。導通部106は、紫外線(UV)ラジカル硬化型接着材料によって形成されている。UVラジカル硬化材は比較的低い光量で硬化する材料である。本実施の形態においては、シール材52についてもUVラジカル硬化型接着材料で形成されるようになっている。
導通部106は、例えば50mJ/cm2程度の低い光量で硬化されたものである。また、シール材52は、例えば3000mJ/cm2程度の比較的低い光量で、1回の紫外線照射によって硬化されたものである。
次に、図1、図6乃至図8を参照して組立工程を説明する。
上述した液晶装置は、例えば、図6に示すパネル組立工程によって組み立てられる。素子基板10(TFT基板)と対向基板20とは、別々に製造される。ステップS1,S5で夫々用意されたTFT基板及び対向基板20に対して、次のステップS2,S6では、配向膜16,22となるポリイミド(PI)を塗布する。次に、ステップS3,S7において、素子基板10表面の配向膜16及び対向基板20表面の配向膜22に対して、ラビング処理を施す。
次に、ステップS4,S8において、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、ステップS10で、素子基板10と対向基板20とを貼り合わせを行う。この場合には、導通部106及びシール材52(図2参照)を形成し、ステップS11でアライメントを施しながら圧着し、導通部106及びシール材52を硬化させる。ステップS12において、シール材52の一部に設けた液晶注入口108から液晶を封入し、液晶注入口108を塞いで液晶を封止する。
なお、本実施の形態においては、液晶を液晶注入口から封入する封入方式を例に説明するが、液晶を介在させる領域をシール材で囲み、その中に液晶を滴下する滴下方式にも同様に適用可能である。
図1は図6の貼り合わせ工程及びアライメント・圧着硬化工程を具体的に示している。また、図7は貼り合わせ工程の途中の状態を示す斜視図である。
本実施の形態は生産性に優れたアレイ製造方式によって液晶装置を製造する場合に適用した例を示している。アレイ製造方式においては、1枚のマザーガラス基板(素子マザー基板)から複数の素子(TFT)基板(アクティブマトリクス基板)を切り出す。即ち、製造時に投入した素子マザー基板を分断することなく成膜及びフォトリソグラフィ工程を繰返す。こうして、複数のアクティブマトリクス基板用の各素子を素子マザー基板上に同時に形成して素子基板アレイを得る。そして、素子マザー基板を分断することで、各アクティブマトリクス基板を得る。
なお、生産性及び歩留まりの観点から、素子マザー基板の状態で配列されている各アクティブマトリクス基板に、単体に分断した対向基板を各アクティブマトリクス基板毎に貼り合わせ、液晶封入後に各アクティブマトリクス基板毎に分断することで、単体の液晶装置を得るチップマウント方式を採用する。
なお、貼り合せの方式として、アレイ製造のチップマウント方式を採用する例について説明するが、本実施の形態はこの方式に限定されるものではない。例えば、多数の素子基板を形成した素子マザー基板と多数の対向基板を形成した対向マザー基板同士を貼り合せる大板組立方式を採用してもよく、また、単体の素子基板及び対向基板同士を貼り合わせる方式を採用してもよい。
また、シール材を対向基板側に形成する例について説明するが、素子基板側にシール材を形成するようにしてもよく、素子基板と対向基板の両方にシール材を形成してもよい。
図1のステップS20,S21において、夫々、ラビング処理後のTFT基板及び対向基板が投入される。TFT基板は、素子マザー基板の状態で投入され、対向基板は、単体の基板の状態で投入される。ステップS22,S23では、例えばディスペンス方式によって、対向基板表面にシール材52及び導通部106が形成される。シール材52は画素領域の縁辺部に形成され、導通部106は対向基板20の四隅に形成される。導通部106及びシール材52はいずれもUVラジカル硬化材が用いられる。
次のステップS24では、TFT基板と対向基板との貼り合わせが行われる。図7において、素子マザー基板110の各区画は、各TFT基板111を示している。各TFT基板111は図2乃至図5のTFT基板10に相当する。図7の素子マザー基板110上の板状の部材は、各対向基板112を示している。各対向基板112は図2乃至図5の対向基板20に相当する。
図7の例では、素子マザー基板110上に、複数の対向基板112が貼り付けられている状態を示しているが、実際には、対向基板112を1枚ずつ貼り合わせる。素子マザー基板110上に対向基板112を貼り合わせた状態で、図示しない紫外線照射装置を用いて、先ず、導通部106の仮硬化を実施する(ステップS11)。紫外線照射装置は、マスクを用いることで、マスク以外の部分にのみ露光を行うことができる。
図8は紫外線照射装置のマスク領域を示す説明図である。図8の斜線部は各アクティブマトリクス基板毎のマスク領域を示しており、この領域には紫外線は照射されない。図8(a)はステップS25における導通部106の露光時のマスク領域を示している。図8(a)に示すように、導通部106の硬化時には、シール材52に囲まれた領域(表示領域)及びシール材52上にはマスクが形成されて、この部分には紫外線の照射が行われない。
ステップS25の露光に際しては、例えば、50mJ/cm2等の小さい光量の露光が行われる。露光時には、アライメントが施されて、導通部106は、所定の位置に仮止めされる。なお、導通部106は、比較的小光量で硬化するが、導通部106はアライメントに必要な程度に硬化していればよく、必ずしも完全に硬化する必要はない。
以後、同様にして、素子マザー基板110上に、各対向基板112をアライメントしながら導通部106を硬化させることで、素子マザー基板110上に対向基板112を仮固定する。全ての対向基板112を仮固定すると、ステップS26から処理をステップS27に移行して、シール材52を本硬化させる。即ち、図7に示すように、素子マザー基板110上に全ての対向基板112が仮固定された状態で、図8(b)に示すマスクを用いて紫外線を照射する。図8(b)に示すように、本硬化においては、表示領域のみがマスクされ、シール材52は露光される。なお、ステップS27の露光に際しては、500〜5000mJ/cm2の範囲、望ましくは、例えば、3000mJ/cm2以下等の小さい光量の露光が行われる。シール材52は、UVラジカル硬化材が用いられており、比較的小光量での硬化が可能である。また、導通部106の仮硬化に際して、シール材52は露光されていないので、シール材52は、ステップS27の1回の露光処理のみにおいて硬化されることになる。
なお、シール材52の硬化時においては、導通部106にも紫外線が照射されて導通部106は更に硬化する。導通部106の仮硬化に際して導通部106が十分に硬化していれば、シール材52の硬化時においては、導通部106を硬化させる必要はない。
このように本実施の形態においては、対向基板20とTFT基板10との貼り合わせに際して、熱硬化型のシール材を採用していない。これにより、熱硬化型のシール材に含まれる汚染物質によって液晶が汚染されることはなく、また、熱によって上下基板が歪み、アライメントが狂うということもない。
また、仮止め部である導通部106を低い光量で短時間に硬化させており、アライメント精度に優れている。また、導通部106の硬化時には、シール材をマスクするようにしており、シール材については、1回の紫外線照射で硬化させている。これにより、十分な固着強度を得ることができる。
なお、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、アクティブマトリクス型の液晶パネル(例えば、TFT(薄膜トランジスタ)やTFD(薄膜ダイオード)をスイッチング素子として備えた液晶表示パネル)にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)、DPL(Digital Light Processing)(別名DMD:Digital Micromirror Device)等の各種の電気光学装置においても本発明を同様に適用することが可能である。
また、本発明は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等にも適用可能である。
LCOSでは素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
本発明の第1の実施の形態に係る液晶装置の製造方法を示すフローチャート。 本実施の形態において製造した液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H'線の位置で切断して示す断面図。 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 液晶装置の画素構造を詳細に示す断面図。 パネル組み立て工程を示すフローチャート。 貼り合わせ工程の途中の状態を示す斜視図。 紫外線照射装置のマスク領域を示す説明図。
符号の説明
S22…シール材形成工程、S23…導通部形成工程、S24…貼り合わせ工程、S25…アライメント・導通部仮硬化工程、S27…シール材本硬化工程。

Claims (7)

  1. 第1の基板に、紫外線ラジカル硬化型接着材料を用いて仮止め部及びシール部を形成する工程と、
    前記第1の基板と第2の基板とを圧着し、前記仮止め部に紫外線を照射して硬化させて、前記第1及び第2の基板同士を貼り合わせる工程と、
    前記シール部に紫外線を照射して硬化させる工程とを具備したことを特徴とする液晶装置の製造方法。
  2. 前記仮止め部は、前記第1及び第2の基板同士を導通させるための導通部を兼ねることを特徴とする請求項1に記載の液晶装置の製造方法。
  3. 前記仮止め部を硬化させる工程は、前記シール部をマスクする工程を含むことを特徴とする請求項1に記載の液晶装置の製造方法。
  4. 前記シール部を硬化させる工程は、500〜5000mJ/cm2の照射光量を前記シール部に照射することによって行われることを特徴とする請求項1に記載の液晶装置の製造方法。
  5. 前記シール部を硬化させる工程は、前記シール部によって囲まれた表示領域をマスクする工程を含むことを特徴とする請求項1に記載の液晶装置の製造方法。
  6. 対向基板に、紫外線ラジカル硬化型接着材料を用いて仮止め部及びシール部を形成する工程と、
    複数の素子基板を含む素子マザー基板上の前記素子基板上に、前記仮止め部及びシール部が形成された対向基板を圧着し、前記仮止め部に紫外線を照射して硬化させて、前記対向基板と前記素子マザー基板とを貼り合わせる工程と、
    前記仮止め部を硬化させる工程によって複数の前記対向基板が前記素子マザー基板に貼り合わされた後に、前記複数の対向基板の各シール部に紫外線を照射して硬化させる工程とを具備したことを特徴とする液晶装置の製造方法。
  7. 電気光学物質を介在させた第1及び第2の基板同士を貼り合わせるために前記第1及び第2の基板の少なくとも一方に紫外線ラジカル硬化型接着材料によって形成されるシール部と、
    前記シール部と異なる位置に紫外線ラジカル硬化型接着材料によって形成される仮止め部とを具備したことを特徴とする液晶装置。
JP2005209543A 2005-07-20 2005-07-20 液晶装置の製造方法 Expired - Fee Related JP4760180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005209543A JP4760180B2 (ja) 2005-07-20 2005-07-20 液晶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209543A JP4760180B2 (ja) 2005-07-20 2005-07-20 液晶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007025419A true JP2007025419A (ja) 2007-02-01
JP4760180B2 JP4760180B2 (ja) 2011-08-31

Family

ID=37786248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209543A Expired - Fee Related JP4760180B2 (ja) 2005-07-20 2005-07-20 液晶装置の製造方法

Country Status (1)

Country Link
JP (1) JP4760180B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127174A (ja) * 1991-10-31 1993-05-25 Sony Corp 液晶表示パネルの製造方法
JPH05333351A (ja) * 1992-05-28 1993-12-17 Nippondenso Co Ltd 液晶表示パネルの製造方法
JPH0695061A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 液晶表示パネル
JP2000162615A (ja) * 1998-11-25 2000-06-16 Seiko Epson Corp 液晶装置の製造方法並びに露光マスク及び露光装置
JP2002357836A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶パネルおよびその製造方法
JP2003114441A (ja) * 2001-10-02 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法および製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127174A (ja) * 1991-10-31 1993-05-25 Sony Corp 液晶表示パネルの製造方法
JPH05333351A (ja) * 1992-05-28 1993-12-17 Nippondenso Co Ltd 液晶表示パネルの製造方法
JPH0695061A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 液晶表示パネル
JP2000162615A (ja) * 1998-11-25 2000-06-16 Seiko Epson Corp 液晶装置の製造方法並びに露光マスク及び露光装置
JP2002357836A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶パネルおよびその製造方法
JP2003114441A (ja) * 2001-10-02 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法および製造装置

Also Published As

Publication number Publication date
JP4760180B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
KR100626481B1 (ko) 검사 소자 부착 기판, 전기 광학 장치용 기판, 전기 광학 장치, 및 전자기기
KR100746060B1 (ko) 전기광학장치 및 전자기기, 그리고 전기광학장치의제조방법
KR100697998B1 (ko) 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
JP4016955B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR100605774B1 (ko) 평탄화층을 갖는 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치, 및 전자기기
JP2002156653A (ja) 電気光学装置
JP4055764B2 (ja) 電気光学装置及び電子機器
JP5583568B2 (ja) 液晶表示装置
JP3925549B2 (ja) 電気光学装置及び電子機器
JP2003057661A (ja) 液晶装置及びその製造装置
JP4760180B2 (ja) 液晶装置の製造方法
JP2007057847A (ja) 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP4251045B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP4003724B2 (ja) 電気光学装置及び電子機器
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4385817B2 (ja) 電気光学装置及び電子機器
JP2006065356A (ja) 電気光学装置及び電子機器
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2005086005A (ja) 基板及びその製造方法並びに電気光学装置
JP2005086004A (ja) 基板及びその製造方法並びに電気光学装置
JP3815469B2 (ja) 検査素子付き電気光学装置用基板の製造方法及び検査素子付き基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees