JP2007019370A - 半導体装置の製造方法、半導体製造装置、及びプログラム - Google Patents

半導体装置の製造方法、半導体製造装置、及びプログラム Download PDF

Info

Publication number
JP2007019370A
JP2007019370A JP2005201281A JP2005201281A JP2007019370A JP 2007019370 A JP2007019370 A JP 2007019370A JP 2005201281 A JP2005201281 A JP 2005201281A JP 2005201281 A JP2005201281 A JP 2005201281A JP 2007019370 A JP2007019370 A JP 2007019370A
Authority
JP
Japan
Prior art keywords
photosensitive film
exposure
baking
photosensitive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005201281A
Other languages
English (en)
Inventor
Umi Kaneuchi
海 金内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005201281A priority Critical patent/JP2007019370A/ja
Publication of JP2007019370A publication Critical patent/JP2007019370A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 新たな因子で露光条件を変化させることにより、感光膜のパターン幅の精度を向上させることができる半導体装置の製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、感光性材料の溶液を塗布することにより感光性膜を形成する工程と、前記感光性膜をベークする工程と、前記感光性膜をベークしてから前記感光性膜を露光するまでの時間を用いて、露光条件を定める工程と、前記定められた露光条件で、前記感光性膜にパターンを露光する工程とを具備する。前記感光条件を定める工程は、前記感光性膜をベークしてから露光するまでの時間を、予め定められた式に代入することにより露光量を算出する工程を有する。
【選択図】 図3

Description

本発明は、半導体装置の製造方法、半導体製造装置、及びプログラムに関する。特に本発明は、感光膜のパターン幅の精度が向上した半導体装置の製造方法、半導体製造装置、及びプログラムに関する。
半導体装置に配線パターンを設ける場合、配線となる導電膜上にレジストパターンが形成される。レジストパターンは、以下のようにして形成される。まず、導電膜上にレジスト溶液をスピンコーターによって塗布し、フォトレジスト膜を形成する。その後、フォトレジスト膜中の溶剤を蒸発させる。次いで、このフォトレジスト膜に配線パターンを露光した後、フォトレジスト膜を現像する。これによりレジストパターンが形成される。
そして、レジストパターンをマスクとして導電膜をエッチングすることにより、配線パターンが形成される。このため、レジストパターンのパターン幅の精度が、配線のパターン幅の精度に直接影響する。
図5は、同一の露光量におけるフォトレジスト膜(レジストパターン)の膜厚とパターン幅の関係を示すグラフである。本図に示すように、露光量が同一であっても、フォトレジスト膜の膜厚によって、露光及び現像後に形成されるパターンの幅が変化する。これは、露光装置から照射された露光と、シリコンウェハによる露光の反射光とが干渉することにより、フォトレジスト膜中の光の強弱が変化するためである(例えば特許文献1参照)。なお、フォトレジスト膜の膜厚は、図5のグラフにおいて極値(極大点又は極小点)となる厚さに定められる。
特開2004−054209号公報(第3段落)
従来は、スピンコーター内の排気圧及び温湿度、レジスト溶液の滴下量、並びに乾燥時のベーク温度などといった、コーター内の雰囲気及びベーク時の雰囲気等を制御することにより、フォトレジスト膜の膜厚が制御されてきた。これらの制御因子には、電子顕微鏡による配線パターンの幅の測定結果がフィードバックされていた。
近年は、パターン幅の微細化が進み、従来では問題にならなかった誤差であっても、問題になりつつある。さらに誤差を減少させるためには、上記した制御因子を制御するのみでは不十分であった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、新たな因子で露光条件を変化させることにより、感光膜のパターン幅の精度を向上させることができる半導体装置の製造方法、半導体製造装置、及びプログラムを提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
前記感光性膜をベークする工程と、
前記感光性膜をベークしてから前記感光性膜を露光するまでの時間から、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める工程と、
前記定められた露光条件で、前記感光性膜にパターンを露光する工程とを具備する。
本発明に係る他の半導体装置の製造方法は、感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
前記感光性膜をベークする工程と、
前記感光性膜をベークしてから前記感光性膜を露光するまでの時間を用いて、露光条件を定める工程と、
前記定められた露光条件で、前記感光性膜にパターンを露光する工程とを具備する。
前記感光性膜のパターン幅に誤差が生じる他の要因として、前記感光性膜をベークしてから露光するまでの時間があることが分かった。前記時間がパターン幅に影響を与えるのは、前記時間が長くなるにつれて、前記感光性膜に残留している溶剤が減少し、前記感光性膜の厚さが減少するためである。前記時間は、処理しようとする半導体基板の前後の処理状況や他の工程の影響を受けるため、半導体基板ごとに異なる。
これに対し、本発明によれば、前記時間を用いて露光条件を設定している。従って、従来と比べて前記感光膜のパターン幅の精度を向上させることができる。前記パターンのパターン幅は60nm以下であっても十分な精度を得ることができる。前記感光性膜は、例えばフォトレジスト膜である。
前記露光条件を定める工程において、前記時間が長くなるにつれて、露光量は少なく定められてもよいし、多く定められてもよい。
前記感光条件を定める工程は、例えば前記感光性膜をベークしてから露光するまでの時間を、予め定められた式に代入することにより露光量を算出する工程を有している。この場合、前記予め定められた式を、前記感光性材料の種類、前記感光性材料の溶液に含まれる溶剤、及び前記感光性膜をベークするときのベーク条件の少なくとも一つを用いて選択するのが好ましい。
本発明に係る他の半導体装置の製造方法は、感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
前記感光性膜をベークする工程と、
前記感光性膜をベークしてから前記感光性膜を露光するまでの時間と、前記感光性材料の溶液を塗布してから前記感光性膜をベークするまでの時間とから、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める工程と、
前記定められた露光条件で、前記感光性膜にパターンを露光する工程とを具備する。
本発明に係る半導体製造装置は、感光性材料の溶液を塗布することにより感光性膜を形成する塗布手段と、
前記感光性膜をベークするベーク手段と、
前記感光性膜をベークしてから前記感光性膜を露光するまでの時間から、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める露光条件設定手段と、
前記定められた露光条件で、前記感光性膜を露光する露光手段とを具備する。
本発明に係るプログラムは、コンピュータに実行可能であり、塗布により形成された感光性膜の露光条件を設定するためのプログラムであって、
前記感光性膜がベークされてから前記感光性膜を露光するまでの時間を取得する機能と、
前記取得した時間を用いて前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める機能とを前記コンピュータに実現させる。
このプログラムにおいて、前記露光条件を設定する機能は、例えば前記時間を予め定められた式に代入することにより露光量を算出する機能を有している。この場合、前記露光条件を設定する機能は、前記感光性膜の種類、前記感光性膜に含まれる溶剤の種類、又は前記ベークの条件の少なくとも一つ毎に、前記式を変更する機能を有しているのが好ましい。
発明を実施するための形態
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の一実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。本フローチャートは、半導体装置の配線パターンを形成する方法を説明するものである。
まず、絶縁膜上に導電膜を形成する(S2)。絶縁膜が素子分離膜である場合、導電膜は例えばポリシリコン膜である。また、絶縁膜が層間絶縁膜である場合、導電膜は例えばAl合金である。次いで、導電膜上にレジストパターンを形成し(S4)、このレジストパターンをマスクとして導電膜をエッチングする(S6)。これにより、絶縁膜上には配線パターンが形成される。レジストパターン及び配線パターンの幅は、例えば60nm以下である。その後、レジストパターンを除去する(S8)。
図2は、レジストパターンを形成する装置を説明する為のブロック図である。本装置では、絶縁膜が形成されたシリコンウェハは、デハイドロベーク装置1に搬送される。デハイドロベーク装置1ではシリコンウェハがベークされ、絶縁膜に付着している水分が除去される。次いで、シリコンウェハはアドヒュ−ジョン装置2に搬送される。アドヒュ−ジョン装置2では、シリコンウェハは薬液で洗浄された後、ベークされる。
次いで、シリコンウェハはスピンコーター3に搬送される。スピンコーター3では、シリコンウェハの絶縁膜上に、感光性材料を溶剤に溶かしたレジスト溶液が塗布され、フォトレジスト膜が形成される。レジスト溶液が塗布された時刻は、露光条件設定装置10に記録される。
次いで、シリコンウェハはプリベーク装置4に搬送される。プリベーク装置4では、フォトレジスト膜がベークされ、フォトレジスト膜中に残留している溶剤が蒸発する。ベークが終了した時刻は、露光条件設定装置10に記録される。
その後、シリコンウェハは露光装置5に搬送される。露光装置5では、フォトレジスト膜が露光される。このときの露光量は、露光条件設定装置10によって設定される。
その後、シリコンウェハはポストエクスパージャーベーク装置6に搬送される。ポストエクスパージャーベーク装置6では、露光後のフォトレジスト膜がベークされる。次いで、シリコンウェハは現像装置7に搬送される。現像装置7では、フォトレジスト膜が現像され、レジストパターンが形成される。その後、シリコンウェハはポストベーク装置8に搬送される。ポストベーク装置8では、レジストパターンがベークされる。
図3は、露光条件設定装置10の動作を説明する為のフローチャートである。露光条件設定装置10は、スピンコーター3におけるレジスト溶液の塗布時刻を取得して記録し(S12)、さらにプリベーク装置におけるフォトレジスト膜のベーク終了時刻を取得して記録する(S14)。
次いで、露光条件設定装置10は、フォトレジスト膜が露光される予定時刻を取得し、塗布時刻からベーク終了時刻までの経過時間t1、及びベーク終了時刻から予定時刻までの経過時間t2それぞれを算出する(S16)。次いで、露光条件設定装置10は、算出した2つの経過時間t1,t2それぞれを用いて、露光量(mJ)を算出する(S18)。経過時間t1,t2は、合計時間の最大値が1時間程度である。
フォトレジスト膜の膜厚hは、経過時間t1,t2それぞれによって変動する。これは、それぞれの経過時間が長くなるにつれて、フォトレジスト膜中に残留している溶剤の量が減少していくためである。一方、膜厚hが変動すると、同一の露光量であってもレジストパターンのパターン幅は変動する。
これに対し、露光条件設定装置10は、経過時間t1,t2を露光量に変換する式を予め保持しておき、この式に経過時間t1,t2を代入することにより、露光量を算出する。この式は、経過時間t1,t2によってフォトレジスト膜の膜厚が変動することを考慮して設定されており、例えば実験結果を近似する式として得ることができる。従って、本実施形態では、レジストパターンのパターン幅の精度が従来と比べて向上する。
なお、露光量を算出する式は、レジスト溶液に含まれる感光性材料の種類及び溶剤の種類、並びにプリベーク装置におけるベーク条件(ベーク温度及び時間等)それぞれによって変わる。露光条件設定装置10は、感光性材料の種類、溶剤の種類、及びベーク条件の組み合わせ別に、上記した式を保持しておくのが好ましい。
図4(A)は、第1のレジスト溶液を用いて形成されたフォトレジスト膜における、経過時間t2と膜厚hの関係を示すグラフである。このフォトレジスト膜において、膜厚hは、経過時間t2の一次式(h=−a×t1+b)で近似される。この場合、露光量(mJ)は、例えば以下の(1)式で算出される。
露光量(mJ)=A(mJ)−a(nm/sec)×t2(sec)×B(nm/nm)/C(nm/mJ)…(1)
ただし、A=基準となる露光量、B=膜厚hの変化に対するレジストパターンのパターン幅変化量、C=露光量に対する線幅変化量である。
図4(B)は、第2のレジスト溶液を用いて形成されたフォトレジスト膜における、経過時間t2と膜厚hの関係を示すグラフである。このフォトレジスト膜において、膜厚hは、経過時間t1の反比例式(h=a/t2+b)で近似される。この場合、露光量(mJ)は、例えば以下の(2)式で算出される。
露光量(mJ)=A(mJ)+a(nm×sec)/t2(sec)×B(nm/nm)/C(nm/mJ)…(2)
なお、図4の各図は、経過時間t2と膜厚hの関係を示しているが、経過時間t1と膜厚hの関係も同様である。このため、式(1)及び(2)それぞれの係数を変えた式を用いることにより、経過時間t1による露光量の変動量を算出することができる。
また、図4の各図は、経過時間t2が長くなるにつれて露光量の設定量が小さくなる例(例えばフォトレジスト膜の狙い膜厚が、図5の極大点である場合)を示しているが、経過時間t2が長くなるにつれて露光量の設定量が大きくなるように数式が定められてもよい(例えばフォトレジスト膜の狙い膜厚が、図5の極小点である場合)。
なお、露光条件設定装置10は、上記した機能を有するプログラムをコンピュータシステムにインストールすることにより、実現される。このプログラムは、例えば記録媒体を介してコンピュータシステムにインストールされる。プログラムを格納する記録媒体は、例えばフロッピーディスク(登録商標)、CD−ROM、CD−R、CD−R/W、DVD−RAM、MO、及び半導体メモリー等のリムーバブルディスク、若しくはハードディスクであるが、これら以外であってもよい。また、このプログラムは、インターネット等の通信回線を介してダウンロードされることにより、コンピュータシステムにインストールされてもよい。
以上、本発明の一実施形態によれば、露光装置での露光量は、塗布時刻からベーク終了時刻までの経過時間t1、及びベーク終了時刻から予定時刻までの経過時間t2それぞれを考慮して定められる。従って、従来と比べて図1のS4で形成されるレジストパターンの幅の精度が向上し、図1のS6で形成される配線のパターン幅の精度が向上する。
また、演算によって精度を向上させているため、半導体装置の製造コストは増加しない。さらに、フォトレジスト膜の膜厚を測定する等の必要がないため、半導体装置の製造スループットに影響しない。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した実施形態では、露光量は、塗布時刻からベーク終了時刻までの経過時間t1、及びベーク終了時刻から予定時刻までの経過時間t2それぞれを用いて設定されているが、経過時間t1を用いずに設定されてもよい。
本発明の一実施形態に係る半導体装置の製造方法を説明するフローチャート。 レジストパターンを形成する装置を説明する為のブロック図。 露光条件設定装置10の動作を説明する為のフローチャート。 (A),(B)は、それぞれレジスト溶液を用いて形成されたフォトレジスト膜における、経過時間t2と膜厚hの関係を示すグラフ。 同一の露光量におけるフォトレジスト膜の膜厚とパターン幅の関係を示すグラフ
符号の説明
1…でハイドロベーク装置、2…アドヒュ−ジョン装置、3…スピンコーター、4…プリベーク装置、5…露光装置、6…ポストパージャベーク装置、7…現像装置、8…ポストベーク装置、10…露光条件設定装置。

Claims (15)

  1. 感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
    前記感光性膜をベークする工程と、
    前記感光性膜をベークしてから前記感光性膜を露光するまでの時間から、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める工程と、
    前記定められた露光条件で、前記感光性膜にパターンを露光する工程と、
    を具備する半導体装置の製造方法。
  2. 感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
    前記感光性膜をベークする工程と、
    前記感光性膜をベークしてから前記感光性膜を露光するまでの時間を用いて、露光条件を定める工程と、
    前記定められた露光条件で、前記感光性膜にパターンを露光する工程と、
    を具備する半導体装置の製造方法。
  3. 前記パターンのパターン幅は、60nm以下である請求項1又は2に記載の半導体装置の製造方法。
  4. 前記露光条件を定める工程において、前記時間が長くなるにつれて、露光量は少なく定められる請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記露光条件を定める工程において、前記時間が長くなるにつれて、露光量は多く定められる請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  6. 前記感光条件を定める工程は、前記感光性膜をベークしてから露光するまでの時間を、予め定められた式に代入することにより露光量を算出する工程を有する請求項4又は5のいずれか一項に記載の半導体装置の製造方法。
  7. 前記露光条件を定める工程は、前記感光性材料の種類によって前記予め定められた式を選択する工程を有する請求項6に記載の半導体装置の製造方法。
  8. 前記露光条件を定める工程は、前記感光性材料の溶液に含まれる溶剤によって前記予め定められた式を選択する工程を有する請求項6又は7に記載の半導体装置の製造方法。
  9. 前記露光条件を定める工程は、前記感光性膜をベークするときのベーク条件によって前記予め定められた式を選択する工程を有する請求項6〜8のいずれか一項に記載の半導体装置の製造方法。
  10. 感光性材料の溶液を塗布することにより感光性膜を形成する工程と、
    前記感光性膜をベークする工程と、
    前記感光性膜をベークしてから前記感光性膜を露光するまでの時間と、前記感光性材料の溶液を塗布してから前記感光性膜をベークするまでの時間とから、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める工程と、
    前記定められた露光条件で、前記感光性膜にパターンを露光する工程と、
    を具備する半導体装置の製造方法。
  11. 前記感光性膜はフォトレジスト膜である請求項1〜10のいずれか一項に記載の半導体装置の製造方法。
  12. 感光性材料の溶液を塗布することにより感光性膜を形成する塗布手段と、
    前記感光性膜をベークするベーク手段と、
    前記感光性膜をベークしてから前記感光性膜を露光するまでの時間から、前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める露光条件設定手段と、
    前記定められた露光条件で、前記感光性膜にパターンを露光する露光手段と、
    を具備する半導体製造装置。
  13. コンピュータに実行可能であり、塗布により形成された感光性膜の露光条件を設定するためのプログラムであって、
    前記感光性膜がベークされてから前記感光性膜にパターンを露光するまでの時間を取得する機能と、
    前記取得した時間を用いて前記感光性膜の膜厚の変動量を算出し、該変動量に基づいて露光条件を定める機能と、
    を前記コンピュータに実現させるプログラム。
  14. 前記露光条件を設定する機能は、前記時間を予め定められた式に代入することにより露光量を算出する機能を有している請求項13に記載のプログラム。
  15. 前記露光条件を設定する機能は、前記感光性膜の種類、前記感光性膜に含まれる溶剤の種類、又は前記ベークの条件の少なくとも一つ毎に、前記式を変更する機能を有している請求項14に記載のプログラム。
JP2005201281A 2005-07-11 2005-07-11 半導体装置の製造方法、半導体製造装置、及びプログラム Withdrawn JP2007019370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005201281A JP2007019370A (ja) 2005-07-11 2005-07-11 半導体装置の製造方法、半導体製造装置、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201281A JP2007019370A (ja) 2005-07-11 2005-07-11 半導体装置の製造方法、半導体製造装置、及びプログラム

Publications (1)

Publication Number Publication Date
JP2007019370A true JP2007019370A (ja) 2007-01-25

Family

ID=37756236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201281A Withdrawn JP2007019370A (ja) 2005-07-11 2005-07-11 半導体装置の製造方法、半導体製造装置、及びプログラム

Country Status (1)

Country Link
JP (1) JP2007019370A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626679B2 (en) 2007-02-22 2009-12-01 Canon Kabushiki Kaisha Exposure apparatus, manufacturing system, and device manufacturing method
JP2019050332A (ja) * 2017-09-12 2019-03-28 株式会社ディスコ 加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626679B2 (en) 2007-02-22 2009-12-01 Canon Kabushiki Kaisha Exposure apparatus, manufacturing system, and device manufacturing method
JP2019050332A (ja) * 2017-09-12 2019-03-28 株式会社ディスコ 加工方法
JP6990070B2 (ja) 2017-09-12 2022-01-12 株式会社ディスコ 加工方法

Similar Documents

Publication Publication Date Title
KR100512839B1 (ko) 반도체 장치의 제조 방법
TWI447527B (zh) 用於預測光阻圖案形狀之方法,儲存用於預測光阻圖案形狀之程式的電腦可讀取媒體,以及用於預測光阻圖案形狀之電腦
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
JP5270109B2 (ja) 半導体集積回路装置の製造方法
JP2002134395A (ja) 半導体装置の製造方法および半導体装置の製造システム
JP2002318448A (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
JP2005026362A (ja) 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
US7626679B2 (en) Exposure apparatus, manufacturing system, and device manufacturing method
US7310155B1 (en) Extraction of tool independent line-edge-roughness (LER) measurements using in-line programmed LER and reliability structures
JP2002203768A (ja) 露光方法、露光システム及び記録媒体
KR20220120457A (ko) 기판상의 복수의 영역의 배열을 구하는 방법, 노광 장치, 물품의 제조 방법, 비일시적 기억 매체, 및 정보처리장치
JP2005512314A (ja) レチクル測定値を使用したフォトリソグラフィ短寸法制御
JP5160920B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP4456313B2 (ja) フォトレジストベーキングプロセスを制御するための方法および装置
JP2007019370A (ja) 半導体装置の製造方法、半導体製造装置、及びプログラム
JPH10135099A (ja) 露光装置及び露光方法
US10545409B1 (en) Dynamic adjustment of post exposure bake during lithography utilizing real-time feedback for wafer exposure delay
US20090023101A1 (en) Lithography track systems and methods for electronic device manufacturing
JP2010141063A (ja) 半導体基板の露光方法及び半導体装置製造システム
JPH10256149A (ja) レジストパターンの形成方法
JP7329386B2 (ja) リソグラフィ処理される半導体デバイスのためのプロセス制御方法
JP2004079681A (ja) 基板の露光方法および基板処理装置
JPH0470754A (ja) 露光方法および装置
US10768532B2 (en) Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
WO2004107047A1 (ja) ローカルフレア補正

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007