JP2007013189A - 半導体デバイスの反り防止ヒートスプレッダ - Google Patents

半導体デバイスの反り防止ヒートスプレッダ Download PDF

Info

Publication number
JP2007013189A
JP2007013189A JP2006182399A JP2006182399A JP2007013189A JP 2007013189 A JP2007013189 A JP 2007013189A JP 2006182399 A JP2006182399 A JP 2006182399A JP 2006182399 A JP2006182399 A JP 2006182399A JP 2007013189 A JP2007013189 A JP 2007013189A
Authority
JP
Japan
Prior art keywords
heat spreader
semiconductor device
die
opening
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006182399A
Other languages
English (en)
Inventor
Soo Gil Park
ギル，パク ス
Kenneth Rebibis
ケネス，レビビス
Juergen Grafe
ヨールゲン，グラーフェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007013189A publication Critical patent/JP2007013189A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体デバイスの反り防止ヒートスプレッダを提供する。
【解決手段】ヒートスプレッダは、厚さがほぼ一定の金属薄板からなり、少なくとも１つの開口部が形成されており、この開口部から接着剤または樹脂が浸出可能になる。このヒートスプレッダは、パッケージの構成要素（つまり、回路基板、ダイ、ヒートスプレッダ、および、補強枠）同士をしっかりと接着することによりパッケージを補強する。同時に、このヒートスプレッダはダイから生じた熱を放散する。またヒートスプレッダを配置しモールド樹脂を充填することによりヒートスプレッダをダイに簡単に装着することができる。モールド樹脂は、開口部を通って容易に流れ、ヒートスプレッダとダイとの隙間を充填する。また、該モールド樹脂は、隙間から開口部を通って抜ける空気を入れ替える。
【選択図】なし

Description

発明の詳細な説明
本願は、アメリカ仮出願番号６０／６９５，６４０（発明の名称：「Anti-Warp Heat Spreader for Semiconductor Devices」、出願日：２００５年６月３０日）の利点を主張するものである。本願は、この出願を引用することにより、その一部をなすものとする。
〔技術分野〕
本発明は、集積回路（「ＩＣ」）、半導体チップなどといった半導体デバイスの、反り防止ヒートスプレッダ、および、そのようなヒートスプレッダを含む半導体デバイスに関するものである。
〔背景〕
反り防止ヒートスプレッダについては、先行技術としての特許に記載されている。例えば、米国特許６，８４８，１７２号公報（Fitzgerald他）、米国特許５，９９８，２４１号公報（Niwa）、特開平７−３０２８６６号公報（Japanese Patent No. 07302866 A）（Okikawa他）、特開平１０−０５６１１０号公報(Japanese Patent No. 10056110 A)（Muramatsu他）、および、特開平９−００８１８６号公報(Japanese Patent No. 09008186 A)（Imura他）の全てが、このデバイスについて記載している。先行技術であるこれらの文献をそれぞれ引用することにより本願の一部をなすものとする。
半導体デバイスは、一般的に、半導体チップ（いわゆるダイ）と回路基板とから構成されている。ダイは、合成樹脂を用いて回路基板の上面に実装されており、ボンディングワイヤによって回路基板の下面に電気的に接続されている。このボンディングワイヤは、ダイの下側から回路基板の開口部を介して回路基板の下面へと延びている。また、ボンディングワイヤは、回路基板の下面に位置する導体トラックに接続されている。
ダイを含む回路基板（いわゆるパッケージ）の少なくとも上面は、一般的には、合成樹脂によって被覆されている。これにより、ダメージによる衝撃からダイを保護する、パッケージの上に補強枠が形成される。高性能半導体チップの場合には、特に、ヒートスプレッダ（ヒートシンクと組み合わされたもの）が、パッケージに加えられていることが多い。これは、動作中にダイによって生成された熱を拡散するため、つまり熱による損失を改善するためである。一般的には、ヒートスプレッダは、合成樹脂によってダイの上端に接着されている。ヒートシンクが用いられる場合の大部分では、ヒートスプレッドは露出したままである。つまり、この場合のヒートスプレッダは、補強枠によって覆われていない。
熱によって引き起こされ、パッケージを破損してしまう反りを防止し、パッケージを強化するために、ヒートスプレッダを補強部材として用いる努力がなされてきた。しかしながら、これまでの経験からすると、提案されてきた解決策は、それほど効果的ではなかった。したがって、熱による半導体デバイスの反りを最小限に抑えるために、ヒートスプレッダを用いて半導体デバイスの機械的強度を改善する必要がある。
〔発明の概要〕
一側面では、本発明は、熱による反りを最小限に抑えるために、熱を効果的に拡散し、熱による損失に役立つと同時に半導体デバイスを補強する、半導体デバイス用のヒートスプレッダを提示する。他の側面では、本発明は、過熱による熱の不具合とともに熱変形による機械的な不具合の影響を受けないヒートスプレッダを備えた半導体デバイスを提示する。
例えば、反り防止ヒートスプレッタは、半導体デバイスに備えられ得る。この半導体デバイスでは、反り防止ヒートスプレッタは、厚さがほぼ一定の金属薄板からなっている。この金属薄板は穿孔処理され、少なくとも１つの開口部が形成されており、この開口部がモールド樹脂の通路となっている。
このヒートスプレッダは、パッケージの構成要素（つまり、回路基板、ダイ、ヒートスプレッダ、および、補強枠）同士をしっかりと接着することによりパッケージを補強するように、設計されている。同時に、このヒートスプレッダは、動作中にダイから生じた熱が効果的に放散するように、設計されている。また、補強枠の製造に用いられるモールドにヒートスプレッダを配置し、次に、モールドにモールド樹脂を充填することにより、該ヒートスプレッダをダイに簡単に装着することができる。このモールド樹脂は、開口部を通って容易に流れ、ヒートスプレッダとダイとの隙間を充填する。また、該モールド樹脂は、隙間から開口部を通って抜ける空気を入れ替える。したがって、ダイとヒートスプレッダとは、しっかりと、きわめて強く結合される。ヒートスプレッダの下の接着層と、ヒートスプレッダ上の補強枠とは、開口部を介して相互にしっかりと結合されている。
本発明のさらに他の側面では、金属薄板はほぼ平坦になっており、少なくとも１つの溝を有している。該溝には、少なくとも１つの開口部が位置している。また、該溝は、金属薄板の厚さが部分的に薄くなっているように形成されている。このような溝は、例えば金属薄板の上面をエッチングすることにより、形成可能である。また、上記のモールド樹脂は、成形中に溝を充填し、硬化後に補強枠となる。特に、溝の充填後に成形中に流れ出た余分なモールド樹脂を回収するために、各溝と平行に、畝溝（furrows）が備えられていることが、有効である。こうして、ヒートスプレッドの上面は、モールド樹脂が存在しない状態になる。
本発明のさらに別の側面では、金属薄板は、互いに平行に延びる第１グループの溝と、それらと交差し、かつ互いに平行に延びる第２グループの溝とを有している。したがって、ダイを取り囲む溝の格子が形成可能になる。パッケージを簡単に切断またはのこぎりのようなもので切る（sawing）ことにより、同時に成形された一グループのパッケージから、１つのパッケージを簡単に分離させることができる。また、溝に沿って複数の開口部が列と行とに配列されていることが、有効である。したがって、補強枠は、各パッケージの端部に沿って、回路基板に接続されている。
また、本発明の他の形態では、ヒートスプレッダはさらに、補強用の波形部（stiffening corrugation）を有している。波形の板は、同じ厚さの平板よりも強固であることが知られている。したがって、波形の金属薄板をヒートスプレッダとして用いることにより、パッケージの強度はより大きくなる。この補強用の波形部は、例えば、１つ以上の波状部（ripples）または１つ以上の椀状部の形状を有している。本発明では、金属薄板に形成された波状部と椀状部とをどのように組み合わせてもよい。波形に用いられる実際の形状にかかわらず、波状部によって形成された溝、または椀状部の底部によって形成された溝に開口部を配列することが、有効である。
上述の形態に用いられる平坦な金属板と同様に、補強用の波形部は、互いに平行に延びる第１グループの波状部を有し得ることが有効である。この第１グループの波状部は、それらと交差している互いに平行に延びている第２グループの波状部によって補完されていてもよい。これにより、交点において分離されるようになる（disrupted）。２つのグループの波状部が、異なる２つの方向に平行に延びるように配列されていることにより、外部衝撃の有効な方向に関わらず、、熱的負荷毎に、パッケージは驚くべき剛性を得る。
さらに高い剛性を得るには、金属薄板の一方の側面に第１グループの波状突出部を有し、金属薄板の他方の側面に第２グループの波状突出部を有することが、有効である。
〔図面の簡単な説明〕
本発明およびその利点をより完全に理解するために、以下の説明を添付図面とともに参照されたい。
図１（ａ）は、第１実施形態にかかる溝を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。
図１（ｂ）は、溝を有するヒートスプレッダを示す平面図である。
図１（ｃ）は、溝を有するヒートスプレッダを示す部分的な断面図である。
図２Ａは、波状部を有する第２実施形態の第１モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。
図２Ｂは、波状部を有する第２実施形態の第２モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。
図２Ｃは、波状部を有する第２実施形態の第３モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。
図３Ａは、波状部を有する第１モデルおよび第３モデルのヒートスプレッダを示す平面図である。
図３Ｂは、波状部を有する第２モデルのヒートスプレッダを示す平面図である。
図４Ａは、大きいダイまたは小さいダイを備えた基板に装着された、波状部を有する第１モデルおよび第３モデルのヒートスプレッダを示す平面図である。
図４Ｂは、大きいダイまたは小さいダイを備えた基板に装着された、波状部を有する第２モデルのヒートスプレッダを示す平面図である。
図５Ａ〜図５Ｄは、第２実施形態の第１モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。
図６Ａ〜図６Ｄは、第２実施形態の第２モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。
図７Ａ〜図７Ｄは、第２実施形態の第３モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。
図８Ａは、第３実施形態にかかる椀状部を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた第１モデルの素子アセンブリを示す断面図である。
図８Ｂは、第３実施形態にかかる椀状部を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた第２モデルの素子アセンブリを示す断面図である。
図９は、椀状部を有するヒートスプレッダを示す平面図である。
図１０は、ダイを備えた基板に装着された、椀状部を有するヒートスプレッダを示す平面図である。
図１１Ａ〜図１１Ｄは、第３実施形態のヒートスプレッダを用いた、第１モデルのパッケージの製造プロセスを示す図である。
図１２Ａ〜図１２Ｄは、第３実施形態のヒートスプレッダを用いた、第２モデルのパッケージの製造プロセスを示す図である。
〔実施形態の詳細な説明〕
本発明の好ましい実施形態における形成過程および使用について、以下に説明する。しかしながら、本発明が、多種多様な特定の文脈に含まれる本発明の多くの適用できる概念を示しているということを、理解すべきである。以下で説明する特定の実施形態は、本発明を形成および使用するための特定の方法の例証にすぎず、本発明の範囲を限定するものではない。
図１（ａ）、図１（ｂ）、及び図１（ｃ）は、本発明の第１実施形態の概略的な図である。この実施形態では、ヒートスプレッダ４がほぼ平坦な金属薄板から構成されている。回路基板１の表面には、複数のダイ２が、並んで配置されており、粘着性エポキシ樹脂３によって回路基板１に装着されている。ダイ２の上面には、ヒートスプレッダ４が配置されている。ヒートスプレッダ４は、格子状に配置された複数の溝５を有している。溝５は、ダイ２を隔てている隙間６の上に位置している。ヒートスプレッダ４は、粘着性エポキシ樹脂７によってダイ２に接着されている。
溝５の底には、複数の開口部８が配されている。これにより、モールド樹脂９が、ヒートスプレッダ４の上面からダイ２間の隙間６に自在に流れ込み、溝５を充填することができる。これにより、補強枠が形成される。余分なモールド樹脂９を回収するために、畝溝１０が、溝５と平行に備えられている。これにより、ヒートスプレッダ４の上面はモールド樹脂９によって覆われず、放熱がより効果的に行われる。
モールド樹脂が硬化した後、チップと回路基板とを電気的に接続するために、はんだボールが装着され、次に、アセンブリを溝５の中心に沿って切断する切断プロセスまたはのこぎりのようなもので切るプロセスによって、パッケージが切り離される。これにより、補強枠を有する半導体デバイスが得られる。
図２Ａ、図２Ｂ、及び図２Ｃは、本発明の第２実施形態の３つの変形例を示す概略図である。この実施形態では、ヒートスプレッダ４が波形の金属薄板からなり、上記の補強用の波形部は波状の形状を有している回路基板１の上面には、複数のダイ２が並んで配置されており、粘着性エポキシ樹脂３によって回路基板１に装着されている。ダイ２の上には、ヒートスプレッダ４が位置している。このヒートスプレッダ４は、補強用の波形部を有している。この補強用の波形部は、複数の波状部１１によって構成されている。該波状部は、互いに平行に延びており、第１グループの波状部に相当する。
図２Ａ及び図２Ｂのヒートスプレッダ４は、第１グループの波状部の隆起部（ridges）が粘着性のエポキシ樹脂７によってダイ２の上面に接着されているように、ダイ２に装着されている。図２Ｃのヒートスプレッダ４は、その波形ではない領域が粘着性のエポキシ樹脂７によってダイ２の上面に接着されているように、ダイ２に装着されている。さらに、図２Ｂのヒートスプレッダ４は、第１グループの波状部１１と交差している第２グループの波状部１２を有している。
第１グループの波状部１１は、金属薄板の一方の面、つまり（ダイ２側の）底面の方向に突き出ており、第２グループの波状部１２は、金属薄板の他方の面、つまり（ダイ２から離れた）上側の面の方向に突き出ている。
波状部１１の底と、ヒートスプレッダ４の非波形領域とには、複数の開口部８が配置されている。該開口部により、モールド樹脂９が、ヒートスプレッダ４の上面から、ダイ２同士の間の隙間６、および、ヒートスプレッダ４とダイ２との間の隙間６に自在に流れ込み波状部１１・１２を充填し、ヒートスプレッダ４の上面を覆う。これにより、補強枠が形成される。
モールド樹脂が硬化した後、チップと回路基板とを電気的に接続するために、はんだボールが装着される。次に、アセンブリを溝５の中心に沿って切断する切断プロセスまたはのこぎりのようなもので切るプロセスによって、パッケージが切り離される。これにより、補強枠を有する半導体デバイスが得られる。
再び第２実施形態のヒートスプレッダ４を、図３Ａおよび図３Ｂに示す。ヒートスプレッダ４の構造を説明するために、ヒートスプレッダの表面を部分的に拡大した。ヒートスプレッダ４は、第１グループの波状部１１を有している。該波状部１１によって形成された溝の底には、波状部１１間の領域と同様に、開口部８が位置している。図３Ｂでは、ヒートスプレッダ４は、さらに、第１グループの波状部１１とは逆方向に突き出た第２グループの波状部１２を有している。
また、比較的大きなダイ２または比較的小さなダイ２のアセンブリに用いられる構造を、それぞれ図４Ａおよび図４Ｂに示す。第１グループの波状部１１は、ダイ２の上に位置するように配列されている。これにより、該波状部を、強く正確に接着できる。図４Ｂに示したように、第２グループの波状部１２のダイ２に対する位置は、ヒートスプレッダ４に対してあまり重要な影響を与えない。
図５、図６、及び図７は、第２実施形態の３つの変形例に関する、半導体デバイスの製造プロセスを示している。初めに、粘着性エポキシ樹脂７からなる層を、ダイ２の上面に堆積する。次に、ヒートスプレッダ４をダイ２の上面に接着する。最後に、隙間６をモールド樹脂９によって充填することにより、空気を該隙間６の外に出す。モールド樹脂９が硬化した後、チップと回路基板とを電気的に接続するために、はんだボールが装着され、次に、のこぎりによる切断プロセスによってパッケージが切り離される。
図８Ａおよび図８Ｂは、本発明の第３実施形態の２つの変形例を示す概略的な図である。この実施形態では、ヒートスプレッダ４が波形の金属薄板からなり、補強用の波形部は椀状部１３の形状を有している。回路基板１の上面には、複数のダイ２が並んで配置されており、粘着性エポキシ樹脂３によって回路基板１に装着されている。ダイ２の上には、ヒートスプレッダ４が位置している。このヒートスプレッダ４は、補強用の波形部を有している。補強用の波形部は、複数の椀状部１３によって構成されている。
図８Ａのヒートスプレッダ４は、椀状部１３の底が粘着性エポキシ樹脂７によってダイ２の上面に接着されるように、ダイ２に装着されている。図８Ｂのヒートスプレッダ４は、その非波形領域が粘着性エポキシ樹脂７によってダイ２の上面に接着され、椀状部１３が上に突き出ているように、ダイ２に接着されている。
椀状部１３の底、および、ヒートスプレッダ４の非波形領域には、複数の開口部８があり、該開口部によって、モールド樹脂９が、ヒートスプレッダ４の上面から、ダイ２同士の間の隙間６およびヒートスプレッダ４とダイ２との隙間に自在に流れ込み、椀状部１３を充填し、ヒートスプレッダ４の上面を覆う。これにより、補強枠を形成される。
モールド樹脂が硬化した後、チップと回路基板とを電気的に接続するために、はんだボールが装着され、次に、ダイ２同士の間の隙間６に沿ってアセンブリを切断する切断プロセスまたはのこぎりのようなもので切るプロセスによって、パッケージが切り離される。これにより、補強枠を有する半導体デバイスが得られる。
再び第３実施形態のヒートスプレッダ４を、図９に示す。ヒートスプレッダ４の構造を説明するために、ヒートスプレッダの表面を部分的に拡大した。ヒートスプレッダ４は、椀状部１３によって形成された補強用の波形部を有している。椀状部１３の底には、椀状部１３同士の間の領域と同様に、開口部８がある。
ダイ２のアセンブリに用いられる構造を、図１０に示す。椀状部１３は、ダイ２の上に位置するように配列されている。これにより、該椀状部を強く正確に接着できる。
図１１および図１２には、第３実施形態の２つの変形例に関する、半導体デバイスの製造プロセスを示す。初めに、粘着性エポキシ樹脂７からなる層を、ダイ２の上面に装着する。次に、ヒートスプレッダ４をダイ２の上面に接着する。最後に、隙間６をモールド樹脂９によって充填することにより、空気を該隙間６の外に出す。モールド樹脂９が硬化した後、のこぎりによる切断プロセスによってパッケージを切り離す。
（ａ）は、第１実施形態にかかる溝を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。（ｂ）は、溝を有するヒートスプレッダを示す平面図である。（ｃ）は、溝を有するヒートスプレッダを示す部分的な断面図である。 波状部を有する第２実施形態の第１モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。 波状部を有する第２実施形態の第２モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。 波状部を有する第２実施形態の第３モデルのヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた素子アセンブリを示す断面図である。 波状部を有する第１モデルおよび第３モデルのヒートスプレッダを示す平面図である。 波状部を有する第２モデルのヒートスプレッダを示す平面図である。 大きいダイまたは小さいダイを備えた基板に装着された、波状部を有する第１モデルおよび第３モデルのヒートスプレッダを示す平面図である。 大きいダイまたは小さいダイを備えた基板に装着された、波状部を有する第２モデルのヒートスプレッダを示す平面図である。 第２実施形態の第１モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第１モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第１モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第１モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第２モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第２モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第２モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第２モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第３モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第３モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第３モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第２実施形態の第３モデルのヒートスプレッダを用いたパッケージの製造プロセスを示す図である。 第３実施形態にかかる椀状部を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた第１モデルの素子アセンブリを示す断面図である。 第３実施形態にかかる椀状部を有するヒートスプレッダを用いた、共通の回路基板に複数のダイを備えた第２モデルの素子アセンブリを示す断面図である。 椀状部を有するヒートスプレッダを示す平面図である。 ダイを備えた基板に装着された、椀状部を有するヒートスプレッダを示す平面図である。 第３実施形態のヒートスプレッダを用いた、第１モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第１モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第１モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第１モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第２モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第２モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第２モデルのパッケージの製造プロセスを示す図である。 第３実施形態のヒートスプレッダを用いた、第２モデルのパッケージの製造プロセスを示す図である。

Claims (20)

  1. 半導体のダイと、
    厚さがほぼ一定な金属薄板からなるヒートスプレッダであって、上記金属薄板は穿孔処理され、少なくとも１つの開口部が形成されており、上記開口部がモールド樹脂の通路となっている、ヒートスプレッダと、
    を備えた、半導体デバイス。
  2. 上記の金属薄板はほぼ平坦になっており、
    少なくとも１つの開口部が、上記の金属薄板の厚さが部分的に薄くなっている溝に位置している、請求項１に記載の半導体デバイス。
  3. 上記の溝と平行に、少なくとも１つの畝溝が備えられ、余分なモールド樹脂を回収するようになっている、請求項２に記載の半導体デバイス。
  4. 上記の金属薄板は、互いに平行に延びる第１グループの溝と、上記の第１グループの溝と交差し、かつ互いに平行に延びる第２グループの溝とを有している、請求項２に記載の半導体デバイス。
  5. 上記の溝に沿って、複数の開口部が列と行とに配列されている、請求項４に記載の半導体デバイス。
  6. さらに、上記ヒートスプレッダは補強用の波形部を有している、請求項１に記載の半導体デバイス。
  7. 上記の補強用の波形部は、少なくとも１つの波状部の形状を有している、請求項６に記載の半導体デバイス。
  8. 少なくとも１つの開口部が、波状部によって形成された溝に位置している、請求項７に記載の半導体デバイス。
  9. 上記の補強用の波形部は、少なくとも１つの椀状部の形状を有している、請求項６に記載の半導体デバイス。
  10. 上記の少なくとも１つの開口部が、椀状部の底部に位置している、請求項９に記載の半導体デバイス。
  11. 上記の補強用の波形部は、少なくとも１つの波状部と少なくとも１つの椀状部とを組み合わせたものである、請求項６に記載の半導体デバイス。
  12. 少なくとも１つの開口部が、椀状部の底部に位置している、請求項１１に記載の半導体デバイス。
  13. 上記の補強用の波形部は、互いに平行に延びる第１グループの波状部を含んでいる、請求項６に記載の半導体デバイス。
  14. さらに、上記の補強用の波形部は、互いに平行に延び、かつ第１グループの波状部と交差する第２グループの波状部を含んでおり、その交点において分離されるようになっている、請求項１３に記載の半導体デバイス。
  15. 上記第１グループの波状部は、金属薄板の一方の側面に突き出ており、上記第２グループの波状部は、金属薄板の他方の側面に突き出ている、請求項１４に記載の半導体デバイス。
  16. さらに、回路基板と、
    モールド樹脂とを備え、
    上記の半導体のダイは、回路基板に接着され、該回路基板と電気的に接続しているとともに、
    上記モールド樹脂は、半導体のダイ及びヒートスプレッタを取り囲むようになっている、請求項１に記載の半導体デバイス。
  17. 半導体デバイスの反り防止ヒートスプレッタであって、
    厚さがほぼ一定な金属薄板からなり、
    上記金属薄板は、穿孔処理され少なくとも１つの開口部が形成されており、
    上記開口部がモールド樹脂の通路になっている、半導体デバイスの反り防止ヒートスプレッダ。
  18. 半導体のダイを準備する工程と、
    上記の半導体のダイの上面に、厚さがほぼ一定の金属薄板からなり、上記の金属薄板に少なくとも１つの開口部があるヒートスプレッダを接着する工程と、
    上記の半導体のダイの上面にモールド樹脂を堆積し、該モールド樹脂を、金属薄板の少なくとも１つの開口部に通過させる工程と、を含む半導体デバイスの組立方法。
  19. さらに、上記のモールド樹脂を堆積する工程の前に、半導体のダイの下面を回路基板に接着する工程を含む、請求項１８に記載の方法。
  20. さらに、上記の半導体のダイの構成要素が回路基板のはんだボールに電気的に接続されるように、半導体のダイの接続パッドを回路基板の接続パッドにワイヤボンディングする工程を含む、請求項１９に記載の方法。
JP2006182399A 2005-06-30 2006-06-30 半導体デバイスの反り防止ヒートスプレッダ Abandoned JP2007013189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69564005P 2005-06-30 2005-06-30
US11/267,536 US20070001291A1 (en) 2005-06-30 2005-11-04 Anti-warp heat spreader for semiconductor devices

Publications (1)

Publication Number Publication Date
JP2007013189A true JP2007013189A (ja) 2007-01-18

Family

ID=37597715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006182399A Abandoned JP2007013189A (ja) 2005-06-30 2006-06-30 半導体デバイスの反り防止ヒートスプレッダ

Country Status (3)

Country Link
US (1) US20070001291A1 (ja)
JP (1) JP2007013189A (ja)
CN (1) CN1893039A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163259B1 (ko) 2005-10-26 2012-07-05 엘지전자 주식회사 Ｊｔａｇ용 ｍｓｍ
KR20180062479A (ko) * 2016-11-30 2018-06-11 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
KR20210034573A (ko) * 2019-11-21 2021-03-30 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2522642B (en) * 2014-01-30 2018-08-15 Xyratex Tech Limited A solid state memory unit cooling apparatus and solid state storage device
CN104411100A (zh) * 2014-12-16 2015-03-11 南通富士通微电子股份有限公司 带支架的基板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61143697A (ja) * 1984-12-14 1986-07-01 Mitsubishi Electric Corp 熱交換装置
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
KR200239827Y1 (ko) * 1998-03-06 2001-09-25 구자홍 티브이용방열판
TW400631B (en) * 1999-01-06 2000-08-01 Walsin Advanced Electronics Chip package structure
US6432749B1 (en) * 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
TW490830B (en) * 2001-03-12 2002-06-11 Siliconware Precision Industries Co Ltd Heat sink with a shrinking mechanism and semiconductor device having the heat sink
US6848172B2 (en) * 2001-12-21 2005-02-01 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
US20040080025A1 (en) * 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163259B1 (ko) 2005-10-26 2012-07-05 엘지전자 주식회사 Ｊｔａｇ용 ｍｓｍ
KR20180062479A (ko) * 2016-11-30 2018-06-11 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
US11081419B2 (en) 2016-11-30 2021-08-03 Magnachip Semiconductor, Ltd. Semiconductor package and a method of manufacturing the same
KR20210034573A (ko) * 2019-11-21 2021-03-30 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) * 2019-11-21 2021-12-20 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
CN1893039A (zh) 2007-01-10
US20070001291A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR101037246B1 (ko) 멀티 칩 리드 프레임 패키지
US7808089B2 (en) Leadframe having die attach pad with delamination and crack-arresting features
US11552007B2 (en) Modified leadframe design with adhesive overflow recesses
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US7808084B1 (en) Semiconductor package with half-etched locking features
US20070108563A1 (en) Semiconductor device
TWI543314B (zh) 半導體封裝物
JP5213736B2 (ja) 半導体装置
US9842794B2 (en) Semiconductor package with integrated heatsink
JP2010135723A (ja) 半導体装置
US20020039811A1 (en) A method of manufacturing a semiconductor device
JP2006510221A (ja) オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
JP2007013189A (ja) 半導体デバイスの反り防止ヒートスプレッダ
US7977790B2 (en) Semiconductor device and method of manufacturing the same
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US8101470B2 (en) Foil based semiconductor package
TWI613776B (zh) 散熱件及具有散熱件之晶片封裝
JP4207791B2 (ja) 半導体装置
CN114582815B (zh) 散热盖、封装结构和封装结构制作方法
US20060012031A1 (en) Heat dissipation device for integrated circuits
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
US20050026417A1 (en) Process for fabricating a semiconductor component and semiconductor component
KR20090012378A (ko) 반도체 패키지
JP2009141068A (ja) 半導体装置

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081128