JP2006522958A - 非マンハッタン形状光学構造を実現するためにマンハッタン・レイアウトを使用する方法 - Google Patents

非マンハッタン形状光学構造を実現するためにマンハッタン・レイアウトを使用する方法 Download PDF

Info

Publication number
JP2006522958A
JP2006522958A JP2006509907A JP2006509907A JP2006522958A JP 2006522958 A JP2006522958 A JP 2006522958A JP 2006509907 A JP2006509907 A JP 2006509907A JP 2006509907 A JP2006509907 A JP 2006509907A JP 2006522958 A JP2006522958 A JP 2006522958A
Authority
JP
Japan
Prior art keywords
manhattan
layout
optical
elements
polygon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006509907A
Other languages
English (en)
Other versions
JP4620045B2 (ja
JP2006522958A5 (ja
Inventor
ゴートスカー,プラカシュ
ギロン,マーガレット
パテル,ヴィプルクマー
モンゴメリー,ロバート,キース
シャスリ,カンペンドゥ
パサク,ソハム
ヤヌシェフスキ,キャサリン,エー.
Original Assignee
シオプティカル インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シオプティカル インコーポレーテッド filed Critical シオプティカル インコーポレーテッド
Publication of JP2006522958A publication Critical patent/JP2006522958A/ja
Publication of JP2006522958A5 publication Critical patent/JP2006522958A5/ja
Application granted granted Critical
Publication of JP4620045B2 publication Critical patent/JP4620045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

マンハッタン・レイアウト・システムを使用して非マンハッタン形状集積回路要素のレイアウトを提供するためのシステムおよび方法が、非マンハッタン要素の境界内にはめ込まれる複数の最小サイズの多角形(たとえば、矩形)を使用する。矩形は、各矩形の少なくとも1つの頂点が、マンハッタン・レイアウト・システム上の格子点と一致するようにはめ込まれる。矩形は、各矩形の高さとして複数の隣接格子点の間の間隔であることを使用することによって画定されることが好ましい。隣接頂点間の距離が減少する際に、レイアウトは、非マンハッタン要素の実際の形状によりよく整合する。したがって、システムおよび方法は、同じレイアウト・ソフトウエアおよび機器を使用して、電気回路要素および光学回路要素が同時に配置されることを見込む。

Description

本出願は、2003年4月10日に出願された仮出願60/461696の利益を主張する。
本発明は、IC産業のマスク生成ソフトウエア・パッケージと共存可能なレイアウト・ツールに関し、より具体的には、マンハッタン定義を使用して非マンハッタン・ジオメトリを実現し、電子構成要素および光学構成要素の両方が同じマスク・セットに組み込まれることを見込む技術に関する。
今日の集積回路産業は、主に、マンハッタン・ジオメトリ(すなわち、45°および90°の曲がり)を有する構成要素の使用に基づくので、非マンハッタン平面光学構成要素のレイアウトを従来の電子構成要素に組み込むことが課題である。具体的には、通常の光学構成要素は、スプリッタ/コンバイナ、導波路、およびアレイ導波路構造、半導体光増幅器、マッハ・ツェンダー干渉計、変調器などの要素を備え、すべて、曲げおよび様々な角度のジオメトリの使用を必要とする。
フォトニック産業は成長し続けているので、標準的なICツールおよび処理技術を使用して、これらの構成要素を製造することができる必要性が生じる。具体的には、マスク生成プロセスは、今日のマイクロエレクトロニクス産業において使用されているのと同じICツールおよび処理を使用して光学構成要素を実現する決定的な工程となる。
さらに、光学シミュレーションおよびモデリング産業では、光学表面の品質を損なわずに、光学構造を効率的にインポートおよびエクスポートする適切なツールを開発することが必要である。非マンハッタン光学構成要素を光学シミュレーション・ソフトウエアからICレイアウト・ツールに直接インポートすることにより、当初の非マンハッタン形状は低分解能離散多角形に変換される。現在利用可能なICレイアウト・ソフトウエア・パッケージは、インポートされた光学構成要素を生成するために使用することができる頂点の数に関して限定を有する。従来の技術では、光学またはICの応用分野に使用されるあるレイアウト・ソフトエア・パッケージは、12ビット動作の結果として、わずかに4096の頂点に限定される。頂点の数が限定されていることにより、光学構成要素は修正される。ICマスク・レイアウト・ソフトウエアへのインポート中に光学構成要素がこのように修正されることにより、光学構成要素の製造後にのみ実現される予測されない光学的振舞いがもたらされることがある。フォトニクス産業がIC産業の高歩留まり製造モデルから利益を得る場合、光学レイアウト・ソフトウエア・パッケージのインポート/エクスポート制限は、対処される必要がある。数式から曲線を生成する入力のセットから離散多角形表示の高分解能変換を提供する問題も、依然として存在する。
従来の技術に依然として存在する要求は、本発明によって対処され、本発明は、IC産業マスク生成ソフトウエア・パッケージと共存可能であるレイアウト・ツールに関し、より具体的には、マンハッタン定義を使用して非マンハッタン・ジオメトリを実現し、電子構成要素および光学構成要素の両方が同じマスク・セットに組み込まれることを見込む技術に関する。
本発明によれば、複雑な設計の光学構成要素が、複数の隣接多角形(好ましくは矩形)を使用することによって実現される。隣接多角形の頂点は、光学構成要素の輪郭に最適に一致するようにはめ込まれる。はめ込みを達成するために使用される多角形の数を増やすことによって(すなわち、各多角形のサイズを小さくすることによって)、より良好な整合が達成される。究極的には、多角形の数は、マスクの生成に使用される最小格子間隔によってのみ制約される。
本発明の利点は、「はめ込み矩形」レイアウト技術が、実質的にあらゆる従来のICソフトウエア・レイアウト・パッケージと共存可能であり、かつ、マスク対処ビーム・サイズが減少する際に、より高い分解能光学表面を提供し続けることである。さらに、本発明の技術は、同じマスク・レイアウト・プロセスを使用して、光学構成要素および電子構成要素の両方が実現されることを見込む。
本発明の他の特徴および他の特徴は、本発明の過程において、添付の図面を参照することによって、明らかになるであろう。
ここで、図面を参照する。
上述されたように、本発明は、生成構成要素の寸法、ならびに構成要素間の相対配置(導波路が鏡焦点に配置されることが必要であるときに特に重要である)が、光学シミュレーション・ソフトウエア・パッケージとICレイアウト・ソフトウエア・パッケージとの間におけるこれらの構成要素のインポート/エクスポート中に、十分な分解能と共に維持されるような方式で、光学構成要素を生成するように多角形の頂点をはめ込む方法に関する。本発明のプロセスは、光学構成要素の輪郭を描く曲線にはめ込まれた1セットの多角形の個々の頂点(1つまたは複数)を使用することを含む。次いで、光学構成要素は、CADソフトウエアを使用して幾何形状の式または図面を使用して生成されることが可能である。多角形のはめ込み頂点は、ICレイアウト・ソフトウエアにおいて使用される格子に整合するように選択される。格子に整合させることにより、物理的に寸法を変更せずに、光学構成要素を効率的にインポートおよびエクスポートすることが可能になる。生成ファイルのフォーマットは、IC産業において使用される標準的なファイル・フォーマットと共存可能であるように構成することができる。実際、本発明の方法は、光学近位補正(OPC)、極紫外線(EUV)、およびX線リソグラフィなど、最新マスク生成方法と共存可能であると見なされる。図1は、本発明を使用するシステムを簡略化された形態で示す。光学構成要素シミュレータ1が、光学システムの1セットの様々な構成要素の物理的なレイアウトをまず解明し、物理的レイアウトは、構成要素のサイズ、ならびに構成要素間の間隔に関して適切な寸法にある。次いで、この情報は、これらの形状を生成するために、多角形の頂点をはめ込むシステム2への入力として使用される。システムについては以下で詳細に記述される。システム2の出力は、電気集積回路に現在使用されているレイアウト・ツールと共存可能である格子間隔の観点におけるレイアウトである。このレイアウト情報は、入力として、従来のマスク・レイアウト・システム3に加えられる。本発明の利点は、電子構成要素シミュレータ4も、レイアウト情報をマスク・レイアウト・システム3に提供することが可能であることであり、それにより、複雑なシステムの光学構成要素および電気構成要素の両方が、マスク・レイアウト・ツール内において同時に処理されることが可能である。
図2は、議論のために、例示的なICレイアウト・ツール格子を示し、マンハッタン・ジオメトリ(通常、電子構成要素に関連付けられる)および非マンハッタン・ジオメトリ(通常、光学構成要素に関連付けられる)の両方のレイアウトを示す。電子構成要素6は、すべて、マンハッタン・ジオメトリを備え、90°または45°の角度によって相互接続された直線を呈示する。対照的に、構成要素8の非マンハッタン・ジオメトリは、湾曲形状(円形を含む)、様々な接続角度、および先細り構成要素を呈示することがわかる。これらの様々な非マンハッタン・ジオメトリは、光学格子、凹面鏡、テーパ、レンズ、リング共振器、およびマッハ・ツェンダー干渉計などの従来の光学構成要素に関連付けられることが可能である。実際、本発明の技術は、望ましい光学機能を提供するために光の回折率(反射または屈折率とは対照的に)を使用するように機能する回折光学要素(DOE)のレイアウトに特に有益であると見なされる。具体的には、DOEは、従来のマンハッタン構成を使用してレイアウトするのが困難である多数の湾曲表面(1つの例示的な構成は、一連の同心縁を備える)から通常なる。したがって、以下において記述され、具体的には回折光学要素(DOE)を含む本発明の方法により、これらの様々な光学構成要素が、光学構成要素の湾曲輪郭を画定するために一連の多角形(好ましくは、矩形)を使用することによって、従来のICレイアウト・ツールで生成されることが可能になる。
図3は、本発明のプロセスを使用する、ICレイアウト・ツールへの円の変換を示す。比較のために、図3(a)は、従来の光学構成要素レイアウト・ツールを使用して生成される従来の技術の円形を示し、この円形は、多角形構造を使用することによって画定される。対照的に、図3(b)は、本発明のはめ込み多角形プロセスを使用して生成される円形を示す。本発明の目的では、これ以後、「矩形」がはめ込み多角形として使用されると想定する。上記で議論されたように、特定の構成要素にはめ込まれるために使用される多角形の数は、ツールの格子間隔によってのみ限定される。矩形は、「はめ込み」多角形の単なる1つの例示的な選択肢であると見なされ、本発明の方法においてあらゆる他の多角形の形状を使用することができることを理解されたい。この場合、選択された多角形の頂点は、光学構成要素の輪郭に沿って位置するように整合される。図3(b)を参照すると、複数の矩形10−1から10−Nが、円形の輪郭をはめ込まれるために使用される。具体的には、各矩形10−iの頂点AおよびBは、レイアウト・ツールの格子間隔上の点と一致するように画定される。このようにして、円形は、図3(a)の従来の技術の多角形の形状より的確に、識別された頂点によって画定される。
ほとんどの場合、フォトニクス光波プラットフォーム(たとえば、シリコン、シリカ、InP、またはポリマー)と共に使用される光の波長は、真空における光の波長より短い。たとえば、1.55μmの真空波長は、シリコン導波路では0.44μmの波長に対応する。したがって、現在のマスク・ビーム対処法に基づくと、レイアウトにおける頂点の間隔は、0.02μmと同程度に小さくすることができる。その結果、本発明によるはめ込み矩形によって生成される光学構成要素は、高品質の光学表面を呈示することができる(すなわち、λ/20またはより良好な光学的滑らかさが達成されることが可能である)。
図4は、本発明によるはめ込み矩形技術を使用する例示的な楕円光学構成要素(レンズなど)のレイアウトを示す。図4(a)は、光学構成要素を画定するために多角形を使用する従来の技術のレイアウト・ツールの限定を示し、図4(b)は、比較として、本発明のはめ込み矩形技術を使用することによる楕円輪郭の整合の改善を示す。円形の場合と同様に、複数の矩形12−1から12−Mが、楕円の輪郭を「はめ込む」ために使用され、各矩形12−iの頂点AおよびBは、図4(b)に示されるように、ICレイアウト格子上の点と一致するように選択される。本発明のはめ込み矩形技術によって生成される様々なレイアウトのそれぞれと同様に、使用されることが可能である個々の矩形の数(格子間隔によって制御される)は、達成されることが可能である「はめ込み」に直接関係する。
図5は、本発明による、例示的な曲線32にはめ込まれる複数の内接はめ込み矩形30−1から30−Pの使用を示す。図5の図面は、縮尺調整されて描かれておらず、明瞭化のために拡大されていることに留意されたい。図示されるように、1セットの頂点34−1から34−Pが、曲線32と一致する格子点として画定される。図6は、同様の方式で(やはり拡大縮尺で)、例示的な曲線42に「はめ込まれる」複数の外接はめ込み矩形40−1から40−Qの使用を示す。再び、頂点44−1から44−Qが、曲線42と一致する格子点として画定される。内接矩形または外接矩形は、本発明の教示によれば、望ましいはめ込みを提供するために使用されることが可能であることを理解されたい。
複数のはめ込み矩形52−1から52−Rを使用する凹面鏡50のレイアウトが、図7(b)に示され、図7(a)は、比較のために、従来の技術の対角形技術を示す。図7(b)に示されるように、各矩形52の高さは、レイアウトに使用されるマスクの最小分解可能特徴サイズによって画定および限定される。次いで、各矩形の長さlは、関連する頂点54が鏡50の曲線56に最適にはめ込まれるように制御される。線形テーパ60の生成が、図8に示される。図8(a)は、多角形を使用する従来の技術を示し、図8(b)に示されるように、本発明による複数のはめ込み矩形を使用することによって、改善が得られる。図8(b)を参照すると、各矩形62−1から62−Sの長さは、特定の線形テーパ60について望ましいテーパTを生成するように制御される。
本発明の上述された例は、ICレイアウト・ツールと共に使用される任意の望ましい光学構成要素の輪郭を画定するように複数の矩形をはめ込むことについて、本発明の特徴を示すためにのみ呈示されていることを理解されたい。たとえば、様々な他の光学構成要素のレイアウト、または光学サブシステムを形成する光学構成要素の組合わせは、本発明のはめ込み矩形技術を使用して生成されることが可能である。具体的には、図9は、本発明により形成されるマッハ・ツェンダー変調器70からなる光学装置のレイアウトを示す。このレイアウトは、光を導波路内に回転および集束させる平面鏡72、74からなる。スプリッタ76およびコンバイナ78は、マッハ・ツェンダー変調器70の活動領域84を形成する別々の平行導波路アーム80、82の内外に光を向けるように機能する。マッハ・ツェンダー変調器70の活動領域84は、誘導された光の光学特性を制御するために能動電子装置をも含むので、マスク・レベルは、光学構成要素および電気構成要素の両方を画定する(図1に示されるシステムを使用することによってなど)。したがって、まとめると、本発明の範囲は、添付の請求項によってのみ限定されることを意図する。
はめ込み矩形光学構成要素レイアウト・ツールと従来のマスク生成ツールおよび電子構成要素レイアウト・ツールとの相互作用を示す高レベル・システム図である。 マンハッタン・ジオメトリを呈示する第1セットの構成要素および非マンハッタン・ジオメトリを呈示する第2セットの構成要素のレイアウトを示す、例示的なICレイアウト格子を示す図である。 現在利用可能なレイアウト・ツールを使用する、円の従来の技術のレイアウトを示す図である。 本発明のはめ込み矩形技術を使用する、同じ円のレイアウトを示す図である。 現在利用可能なレイアウト・ツールを使用する、楕円の従来の技術のレイアウトを示す図である。 本発明のはめ込まれた矩形技術を使用する、同じ楕円のレイアウトを示す図である。 本発明による、曲線を画定するための複数の内接はめ込み矩形の使用を示す図である。 本発明による、曲線を画定するための複数の外接はめ込み矩形の使用を示す図である。 現在利用可能なレイアウト・ツールを使用する、凹面鏡の従来の技術のレイアウトを示す図である。 本発明のはめ込み矩形技術を使用する、同じ凹面鏡のレイアウトを示す図である。 現在利用可能なレイアウト・ツールを使用する、テーパの従来の技術のレイアウトを示す図である。 本発明のはめ込み矩形技術を使用する、同じテーパのレイアウトを示す図である。 例示的なマッハ・ツェンダー変調器のレイアウトを示す図である。

Claims (14)

  1. マンハッタン格子システムを使用して非マンハッタン要素について集積回路レイアウトを画定する方法であって、
    a)特定のマンハッタン・レイアウトおよびマスク作成システムの最小格子分解能を決定する工程と、
    b)多角形の隣接頂点間の最小間隔を1対の選択された格子点間の距離として画定する工程と、
    c)前記マンハッタン格子システムの上に非マンハッタン要素を重ね合わせる工程と、
    d)各多角形の少なくとも1つの頂点を前記非マンハッタン要素の周上に配置することによって、前記非マンハッタン要素の画定された空間内に複数の多角形をはめ込む工程とを含む、方法。
  2. 工程b)の実施において、格子点の前記選択対が、隣接格子点である、請求項1に記載の方法。
  3. 前記非マンハッタン要素が、湾曲線であり、複数の内接矩形が、前記曲線を画定するために使用される、請求項1に記載の方法。
  4. 前記非マンハッタン要素が、湾曲線であり、複数の外接矩形が、前記曲線を画定するために使用される、請求項1に記載の方法。
  5. 前記非マンハッタン要素が、光学要素である、請求項1に記載の方法。
  6. マンハッタン形状の電気要素が、前記非マンハッタン光学要素と同じ格子上に含まれ、光学要素および電気要素の両方が同時に配置されることを見込む、請求項5に記載の方法。
  7. 工程b)の実施において、矩形が、多角形として使用され、前記工程が、最小矩形幅を選択格子点の前記対間の距離として画定することを含む、請求項1に記載の方法。
  8. 前記非マンハッタン要素のジオメトリが、所定の幾何形状の方程式を入力として使用することによって決定される、請求項1に記載の方法。
  9. 工程d)の実施において、少なくとも1つの多角形の複数の頂点が、前記非マンハッタン要素の周上に配置される、請求項1に記載の方法。
  10. 工程c)の実施において、回折光学要素が、前記マンハッタン格子システムの上に重ね合わされる、請求項1に記載の方法。
  11. 少なくとも1つの非マンハッタン光学要素および少なくとも1つのマンハッタン電気要素の集積回路レイアウトを生成する方法であって、
    少なくとも1つの非マンハッタン光学要素の物理的レイアウトを生成するために、1セットの所定の光学機能をシミュレーションする工程と、
    前記少なくとも1つの非マンハッタン光学要素の前記物理的レイアウトをマンハッタン格子システムと共存可能なレイアウトに変換する工程であって、
    a)特定のマンハッタン・レイアウトおよびマスク作成システムの最小格子分解能を決定する工程と、
    b)多角形の隣接頂点間の最小間隔を1対の選択された格子点間の距離として画定する工程と、
    c)前記マンハッタン格子システムの上に非マンハッタン要素を重ね合わせる工程と、
    d)各多角形の少なくとも1つの頂点を前記非マンハッタン要素の周上に配置することによって、前記非マンハッタン要素の画定空間内に複数の多角形をはめ込む工程とを必要とする、工程と、
    少なくとも1つのマンハッタン電子要素の物理的レイアウトを生成するために、1セットの所定の電気特徴をシミュレーションする工程と、
    前記少なくとも1つの電子要素の少なくとも1つのマンハッタン・レイアウトおよび前記少なくとも1つの光学要素の前記変換マンハッタン・レイアウトを入力としてマスク作成システムに提供する工程と、
    前記光学要素および前記電子要素の両方のレイアウトをマンハッタン格子システム上に含むマスクを生成する工程とを含む、方法。
  12. マンハッタン格子システムを使用して非マンハッタン要素について集積回路レイアウトを画定するシステムであって、
    a)特定のマンハッタン・レイアウトおよびマスク作成システムの最小格子分解能を決定する動作と、
    b)多角形の隣接頂点間の最小間隔を1対の選択格子点間の距離として画定する動作と、
    c)前記マンハッタン格子システムの上に非マンハッタン要素を重ね合わせる動作と、
    d)各多角形の少なくとも1つの頂点を前記非マンハッタン要素の周上に配置することによって、前記非マンハッタン要素の画定空間内に複数の多角形をはめ込む動作とを実施することができるプロセッサを含む、システム。
  13. マンハッタン要素のレイアウトを提供するための電子ICレイアウト・ツールをさらに備え、前記電子ICレイアウト・ツールの出力が、光学構成要素および電子構成要素の両方を含む単一マスクを開発するために、入力として前記システム・プロセッサに提供される、請求項12に記載のシステム。
  14. 非マンハッタン・ジオメトリを有する少なくとも1つの光学構成要素の物理的レイアウトを解明するための光学シミュレータと、
    非マンハッタン・ジオメトリを有する前記少なくとも1つの光学構成要素の前記物理的レイアウトをマンハッタン格子システムと共に使用されるレイアウトに変換するためのレイアウト変換モジュールであって、
    a)特定のマンハッタン・レイアウトおよびマスク作成システムの最小格子分解能を決定する動作と、
    b)多角形の隣接頂点間の最小間隔を1対の選択格子点間の距離として画定する動作と、
    c)非マンハッタン要素を前記マンハッタン格子システムの上に重ね合わせる動作と、
    d)各多角形の少なくとも1つの頂点を前記非マンハッタン要素の周上に配置することによって、前記非マンハッタン要素の前記画定空間内に複数の多角形をはめ込む動作とを実施することができるプロセッサを備えるレイアウト変換モジュールと、
    マンハッタンを有する少なくとも1つの電子構成要素の物理的レイアウトを解明するための電子シミュレータと、
    前記光学構成要素および前記電気光学構成要素の両方のレイアウトを生成するために前記電子シミュレータおよび前記レイアウト変換モジュールの出力に結合されたマスク・レイアウト・モジュールとを備える、マスク・レイアウト・ソフトウエア・ツール。
JP2006509907A 2003-04-10 2004-04-12 非マンハッタン形状光学構造を実現するためにマンハッタン・レイアウトを使用する方法 Expired - Fee Related JP4620045B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46169603P 2003-04-10 2003-04-10
US10/820,356 US7000207B2 (en) 2003-04-10 2004-04-08 Method of using a Manhattan layout to realize non-Manhattan shaped optical structures
PCT/US2004/011145 WO2004093146A2 (en) 2003-04-10 2004-04-12 Method of using a manhattan layout to realize non-manhattan shaped optical structures

Publications (3)

Publication Number Publication Date
JP2006522958A true JP2006522958A (ja) 2006-10-05
JP2006522958A5 JP2006522958A5 (ja) 2007-05-24
JP4620045B2 JP4620045B2 (ja) 2011-01-26

Family

ID=33135207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006509907A Expired - Fee Related JP4620045B2 (ja) 2003-04-10 2004-04-12 非マンハッタン形状光学構造を実現するためにマンハッタン・レイアウトを使用する方法

Country Status (6)

Country Link
US (1) US7000207B2 (ja)
EP (1) EP1616279A4 (ja)
JP (1) JP4620045B2 (ja)
KR (1) KR100706455B1 (ja)
CA (1) CA2520625A1 (ja)
WO (1) WO2004093146A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US7217584B2 (en) 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
WO2006127538A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7362443B2 (en) * 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
US7442589B2 (en) 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US7463360B2 (en) 2006-04-18 2008-12-09 Honeywell International Inc. Optical resonator gyro with integrated external cavity beam generator
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
US7535576B2 (en) 2006-05-15 2009-05-19 Honeywell International, Inc. Integrated optical rotation sensor and method for sensing rotation rate
US20080101744A1 (en) * 2006-10-31 2008-05-01 Honeywell International Inc. Optical Waveguide Sensor Devices and Methods For Making and Using Them
JP2008227171A (ja) * 2007-03-13 2008-09-25 Toshiba Corp 不揮発性半導体メモリ
US20120219886A1 (en) 2011-02-28 2012-08-30 D2S, Inc. Method and system for forming patterns using charged particle beam lithography with variable pattern dosage
US9341936B2 (en) 2008-09-01 2016-05-17 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US9612530B2 (en) 2011-02-28 2017-04-04 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
US8719739B2 (en) 2011-09-19 2014-05-06 D2S, Inc. Method and system for forming patterns using charged particle beam lithography
US9343267B2 (en) 2012-04-18 2016-05-17 D2S, Inc. Method and system for dimensional uniformity using charged particle beam lithography
US8627240B1 (en) * 2012-06-28 2014-01-07 International Business Machines Corporation Integrated design environment for nanophotonics
WO2019158682A1 (en) 2018-02-18 2019-08-22 Asml Netherlands B.V. Binarization method and freeform mask optimization flow
US10997355B1 (en) 2019-10-31 2021-05-04 Globalfoundries U.S. Inc. Design-rule checking for curvilinear device features

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241996A (ja) * 1985-04-19 1986-10-28 株式会社日立製作所 パタ−ン発生方法
JPH021848A (ja) * 1988-06-09 1990-01-08 Toppan Printing Co Ltd 金属板へ円形パターンを作成する方法
JPH03273452A (ja) * 1990-03-23 1991-12-04 Nec Corp アパーチャ軌跡データ作成システム
JPH04151661A (ja) * 1990-10-16 1992-05-25 Ricoh Co Ltd パターン描画方法
JPH05198485A (ja) * 1991-07-26 1993-08-06 Internatl Business Mach Corp <Ibm> 形状分解システム及びその方法
JPH1031301A (ja) * 1996-07-17 1998-02-03 Dainippon Printing Co Ltd 描画用図形データの検証方法
JPH11258771A (ja) * 1998-03-16 1999-09-24 Fujitsu Ltd 露光データ作成方法、露光データ作成装置、及び、記録媒体
JP2000241958A (ja) * 1999-02-19 2000-09-08 Mitsubishi Electric Corp フォトマスク、フォトマスクの製造方法、フォトマスクの検査修正方法、及びフォトマスクの使用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394623A (ja) * 1986-10-09 1988-04-25 Hitachi Ltd 描画装置
US6269472B1 (en) * 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
US5943487A (en) * 1996-07-12 1999-08-24 Intel Corporation Method for extracting a resistor network from an integrated circuit polygon layout
US5938989A (en) 1997-01-24 1999-08-17 Mems Optical, Inc. Diffractive optical elements
US6324673B1 (en) 1999-01-14 2001-11-27 Princeton University Method and apparatus for edge-endpoint-based VLSI design rule checking
US6895567B1 (en) 2001-06-03 2005-05-17 Cadence Design Systems, Inc. Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs
KR20030050862A (ko) * 2001-12-19 2003-06-25 한국과학기술연구원 체적영상 획득 방법 및 그 시스템
JP2005050708A (ja) * 2003-07-29 2005-02-24 Samsung Sdi Co Ltd 光学素子用基板及び有機エレクトロルミネッセンス素子並びに有機エレクトロルミネッセンス表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241996A (ja) * 1985-04-19 1986-10-28 株式会社日立製作所 パタ−ン発生方法
JPH021848A (ja) * 1988-06-09 1990-01-08 Toppan Printing Co Ltd 金属板へ円形パターンを作成する方法
JPH03273452A (ja) * 1990-03-23 1991-12-04 Nec Corp アパーチャ軌跡データ作成システム
JPH04151661A (ja) * 1990-10-16 1992-05-25 Ricoh Co Ltd パターン描画方法
JPH05198485A (ja) * 1991-07-26 1993-08-06 Internatl Business Mach Corp <Ibm> 形状分解システム及びその方法
JPH1031301A (ja) * 1996-07-17 1998-02-03 Dainippon Printing Co Ltd 描画用図形データの検証方法
JPH11258771A (ja) * 1998-03-16 1999-09-24 Fujitsu Ltd 露光データ作成方法、露光データ作成装置、及び、記録媒体
JP2000241958A (ja) * 1999-02-19 2000-09-08 Mitsubishi Electric Corp フォトマスク、フォトマスクの製造方法、フォトマスクの検査修正方法、及びフォトマスクの使用方法

Also Published As

Publication number Publication date
KR20060006806A (ko) 2006-01-19
JP4620045B2 (ja) 2011-01-26
US20040205684A1 (en) 2004-10-14
WO2004093146A3 (en) 2005-08-18
EP1616279A2 (en) 2006-01-18
WO2004093146A2 (en) 2004-10-28
WO2004093146B1 (en) 2005-11-24
US7000207B2 (en) 2006-02-14
KR100706455B1 (ko) 2007-04-10
CA2520625A1 (en) 2004-10-28
EP1616279A4 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
JP4620045B2 (ja) 非マンハッタン形状光学構造を実現するためにマンハッタン・レイアウトを使用する方法
Chrostowski et al. Silicon photonic circuit design using rapid prototyping foundry process design kits
TW200931191A (en) Calculation method, generation method, program, exposure method, and mask fabrication method
KR101001219B1 (ko) 마스크 데이터의 생성방법, 마스크 제작방법, 노광방법, 디바이스 제조방법 및 기억매체
KR20130138131A (ko) 패턴 생성 방법
Lin et al. Computational lithography for silicon photonics design
TW201007382A (en) Computer readable medium and exposure method
Spence et al. Manufacturing challenges for curvilinear masks
WO2017049276A2 (en) Methods for designing photonic devices
Bogaerts et al. Integrated design for integrated photonics: from the physical to the circuit level and back
EP1903390A3 (en) Mask data generation program, mask data generation method, mask fabrication method, exposure method, and device manufacturing method
JP2010160442A (ja) 原版データ生成プログラムおよび方法
JP5575024B2 (ja) マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法
US9678441B2 (en) Mask pattern generation method and optical image calculation method
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
US20230213779A1 (en) Diffractive optical elements
US20140245241A1 (en) Generation method, storage medium and information processing apparatus
Dikshit et al. Design enablement methodology for silicon photonics-based photonic integrated design
KR101911993B1 (ko) 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치
Ou et al. Efficient DSA-DP hybrid lithography conflict detection and guiding template assignment
TWI797588B (zh) 光罩資訊調整裝置、光罩資料調整方法以及程式
Zimmermann et al. Mask synthesis for silicon photonics devices
Gau et al. Ultra-fast aerial image simulation algorithm using wavelength scaling and fast Fourier transformation to speed up calculation by more than three orders of magnitude
CN116420100A (zh) 衍射光学元件和用于制造衍射光学元件的方法
Baudot et al. Progresses in 300mm DUV photolithography for the development of advanced silicon photonic devices

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060710

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4620045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees