KR20060006806A - 비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄레이아웃을 사용하는 방법 - Google Patents

비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄레이아웃을 사용하는 방법 Download PDF

Info

Publication number
KR20060006806A
KR20060006806A KR1020057019225A KR20057019225A KR20060006806A KR 20060006806 A KR20060006806 A KR 20060006806A KR 1020057019225 A KR1020057019225 A KR 1020057019225A KR 20057019225 A KR20057019225 A KR 20057019225A KR 20060006806 A KR20060006806 A KR 20060006806A
Authority
KR
South Korea
Prior art keywords
manhattan
layout
optical
grid
polygon
Prior art date
Application number
KR1020057019225A
Other languages
English (en)
Other versions
KR100706455B1 (ko
Inventor
프라카쉬 고토스카르
마가렛 기론
비풀쿠마르 파텔
로버트 케이스 몽고메리
칼펜두 샤스트리
소함 파타크
카더린 에이. 야누세프스키
Original Assignee
시옵티컬 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시옵티컬 인코포레이티드 filed Critical 시옵티컬 인코포레이티드
Publication of KR20060006806A publication Critical patent/KR20060006806A/ko
Application granted granted Critical
Publication of KR100706455B1 publication Critical patent/KR100706455B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

맨하탄 레이아웃 시스템을 사용하여 비-맨하탄 형상 집적회로 소자의 레이아웃을 제공하기 위한 시스템 및 방법은 비-맨하탄 소자의 경계 내에 피팅되도록 복수의 최소 치수 다각형(예를 들면, 직사각형)을 이용한다. 직사각형은 각각의 직사각형의 적어도 하나의 정점이 맨하탄 레이아웃 시스템 상의 그리드 점과 일치하도록 피팅된다. 바람직하게는, 직사각형은 각각의 직사각형의 높이로서 인접한 그리드 점인 간격을 사용함으로써 정의된다. 인접한 그리드 점 사이의 거리가 감소함에 따라 레이아웃은 비-맨하탄 소자의 실제 형상과 더 양호하게 정합한다. 다음, 시스템 및 방법은 동일한 레이아웃 소프트웨어 및 설비를 사용하여 전자 및 광학 회로 소자가 동시에 레이아웃되는 것을 허용한다.
맨하탄, 레이아웃, 비-맨하탄, 집적회로, 소프트웨어, 시뮬레이터.

Description

비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄 레이아웃을 사용하는 방법{METHOD OF USING A MANHATTAN LAYOUT TO REALIZE NON-MANHATTAN SHAPED OPTICAL STRUCTURES}
관련 출원과의 연계
본 발명은 2003년 4월 10일 출원된 미국 가출원 제60/461,696호의 이익을 청구한다.
본 발명은 IC 산업 마스크 생성 소프트웨어 패키지(software package)와 호환성이 있는 레이아웃 도구(layout tool)에 관한 것으로서, 더 구체적으로는 전자 및 광학 부품 양자가 동일한 마스크 세트(mask set)로 통합되는 것을 가능하게 하는 맨하탄 정의(Manhattan definition)를 사용하여 비-맨하탄 기하학 형상을 실현하기 위한 기술에 관한 것이다.
현재의 집적회로 산업은 맨하탄 기하학 형상(즉, 45°및 90°만곡)을 갖는 부품의 사용에 주로 기초하기 때문에, 비-맨하탄 평면형 광학 부품의 레이아웃을 종래의 전자 부품과 통합하기 위한 과제가 존재한다. 특히, 전형적인 광학 부품은 이들 모두가 만곡부 및 다양한 각도 기하학 형상의 사용을 요구하는 분배기/결합 기, 도파관 배열형 도파관 구조, 반도체 광학 증폭기, 마하-젠더(Mach-Zehnder) 간섭계, 변조기 등과 같은 소자를 포함한다.
광학 산업이 계속 발달함에 따라, 표준 IC 도구 및 처리 기술을 사용하여 이들 부품을 제조할 수 있어야 할 필요성이 발생할 것이다. 특히, 마스크 생성 프로세스는 현재의 마이크로전자 산업에 사용되는 바와 동일한 IC 도구 및 처리를 사용하여 광학 부품을 실현하기 위한 결정적인 단계가 될 것이다.
부가적으로, 광학 표면의 품질을 희생하지 않고 광학 구조를 효율적으로 임포트(import) 및 익스포트(export)하기 위한 적절한 도구를 개발하기 위한 요구가 광학 시뮬레이션(simulation) 및 모델링(modeling) 산업에 존재한다. 광학 시뮬레이션 소프트웨어로부터 IC 레이아웃 도구로의 비-맨하탄 광학 부품의 직접적인 임포트는 원래의 비-맨하탄 형상을 낮은 해상도 이산 다각형(resolution discrete polygon)으로 변환시킨다. 현재 이용 가능한 IC 레이아웃 소프트웨어 패키지는 임포트된 광학 부품을 생성하기 위해 이들이 사용할 수 있는 정점(vertex)의 수에 대한 제한을 갖는다. 종래 기술에서, 광학 또는 IC 적용에 이용되는 특정 레이아웃 소프트웨어 패키지는 이들의 12-비트 동작의 결과로서 단지 4096 정점들에 제한되어 있다. 제한된 정점의 수는 광학 부품의 변경을 초래한다. IC 마스크 레이아웃 소프트웨어로의 그의 임포트 중의 광학 부품의 이 변경은 광학 부품의 제조 후에만 실현되는 예기치 않은 광학 거동을 초래할 수 있다. 광학 산업이 IC 산업의 고수율 제조 모델로부터 이익을 취하려 하면, 광학 레이아웃 소프트웨어 패키지의 임포트/익스포트 제한이 처리되어야 할 필요가 있다. 또한 수학식으로부터 입력 생성 곡선의 세트로부터 이산 다각형의 고해상도 변환을 제공하는 문제점이 남아 있다.
종래 기술에 남아 있는 요구는 IC 산업 마스크 생성 소프트웨어 패키지와 호환성이 있는 레이아웃 도구, 더 구체적으로는 전자 부품 및 광학 부품 양자가 동일한 마스크 세트로 통합되는 것을 가능하게 하는 맨하탄 정의를 사용하여 비-맨하탄 기하학 형상을 실현하기 위한 기술에 관한 것인 본 발명에 의해 처리된다.
본 발명에 따르면, 복합 설계된(complex-designed) 광학 부품이 복수의 인접한 다각형(바람직하게는, 직사각형)을 이용함으로써 실현되고, 인접한 다각형의 정점들은 광학 부품의 윤곽에 가장 양호하게 부합하도록 피팅(fitting)된다. 피팅을 성취하는데 사용된 다각형의 수를 증가시킴으로써(즉, 각각의 다각형의 크기를 감소시킴으로써), 더 양호한 정합이 성취된다. 한계에서, 다각형의 수는 마스크 생성에 사용되는 최소 그리드 간격(grid spacing)에 의해서만 구속된다.
본 발명의 장점은 "피팅된 직사각형(fitted rectangle)" 레이아웃 기술이 임의의 종래의 IC 소프트웨어 레이아웃 패키지와 실제로 호환성이 있고 마스크 어드레스 비임(mask address beam) 크기가 감소함에 따라 더 높은 해상도의 광학 표면을 계속 제공할 수 있다는 것이다. 따라서, 본 발명의 기술은 동일한 마스크 레이아웃 프로세스를 사용하여 광학 부품 및 전자 부품 양자가 실현되는 것을 허용한다.
본 발명의 다른 및 부가의 장점은 첨부 도면을 참조하여 본 발명의 설명 중에 명백해질 것이다.
도 1은 종래의 마스크 생성 도구 및 전자 부품 레이아웃 도구와의 피팅된(fitted) 직사각형 광학 부품의 상호 작용을 도시하는 고레벨 시스템 다이어그램.
도 2는 맨하탄 기하학 형상을 나타내는 제1 세트의 부품 및 비-맨하탄 기하학 형상을 나타내는 제2 세트의 부품을 도시하는 예시적인 IC 레이아웃 그리드를 도시하는 도면.
도 3a는 현재 이용 가능한 레이아웃 도구를 사용하는 원의 종래의 레이아웃을 도시하는 도면.
도 3b는 본 발명의 피팅된 직사각형 기술을 사용하는 동일한 원의 레이아웃을 도시하는 도면.
도 4a는 현재 이용 가능한 레이아웃 도구를 사용하는 타원의 종래의 레이아웃을 도시하는 도면.
도 4b는 본 발명의 피팅된 직사각형 기술을 사용하는 동일한 타원의 레이아웃을 도시하는 도면.
도 5는 본 발명에 따라 곡선을 한정하는 복수의 내접 피팅된 직사각형의 사용을 도시하는 도면.
도 6은 본 발명에 따라 곡선을 한정하는 복수의 외접 피팅된 직사각형의 사용을 도시하는 도면.
도 7a는 현재 이용 가능한 레이아웃 도구를 사용하는 오목 미러의 종래의 레이아웃을 도시하는 도면이고, 도 7b는 본 발명의 피팅된 직사각형 기술을 사용하는 동일한 오목 미러의 레이아웃을 도시하는 도면.
도 8a는 현재 이용 가능한 레이아웃 도구를 사용하는 테이퍼의 종래의 레이아웃을 도시하는 도면이고, 도 8b는 본 발명의 피팅된 직사각형 레이아웃 기술을 사용하는 동일한 테이퍼의 레이아웃의 도면.
도 9는 예시적인 마하-젠더 변조기의 레이아웃을 도시하는 도면.
상술한 바와 같이, 본 발명은 생성된 부품의 치수, 뿐만 아니라 부품 사이의 상관 배치(도파관이 미러(mirror) 초점에 위치되도록 요구될 때 특히 중요함)가 광학 시뮬레이션 소프트웨어 패키지와 IC 레이아웃 소프트웨어 패키지 사이에서의 이들 부품의 임포트/익스포트 동안에 충분한 해상도로 보존되는 방식으로 광학 부품을 생성하기 위한 다각형의 정점 피팅 방법에 관한 것이다. 본 발명의 프로세스는 광학 부품을 윤곽화하는 곡선에 피팅되어 있는 다각형의 세트의 개별 정점(하나 이상)의 사용을 수반한다. 광학 부품은 이어서 CAD 소프트웨어를 사용하여 도면 또는 기하학 형상의 방정식을 사용하여 생성될 수 있다. 다각형의 피팅된 정점은 IC 레이아웃 소프트웨어에 사용된 그리드에 정합하도록 선택된다. 그리드의 정합은 그의 물리적 치수의 임의의 변경 없이 광학 부품의 효율적인 임포트 및 익스포트를 가능하게 한다. 생성된 파일의 포맷은 IC 산업에서 사용되는 표준 파일 포맷과 호 환성이 있도록 구성될 수 있다. 실제로, 본 발명의 방법은 광 근접 교정(OPC), 극자외선(EUV) 및 X-선 리소그래피(lithography)와 같은 진보된 마스크 생성 방법과 호환성이 있는 것으로 고려된다. 도 1은 본 발명을 이용하는 시스템을 개략 형태로 도시한다. 광학 부품 시뮬레이터(simulator: 1)는 먼저 광학 시스템의 다양한 부품의 세트의 물리적 레이아웃, 부품의 크기에 대한 적절한 치수, 뿐만 아니라 부품들 사이의 간격의 물리적 레이아웃을 구현한다. 이 정보는 이어서 이들 형상을 생성하도록 다각형의 피팅 정점의 시스템(2)으로의 입력으로서 사용되고, 시스템은 이하에 상세히 설명된다. 시스템(2)의 출력은 전자 집적회로를 위해 현재 사용되는 레이아웃 도구와 호환성이 있는 그리드 간격의 견지에서의 레이아웃이다. 이 레이아웃 정보는 종래의 마스크 레이아웃 시스템(3)으로의 입력으로서 적용된다. 본 발명의 장점은 전자 부품 시뮬레이터(4)가 또한 복잡한 시스템의 광학 부품 및 전자 부품 양자가 마스크 레이아웃 도구 내에서 동시에 처리될 수 있도록 마스크 레이아웃 시스템(3)에 레이아웃 정보를 제공할 수 있다는 것이다.
도 2는 설명을 위해 맨하탄 기하학 형상(전형적으로 전자 부품과 관련됨) 및 비-맨하탄 기하학 형상(전형적으로 광학 부품과 관련됨) 양자의 레이아웃을 나타내는 예시적인 IC 레이아웃 도구 그리드를 도시한다. 전자 부품(6)은 모두 90°또는 45°의 각도로 상호 연결된 직선을 나타내는 맨하탄 기하학 형상을 포함한다. 대조적으로, 부품(8)의 비-맨하탄 기하학 형상은 곡선 형상(원형 포함), 다양한 연결 각도 및 테이퍼진 부품을 나타내는 것으로 도시된다. 이들 다양한 비-맨하탄 기하학 형상은 광학 격자 형성, 오목 미러, 테이퍼, 렌즈, 링 공진기 및 마하-젠더 간 섭계와 같은 종래의 광학 부품과 관련될 수 있다. 실제로, 본 발명의 기술은 소정의 광학 기능성을 제공하도록 광의 회절(반사 또는 굴절과 반대로)을 사용하는 기능을 하는 회절 광학 소자(DOE)의 레이아웃에 특히 이점이 있는 것으로 고려된다. 특히, DOE는 일반적으로 종래의 맨하탄 배열을 사용하여 레이아웃하는 것이 곤란한 다수의 곡선 표면(일 예시적인 배열은 일련의 동심원을 포함함)으로 구성된다. 따라서, 이하에 설명되는 바와 같이 특히 회절 광학 소자(DOE)를 포함하는 본 발명의 방법은 이들 다양한 광학 부품이 광학 부품의 곡선 윤곽을 한정하도록 일련의 다각형(바람직하게는, 직사각형)을 이용함으로써 종래의 IC 레이아웃 도구로 생성될 수 있게 한다.
도 3a 및 도 3b는 본 발명의 프로세스를 사용하여 원을 IC 레이아웃 도구로전달하는 것을 도시한다. 비교를 위해, 도 3a는 원형이 다각형 구조에 의해 한정되는 종래의 광학 부품 레이아웃 도구를 사용하여 생성된 종래의 원형 형상을 도시한다. 반대로, 도 3b는 본 발명의 피팅된 다각형 프로세스를 사용하여 생성된 원형 형상을 도시한다. 본 발명의 설명을 위해, 이하 "직사각형"이 피팅된 다각형으로서 사용되는 것으로 가정할 것이다. 상술한 바와 같이 특정 부품을 피팅하는데 사용된 다각형의 수는 단지 도구의 그리드 간격에 의해서만 제한된다. 직사각형은 "피팅" 다각형의 단지 하나의 예시적인 선택으로 고려되고, 선택된 다각형의 정점이 광학 부품의 윤곽을 따라 놓이도록 정합되는 경우에 임의의 다른 다각형이 본 발명의 방법에 사용될 수 있다는 것으로 이해된다. 도 3b를 참조하면, 복수의 직사각형(10-1 내지 10-N)이 원형 형상의 윤곽을 피팅하는데 사용된다. 특히, 각각 의 직사각형(10-i)의 정점(A 및 B)은 레이아웃 도구의 그리드 간격 상의 점과 일치하도록 한정된다. 이 방식으로, 원형 형상이 도 3a의 식별된 정점들에 의해 종래의 다각형 형상보다 더 정확하게 한정된다.
대부분의 경우에, 광학 도파관 플랫폼(photonic lightwave platform)(예를 들면, 실리콘, 실리카, InP 또는 고분자)에 사용되는 광의 파장은 진공에서의 광의 파장보다 작다. 예를 들면, 1.55 ㎛의 진공 파장이 실리콘 도파관의 0.44 ㎛의 파장에 대응한다. 따라서, 현재의 마스크 비임 접근에 기초하여, 레이아웃의 정점의 간격은 0.02 ㎛ 정도로 작을 수 있다. 그 결과, 본 발명에 따라 피팅된 직사각형에 의해 생성된 광학 부품은 고품질 광학 표면(즉, λ/20 또는 더 양호한 광학 평활도가 성취될 수 있음)을 나타내는 것이 가능할 수 있다.
도 4a 및 도 4b는 본 발명의 피팅된 직사각형 기술을 사용하는 예시적인 타원형 광학 부품(렌즈 등)의 레이아웃을 도시하고, 도 4a는 광학 부품을 한정하도록 다각형을 이용하는 종래의 레이아웃 도구의 제한을 도시하고, 도 4b는 비교로써 본 발명의 피팅된 직사각형 기술을 사용함으로써 타원형 윤곽을 정합하는 개선을 도시한다. 원형 형상과 마찬가지로, 도 4b에 도시된 바와 같이 각각의 직사각형(12-i)의 정점 A 및 B 가 IC 레이아웃 그리드와 일치하도록 선택된 상태로 복수의 직사각형(12-1 내지 12-M)이 타원의 윤곽을 "피팅"하는데 사용된다. 본 발명의 피팅된 직사각형 기술에 의해 생성된 다양한 레이아웃의 각각에서와 마찬가지로, 사용될 수 있는(그리드 간격에 의해 제어된 상태로) 개별 직사각형의 수는 성취될 수 있는 "피팅"에 직접 관련된다.
도 5는 본 발명에 따라 예시적인 곡선(32)을 "피팅"하기 위한 복수의 내접 피팅된 직사각형(30-1 내지 30-P)의 사용을 도시한다. 도 5의 도면은 축적대로 도시되지 않고 명료화를 위해 확대되어 있는 것을 주목해야 한다. 도시된 바와 같이, 정점(34-1 내지 34-P)의 세트가 곡선(32)과 일치하는 그리드 점으로서 정의된다. 도 6은 유사한 방식으로(또한 확대된 축적으로) 예시적인 곡선(42)을 "피팅"하기 위한 복수의 외접 피팅된 직사각형(40-1 내지 40-Q)의 사용을 도시한다. 또한, 정점(44-1 내지 44-Q)이 곡선(42)과 일치하는 그리드 점으로서 정의된다. 내접 또는 외접 직사각형은 본 발명의 교시에 따라 소정의 피팅을 제공하도록 사용될 수 있다는 것을 이해해야 한다.
복수의 피팅된 직사각형(52-1 내지 52-R)을 사용하는 오목 미러(50)의 레이아웃이 도 7b에 도시되고, 도 7a는 비교를 위해 종래의 다각형 기술을 도시한다. 도 7b에 도시된 바와 같이, 각각의 직사각형(52)의 높이는 레이아웃을 위해 사용되는 마스크의 최소 분해가능한 형태부(minimum resolvable feature) 크기에 의해 정의되고 제한된다. 다음, 각각의 직사각형의 길이 ℓ은 관련 정점(54)이 미러(50)의 곡선(56)에 대한 가장 양호한 피팅이 되도록 제어된다. 선형 테이퍼(linear taper: 60)의 생성은 도 8a 및 도 8b에 도시되고, 도 8a는 다각형을 사용하는 종래의 피팅 기술을 도시하고, 도 8b에 도시된 바와 같이 본 발명에 따른 복수의 피팅된 직사각형을 사용함으로써 개선이 얻어진다. 도 8b를 참조하면, 각각의 직사각형(62-1 내지 62-S)의 길이 ℓ은 특정 선형 테이퍼(60)용의 소정의 테이퍼 T 를 생성하도록 제어된다.
본 발명의 상술한 예는 단지 IC 레이아웃 도구와 사용하기 위한 임의의 소정의 광학 부품의 윤곽을 정의하도록 복수의 직사각형의 피팅의 견지에서 본 발명의 특징을 설명하도록 제시된 것이라는 것을 이해해야 한다. 다양한 다른 광학 부품 또는 광학 부시스템을 형성하는 광학 부품의 조합의 레이아웃이 예를 들면 본 발명의 피팅된 직사각형 기술을 사용하여 생성될 수 있다. 특히, 도 9는 본 발명에 따라 형성된 마하-젠더 변조기(70)로 구성된 광학 디바이스의 레이아웃을 도시한다. 레이아웃은 도파관 내로 광을 선회시키고 집중시키기 위한 평면형 미러(72, 74)로 구성된다. 분배기(76) 및 결합기(78)가 마하-젠더 변조기(70)의 능동 구역(84)을 형성하는 개별의 평행 도파관 암(80, 82)의 내외로 광을 지향시키는 기능을 한다. 마하-젠더 변조기(70)의 능동 구역(84)은 또한 유도된 광의 광학 특성을 제어하기 위한 능동 전자 디바이스를 포함하고, 마스크 레벨이 광학 부품 및 전자 부품 양자를 정의한다(도 1에 도시된 시스템의 사용 등에 의해). 따라서, 요약하면, 본 발명의 범주는 첨부된 청구범위에 의해서만 한정되는 것으로 의도된다.

Claims (14)

  1. 맨하탄 그리드 시스템(Manhattan grid system)을 사용하여 비-맨하탄 소자용 집적회로 레이아웃을 한정하는 방법에 있어서,
    a) 특정 맨하탄 레이아웃 및 마스크 제조 시스템의 최소 그리드 해상도를 결정하는 단계;
    b) 한 쌍의 선택된 그리드 점들 사이의 거리로서 다각형의 인접한 정점들 사이의 최소 간격을 한정하는 단계;
    c) 맨하탄 그리드 시스템 상에 비-맨하탄 소자를 중첩하는 단계;
    d) 상기 비-맨하탄 소자의 주변에 각각의 다각형의 적어도 하나의 정점을 위치시킴으로써 상기 비-맨하탄 소자의 한정된 공간 내에 복수의 다각형을 피팅하는 단계를 포함하는 방법.
  2. 제1 항에 있어서, 상기 단계 b)의 수행시에, 상기 선택된 쌍의 그리드 점은 인접한 그리드 점들인 방법.
  3. 제1 항에 있어서, 상기 비-맨하탄 소자는 곡선이고, 복수의 내접 직사각형이 곡선을 한정하는데 사용되는 방법.
  4. 제1 항에 있어서, 상기 비-맨하탄 소자는 곡선이고, 복수의 외접 직사각형이 곡선을 한정하는데 사용되는 방법.
  5. 제1 항에 있어서, 상기 비-맨하탄 소자는 광학 소자인 방법.
  6. 제5 항에 있어서, 맨하탄-형상 전기 소자는 상기 비-맨하탄 광학 소자와 동일한 그리드 상에 포함되어, 광학 소자 및 전자 소자 양자가 동시에 레이아웃되는 것을 허용하는 방법.
  7. 제1 항에 있어서, 상기 단계 b)의 수행시에, 직사각형이 다각형으로서 사용되고, 상기 단계는 한 쌍의 선택된 그리드 점들 사이의 거리로서 최소 직사각형 폭을 한정하는 단계를 포함하는 방법.
  8. 제1 항에 있어서, 상기 비-맨하탄 소자의 기하학 형상은 예정된 기하학 형상의 방정식을 입력으로 사용함으로써 결정되는 방법.
  9. 제1 항에 있어서, 상기 단계 d)의 수행시에, 적어도 하나의 다각형의 복수의 정점이 비-맨하탄 소자의 주변에 위치되는 방법.
  10. 제1 항에 있어서, 상기 단계 c)의 수행시에, 회절 광학 소자가 상기 맨하탄 그리드 시스템 상에 중첩되는 방법.
  11. 적어도 하나의 비-맨하탄 광학 소자 및 적어도 하나의 맨하탄 전자 소자의 집적회로 레이아웃을 생성하기 위한 방법에 있어서,
    상기 적어도 하나의 비-맨하탄 광학 소자의 물리적 레이아웃을 생성하도록 예정된 광학 기능들의 세트를 시뮬레이팅하는 단계;
    맨하탄 그리드 시스템과 호환성이 있는 레이아웃으로 상기 적어도 하나의 비-맨하탄 광학 소자의 물리적 레이아웃을 변환하는 단계로서, 상기 변환 단계는, a) 특정 맨하탄 레이아웃 및 마스크 제조 시스템의 최소 그리드 해상도를 결정하는 단계; b) 한 쌍의 선택된 그리드 점들 사이의 거리로서 다각형의 인접한 정점들 사이의 최소 간격을 한정하는 단계; c) 맨하탄 그리드 시스템 상에 비-맨하탄 소자를 중첩하는 단계; d) 상기 비-맨하탄 소자의 주변에 각각의 다각형의 적어도 하나의 정점을 위치시킴으로써 상기 비-맨하탄 소자의 한정된 공간 내에 복수의 다각형을 피팅하는 단계를 필요로 하는 변환 단계;
    상기 적어도 하나의 맨하탄 전자 소자의 물리적 레이아웃을 생성하도록 예정된 전기 기능들의 세트를 시뮬레이팅하는 단계;
    적어도 하나의 전자 소자의 맨하탄 레이아웃 및 적어도 하나의 광학 소자의 변환된 맨하탄 레이아웃을 마스크 제조 시스템으로의 입력으로서 제공하는 단계; 및
    맨하탄 그리드 시스템 상에 광학 소자 및 전자 소자 양자의 레이아웃을 포함하는 마스크를 생성하는 단계를 포함하는 방법.
  12. 맨하탄 그리드 시스템을 사용하여 비-맨하탄 소자용 집적회로 레이아웃을 한정하기 위한 시스템에 있어서, 상기 시스템은 이하의 동작,
    a) 특정 맨하탄 레이아웃 및 마스크 제조 시스템의 최소 그리드 해상도를 결정하는 동작;
    b) 한 쌍의 선택된 그리드 점들 사이의 거리로서 다각형의 인접한 정점들 사이의 최소 간격을 한정하는 동작;
    c) 맨하탄 그리드 시스템 상에 비-맨하탄 소자를 중첩하는 동작;
    d) 상기 비-맨하탄 소자의 주변 상에 각각의 다각형의 적어도 하나의 정점을 위치시킴으로써 상기 비-맨하탄 소자의 한정된 공간 내에 복수의 다각형을 피팅하는 동작을 수행하는 것이 가능한 프로세서를 포함하는 시스템.
  13. 제12 항에 있어서, 상기 시스템은 맨하탄 소자의 레이아웃을 제공하기 위한 전자 IC 레이아웃 도구를 추가로 포함하고, 상기 전자 IC 레이아웃 도구의 출력은 광학 부품 및 전자 부품 양자를 포함하는 단일 마스크를 구현하기 위한 시스템 프로세서로의 입력으로 제공되는 시스템.
  14. 비-맨하탄 기하학 형상을 갖는 적어도 하나의 광학 부품의 물리적 레이아웃을 구현하기 위한 광학 시뮬레이터;
    맨하탄 그리드 시스템과 함께 사용하기 위한 레이아웃으로 상기 비-맨하탄 기하학 형상을 갖는 적어도 하나의 광학 부품의 물리적 레이아웃을 변환하기 위한 레이아웃 변환 모듈;
    맨하탄을 갖는 적어도 하나의 전자 부품의 물리적 레이아웃을 구현하기 위한 전자 시뮬레이터; 및
    광학 부품 및 전자 부품 양자의 레이아웃을 생성하기 위해 상기 전자 시뮬레이터 및 레이아웃 변환 모듈의 출력에 결합된 마스크 레이아웃 모듈을 포함하고,
    상기 레이아웃 변환 모듈은 이하의 동작,
    a) 특정 맨하탄 레이아웃 및 마스크 제조 시스템의 최소 그리드 해상도를 결정하는 동작;
    b) 한 쌍의 선택된 그리드 점들 사이의 거리로서 다각형의 인접한 정점들 사이의 최소 간격을 한정하는 동작;
    c) 맨하탄 그리드 시스템 상에 비-맨하탄 소자를 중첩하는 동작;
    d) 상기 비-맨하탄 소자의 주변 상에 각각의 다각형의 적어도 하나의 정점을 위치시킴으로써 상기 비-맨하탄 소자의 한정된 공간 내에 복수의 다각형을 피팅하는 동작을 수행하는 것이 가능한 프로세서를 포함하는 마스크 레이아웃 소프트웨어 도구.
KR1020057019225A 2003-04-10 2004-04-12 비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄레이아웃을 사용하는 방법 KR100706455B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US46169603P 2003-04-10 2003-04-10
US60/461,696 2003-04-10
US10/820,356 US7000207B2 (en) 2003-04-10 2004-04-08 Method of using a Manhattan layout to realize non-Manhattan shaped optical structures
US10/820,356 2004-04-08

Publications (2)

Publication Number Publication Date
KR20060006806A true KR20060006806A (ko) 2006-01-19
KR100706455B1 KR100706455B1 (ko) 2007-04-10

Family

ID=33135207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019225A KR100706455B1 (ko) 2003-04-10 2004-04-12 비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄레이아웃을 사용하는 방법

Country Status (6)

Country Link
US (1) US7000207B2 (ko)
EP (1) EP1616279A4 (ko)
JP (1) JP4620045B2 (ko)
KR (1) KR100706455B1 (ko)
CA (1) CA2520625A1 (ko)
WO (1) WO2004093146A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7217584B2 (en) 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
EP1889195A4 (en) * 2005-05-20 2012-09-12 Cadence Desing Systems Inc PRODUCTION-DESIGN DESIGN AND DESIGNED PRODUCTION
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7362443B2 (en) * 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7442589B2 (en) 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
US7463360B2 (en) 2006-04-18 2008-12-09 Honeywell International Inc. Optical resonator gyro with integrated external cavity beam generator
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
US7535576B2 (en) 2006-05-15 2009-05-19 Honeywell International, Inc. Integrated optical rotation sensor and method for sensing rotation rate
US20080101744A1 (en) * 2006-10-31 2008-05-01 Honeywell International Inc. Optical Waveguide Sensor Devices and Methods For Making and Using Them
JP2008227171A (ja) * 2007-03-13 2008-09-25 Toshiba Corp 不揮発性半導体メモリ
US20120219886A1 (en) 2011-02-28 2012-08-30 D2S, Inc. Method and system for forming patterns using charged particle beam lithography with variable pattern dosage
US9341936B2 (en) 2008-09-01 2016-05-17 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US9612530B2 (en) 2011-02-28 2017-04-04 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
US9343267B2 (en) 2012-04-18 2016-05-17 D2S, Inc. Method and system for dimensional uniformity using charged particle beam lithography
JP6234998B2 (ja) 2012-04-18 2017-11-22 ディー・ツー・エス・インコーポレイテッドD2S, Inc. 荷電粒子ビームリソグラフィを用いてパターンを形成するための方法およびシステム
US8627240B1 (en) * 2012-06-28 2014-01-07 International Business Machines Corporation Integrated design environment for nanophotonics
CN111727406B (zh) 2018-02-18 2023-09-08 Asml荷兰有限公司 二元化方法和自由形式的掩模优化流程
US10997355B1 (en) 2019-10-31 2021-05-04 Globalfoundries U.S. Inc. Design-rule checking for curvilinear device features

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241996A (ja) * 1985-04-19 1986-10-28 株式会社日立製作所 パタ−ン発生方法
JPS6394623A (ja) * 1986-10-09 1988-04-25 Hitachi Ltd 描画装置
JP2658192B2 (ja) * 1988-06-09 1997-09-30 凸版印刷株式会社 金属板へ円形パターンを作成する方法
JPH03273452A (ja) * 1990-03-23 1991-12-04 Nec Corp アパーチャ軌跡データ作成システム
JPH04151661A (ja) * 1990-10-16 1992-05-25 Ricoh Co Ltd パターン描画方法
US5159201A (en) * 1991-07-26 1992-10-27 International Business Machines Corporation Shape decompositon system and method
US6269472B1 (en) * 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
US5943487A (en) * 1996-07-12 1999-08-24 Intel Corporation Method for extracting a resistor network from an integrated circuit polygon layout
JP3401611B2 (ja) * 1996-07-17 2003-04-28 大日本印刷株式会社 描画用図形データの検証方法
US5938989A (en) 1997-01-24 1999-08-17 Mems Optical, Inc. Diffractive optical elements
JP4156700B2 (ja) * 1998-03-16 2008-09-24 富士通株式会社 露光データ作成方法、露光データ作成装置、及び、記録媒体
US6324673B1 (en) 1999-01-14 2001-11-27 Princeton University Method and apparatus for edge-endpoint-based VLSI design rule checking
JP4756720B2 (ja) * 1999-02-19 2011-08-24 ルネサスエレクトロニクス株式会社 フォトマスク、フォトマスクの製造方法、フォトマスクの検査修正方法、半導体集積回路の製造方法および液晶ディスプレイの製造方法
US6895567B1 (en) 2001-06-03 2005-05-17 Cadence Design Systems, Inc. Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs
KR20030050862A (ko) * 2001-12-19 2003-06-25 한국과학기술연구원 체적영상 획득 방법 및 그 시스템
JP2005050708A (ja) * 2003-07-29 2005-02-24 Samsung Sdi Co Ltd 光学素子用基板及び有機エレクトロルミネッセンス素子並びに有機エレクトロルミネッセンス表示装置

Also Published As

Publication number Publication date
EP1616279A4 (en) 2006-05-10
KR100706455B1 (ko) 2007-04-10
EP1616279A2 (en) 2006-01-18
US20040205684A1 (en) 2004-10-14
JP2006522958A (ja) 2006-10-05
JP4620045B2 (ja) 2011-01-26
US7000207B2 (en) 2006-02-14
WO2004093146B1 (en) 2005-11-24
WO2004093146A3 (en) 2005-08-18
CA2520625A1 (en) 2004-10-28
WO2004093146A2 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100706455B1 (ko) 비-맨하탄 형상 광학 구조를 실현하기 위해 맨하탄레이아웃을 사용하는 방법
Chrostowski et al. Silicon photonic circuit design using rapid prototyping foundry process design kits
KR101145972B1 (ko) 모놀리식 실리콘 기반 광전자 회로의 설계, 시뮬레이션, 및검증에 대한 집적 접근
JP2005181636A (ja) パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法
US20030177467A1 (en) Opc mask manufacturing method, opc mask, and chip
KR100721048B1 (ko) 포토마스크의 제조 방법 및 그 포토마스크를 이용한 반도체장치의 제조 방법
CN106094421B (zh) 用于执行版图opc处理的方法
TWI414901B (zh) 電腦可讀取媒體以及曝光方法
US6964031B2 (en) Mask pattern generating method and manufacturing method of semiconductor apparatus
JP4693869B2 (ja) パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法
Lin et al. Computational lithography for silicon photonics design
US11754930B2 (en) Multi-component kernels for vector optical image simulation
JP2005148176A (ja) 近接効果補正方法及び近接効果補正装置
Cao et al. Silicon photonics design rule checking: Application of a programmable modeling engine for non-manhattan geometry verification
JP5575024B2 (ja) マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法
Dikshit et al. Design enablement methodology for silicon photonics-based photonic integrated design
US20230213779A1 (en) Diffractive optical elements
CN100447795C (zh) 用曼哈顿设计来实现非曼哈顿形状光学结构的方法
KR101911993B1 (ko) 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치
Yin et al. Machine learning based error classification for curvilinear designs
Koranne Design and analysis of silicon photonics wave guides using symbolic methods
CN116420100A (zh) 衍射光学元件和用于制造衍射光学元件的方法
JPH1079332A (ja) 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法
JPH1068808A (ja) 回折光学素子の製造方法
JPH11183719A (ja) ガウス光束用回折光学素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 12