JP2006517768A - 電流dacのコード独立型スイッチ - Google Patents

電流dacのコード独立型スイッチ Download PDF

Info

Publication number
JP2006517768A
JP2006517768A JP2006502932A JP2006502932A JP2006517768A JP 2006517768 A JP2006517768 A JP 2006517768A JP 2006502932 A JP2006502932 A JP 2006502932A JP 2006502932 A JP2006502932 A JP 2006502932A JP 2006517768 A JP2006517768 A JP 2006517768A
Authority
JP
Japan
Prior art keywords
switch
signal
data signal
current steering
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006502932A
Other languages
English (en)
Inventor
ウィリアム ジー. ジェイ. スコフィールド,
ダグラス エー. マーサー,
Original Assignee
アナログ デバイシーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ デバイシーズ インコーポレイテッド filed Critical アナログ デバイシーズ インコーポレイテッド
Publication of JP2006517768A publication Critical patent/JP2006517768A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

デジタル−アナログ変換器(DAC)におけるコード独立型スイッチの方法および装置に関する。同期デジタル回路はクロック信号によってトリガーされ、デジタルデータ信号を発生する。電流ステアリング回路は、電流を供給するための共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。共通電源ノードにおけるいずれのスイッチ障害も本質的にデータ独立型である。DACにおいて、スイッチドライバ102がラッチ101からデータ遷移毎に完全に安定している場合、スイッチ特性は差動スイッチ素子103に対して一定である。

Description


本発明は概して電子信号処理に関し、さらに具体的には、デジタル−アナログ信号変換に関する。
電流ステアリングデジタル−アナログ変換器(DAC)はデジタルデータストリーム入力を対応するアナログ信号出力へ変換する。図1は、デジタルデータストリームが同期デジタル出力ラッチ101に適用される典型的な電流ステアリングDAC100の一部を示す。「同期」とは、ラッチ入力上のデータがクロック信号によってラッチにトリガーをかけるのに応答して出力へ変換されるということを意味する。現在のアプリケーションでは、考えられるデジタル処理は、例えばデジタルデータストリームを発生する工程の中に含まれるが、DACの場合、このような従来のデジタル回路を記述する必要がない。ラッチ101をクロックする場合、D入力上に存在するデータはQ出力へ変換され、その補数はQバー出力へ変換される。
ラッチ101の出力は、共通電源ノードから供給される一定電流電源を制御する差動スイッチ素子103を順番に制御するスイッチドライバ102を非同期的に制御する。「非同期」とはスイッチドライバ102および差動スイッチ素子103の出力の論理状態が、クロック信号に応答するよりもむしろそれらの入力の変化状態に応答して状態を変化させることを意味する。ラッチ101の出力上に存在する既知の論理状態として、差動スイッチ素子103のうち1つのスイッチはオンになり、他はオフとなる。出力ラッチ101の論理状態が変化する場合、差動スイッチ素子103のオン−オフの状態も同期して変化する。どちらの差動スイッチ素子103がオンであっても、アナログ出力抵抗器105のうち1つを通って一定の電源104へ電流経路を提供する。このようにして、アナログ信号の出力信号は出力ターミナル106において発生する。
理論では、このような電流ステアリングDAC100はデジタルデータ入力に対応するアナログ出力を提供するために任意の振動数において操作し得る。現実には、エラーおよびノイズがそのシステムを通して生じ、その影響は操作する周波数とともに増大する。これらの影響はコード依存であり得、およびアナログ出力信号における高調波ひずみおよび高調波スプールの結果になり得る。
コード依存型ノイズを減少させる1つのアプローチは、米国特許番号6,344,816の図8によって示され、これは出力ラッチ101に並列の「ダミーラッチ」と呼ばれる付加クロック回路を追加することを記載している。ダミーラッチの出力は、いずれにせよそれ自体で使用されず、むしろ、ダミーラッチおよび出力ラッチ101は、クロック信号のサイクル毎に1つのラッチが状態を変化させ、他のラッチは変化しないように接続されおよび操作される。このようにして、出力ラッチ101がデータ信号とともに状態を変化させる場合、ダミーラッチは自身の論理状態を保持し、出力ラッチ101が不変のデータ信号とともに自身の一定の論理状態を保持する場合、ダミーラッチは論理状態を変化させる。該特許(米国特許番号6,344,816)によれば、この配置により、データ信号の論理状態から独立するクロック信号上の一定の負荷が保持される。該特許(米国特許番号6,344,816)においては、クロック信号の焦点を超え得るという教示の示唆はなされていない。
(発明の要旨)
本発明の代表的な実施形態は、デジタル−アナログ変換器(DAC)においてコード独立型スイッチのための方法および装置を含む。図1に示されるDACにおいて、スイッチドライバ102がラッチ101からデータ遷移毎に完全に安定している場合、スイッチ特性は差動スイッチ素子103に対して一定である。出力周波数が大きくなるにつれ、差動スイッチ素子103はより高速で切り替えられ、スイッチドライバ102が短時間で安定するように要求する。スイッチドライバ102が常時一定値に安定しない場合、スイッチ特性が変化し得、コード依存ひずみが生じる。本発明の実施形態はこのようなコード依存ひずみを回避する。
同期デジタル回路は、クロック信号によってトリガーをかけられ、デジタルデータ信号が発生する。電流ステアリング回路は、電流を供給するための共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。共通電源ノードにおける任意のスイッチ妨害は本質的にデータ独立型である。
さらなる実施形態では、電流ステアリング回路は、スイッチ素子の一定数がクロック信号のサイクル毎に伝導状態を変化させるように配置されたマルチプルスイッチ素子を有する。さらにまたは代替的には、電流ステアリング回路は第1の入力としてデジタルデータ信号を、第2の入力として予備のデータ信号を受け取り得る。この予備データ信号は:(i)クロック信号によってトリガーされる場合、および(ii)デジタルデータ信号が論理状態を変化させない場合に論理状態を変化させる。
他の実施形態においては、電流ステアリング回路は(i)デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および(ii)アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、を有する。
電流ステアリング回路はアナログ出力信号を発生するための単一のスイッチ素子を使用し得る。
さらに、本発明の代表的な実施形態は、デジタルーアナログ変換器(DAC)においてコード独立型スイッチのための方法および装置を有する。同期デジタル回路はクロック信号によってトリガーをかけられ、デジタルデータ信号を発生する。電流ステアリング回路は電流を供給する共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。電流ステアリング回路は、スイッチ素子の一定数がクロック信号のサイクル毎に伝導状態を変化させるように配置されたマルチプルスイッチ装置を有する。
さらに実施形態の例では、電流ステアリング回路はデジタルデータ信号を第1の入力として受け取り、予備データ信号を第2の入力として受け取り、この予備データ信号は:(i)クロック信号によってトリガーをかけられた場合、および(ii)デジタルデータ信号が状態を変化させない場合に論理状態を変化させる。
他の実施形態では、電流ステアリング回路は:(i)デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および(ii)アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、を有する。
本発明は、添付図面を用いて、次に示す詳細な説明を参照することによりさらに容易に理解される。
(具体的な実施形態の詳細な説明)
本発明の代表的な実施形態は、デジタル−アナログ変換器(DAC)におけるコード独立型スイッチの方法および装置を有する。米国特許6,344,816はクロックされたデジタル素子に供給されるクロック信号上に負荷をかけるコード依存型を取り除くことにその焦点を限定したが、本発明の実施形態はクロックされない回路のスイッチ素子の伝導状態の変化によって発生するコード依存型ノイズの防止に関する:これは例えば、図1中のスイッチドライバ102および差動スイッチ素子103により具現化される。このことから、差動スイッチ素子103の共通電源ノード上の電子障害はデータ独立型であることが裏付けられる。
スイッチドライバ102がオンおよびオフの間で伝導状態を変化させる場合、スイッチドライバ102の出力上のキャパシタンスを帯電させるために、差動スイッチ素子103の共通電源ノードからエネルギーを得ることを示すことができる。図2下に示す波形は、ノードN1(スイッチドライバ102に対するバイアス電圧ノード)における高周波数(約100MHz)での容量帯電効果を反映する電圧波形を示す。さらに、この容量帯電効果はノードN2(このノードは、差動スイッチ素子103に一定の電源104を供給する共通電源ノード)における電圧のグリッチ(図2上に示される波形参照)の一因となる。さらに、ノードN2におけるこのグリッチは出力ターミナル106におけるアナログ出力信号に影響する
上述の「発明の要旨」で説明したように、スイッチドライバ102がラッチ101からのデータ遷移ごとに完全に安定し得る場合、スイッチ特性は差動スイッチ素子103に対して一定である。出力周波数が大きくなるにつれて、差動スイッチ素子103はより高速で切り替えられ、スイッチドライバ102に短時間で安定するように要求する:すなわち、図2下の波形に示す容量帯電の状態になる。スイッチドライバ102が常時一定の値に安定しない場合、スイッチ特性は変化し得、コード依存型ひずみが生じる。つまり、共通電源ノードN2におけるノイズグリッチが振幅およびデジタルデータストリーム入力の周期を変化させ、出力ターミナル106におけるアナログ出力信号中に高調波ひずみとして差動スイッチ素子103に沿って通過され得る。
本発明の実施形態は様々な技術によって共通電源ノードノイズをアドレスし、これらの技術は、スイッチドライバ102および差動スイッチ素子103の両方またはいずれか一方によって生じるコード依存型スイッチ障害を防止することに着眼する。この目的は、クロックサイクル毎に、データ信号が論理状態を変化させるかどうかに関わらず、同じ個数のスイッチがオンおよびオフになるようにデータスイッチブロックを適応することによって達成され得る。これより、発生する任意のスイッチノイズがサンプルレレイトおよびサンプルハーモニクスにおいて周波数成分を有するために、共通電源ノード上の障害がデータストリームに無相関であることが保証される。
図3Aに示される1つの具体的な実施形態では、出力ラッチ101をクロックする度に、スイッチドライバ102は同量のエネルギーを得ることを確保するために、代替的なデータ経路を使用する。図3Bは、図3AにおけるDAC回路に適用したクロックおよびデータ波形を示す。図3A中に示されるDACでは、デジタル出力ラッチ101はデータ変換ラッチ301に先行される。さらに、代替データ変換ラッチ302および代替データ出力ラッチ303はデータ変換ラッチ301に接続される。データ変換XNOR305によって制御される代替データゲート304は代替データ変換ラッチ302のD入力に接続される。代替データラッチ302のQおよびQバーの出力は代替データゲート304に対する入力であり、データ変換ラッチ301のD入力およびQバー出力はデータ変換XNOR305に対する入力である。
真のデータストリームが一定の状態である場合に遷移をクロックするとき、代替データラッチ303は論理状態の変化を強いられる。真のデータストリームが状態を変化させる場合に遷移をクロックするとき、代替データストリームの出力ラッチ303はその論理状態を維持する。スイッチドライバ102を真のデータ経路および代替データ経路に接続し、クロックサイクル毎に2つのデータ経路のうち少なくとも1つが伝導状態を変化させることを保証することによって、スイッチドライバ102はクロックパルス毎に同量のエネルギーを得る。それゆえ、スイッチドライバ102はデータから独立した一定値に安定し、非コード依存型のスイッチ特性となる(すなわち、一定のスイッチレベルはデータ独立型に保持される)。このようなアプローチの第2の利点は、クロック信号上の任意のコード依存型の負荷を安定させ、コード依存型ジッターを減少させ、最後のサンプルクロック信号(たとえば、ACLK)はクロックレイトでデータ遷移することである。
図3Aにおいて使用されるアプローチは、さらに図4に示される回路に及ぶ。この実施形態では、スイッチドライバ102は差動スイッチ素子103および代替差動スイッチブロック107の両方を制御する。代替差動スイッチブロック107は差動スイッチ素子103と共通電源ノードN2を共有するが、カップリングコンデンサー109によって、それぞれの分離した代替のAC負荷抵抗器108を駆動する。対応の代替のDC経路ではなく代替のACデータ経路を代替差動スイッチブロック107に提供することによって、共通電源ノードN2が代替差動スイッチブロック107へ電流を供給するように要求とされる場合に生じ得る問題が回避される。
上述のように、差動スイッチ素子103は、出力ターミナル106において対応するアナログ出力信号を発生するために、デジタルデータストリームに基づいて駆動される。図3Aと同じように、図4では、真のデータストリームが変化しない場合に、代替のデータストリームが状態を変化させ、さらに、スイッチドライバ102は代替差動スイッチブロック107において対応するデータ遷移を行う。このようにして、4つのスイッチ(差動スイッチ素子103および代替差動スイッチブロック107)は共通電源ノードN2に接続され、クロックサイクル毎に、これらスイッチのうち1つだけがオンになり、もう1つがオフになる。
本発明の様々な例示的な実施形態を開示したが、本発明の真の範囲から逸脱することなく、本発明の種々の利点を達成するために、様々な改変および修正をし得るのは当業者には明らかである。例えば、N−MOSまたは2極スイッチによって実施され得る。または、本明細書中に示される2つのスイッチの差動スイッチ回路の代わりに、単一スイッチ出力段を使用し得る。さらに、本発明の具体的な実施形態おいて、他の実施の詳細も改変され得る。
典型的な従来技術の電流ステアリングDACを示す。 図1におけるDACに関する様々な波形のトレース(記録)を示す。 本発明の1つの実施形態に基づく電流ステアリングDACを示す。 図3AにおけるDAC回路に関連するクロックおよびデータ波形を示す。 本発明の他の実施形態を示す。

Claims (18)

  1. クロック信号によってトリガーをかけられ、デジタルデータ信号を発生する同期デジタル回路;
    該デジタルデータ信号を表すアナログ出力信号を発生するために電流を供給する共通電源ノードを有し、ここで、該共通電源ノードにおける任意のスイッチ障害が本質的にデータ独立型である電流ステアリング回路、
    を有するデジタル−アナログ変換器。
  2. 前記電流ステアリング回路が、スイッチ素子の一定数が前記クロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ素子を有する、請求項1に記載の変換器。
  3. 前記電流ステアリング回路が第1の入力として前記デジタルデータ信号を受け取り、第2の入力として予備のデータ信号を受け取り、該予備のデータ信号が以下の場合に論理状態を変化させる、請求項2に記載の変換器:
    i.前記クロック信号によってトリガーをかけられる場合、および
    ii.前記デジタルデータ信号が論理状態を変化させない場合。
  4. 前記電流ステアリング回路が、
    i.前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
    ii.前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
    を有する、請求項1に記載の変換器。
  5. 前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項1に記載の変換器。
  6. クロック信号によってトリガーをかけられる同期デジタル回路によりデジタルデータ信号を発生する工程;
    共通電源ノードにおける任意のスイッチ障害が本質的にデータ独立型であり、電流を供給する該共通電源ノードを有する電流ステアリング回路で、該デジタルデータ信号を表すアナログ出力信号を発生する工程、
    を包含する信号処理方法。
  7. 前記電流ステアリング回路が、一定数のスイッチ素子が前記クロック信号のサイクル毎に伝導状態を変化させるように配置された複数のスイッチ素子を有する、請求項6に記載の方法。
  8. 前記電流ステアリング回路が第1の入力として前記デジタルデータ信号を受け取り、第2の入力として予備のデータ信号を受け取り、該予備のデータ信号が、以下の場合に論理状態を変化させる、請求項6に記載の方法:
    i.前記クロック信号によってトリガーをかけられる場合、および
    ii.該デジタルデータ信号が論理状態を変化させない場合。
  9. 前記電流ステアリング回路が、
    i.前記デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および
    ii.前記アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
    を有する、請求項6に記載の方法。
  10. 前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項6に記載の方法。
  11. クロック信号によってトリガーをかけられ、デジタルデータ信号を発生する同期デジタル回路;
    該デジタルデータ信号を表すアナログ出力信号を発生するために電流を供給する共通電源ノードを有し、一定数のスイッチ素子が該クロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ装置を有する電流ステアリング回路、
    を有するデジタル−アナログ変換器。
  12. 前記電流ステアリング回路が、第1の入力として前記デジタルデータ信号を受け取り、第2の入力として予備のデータ信号を受け取り、該予備のデータ信号が次の場合に論理状態を変化させる、請求項11に記載の変換器:
    i.前記クロック信号によってトリガーをかけられる場合、および
    ii.前記デジタルデータ信号が状態を変化させない場合。
  13. 前記電流ステアリング回路が:
    i.前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
    ii.前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
    を有する、請求項11に記載の変換器。
  14. 前記電流ステアリング回路が前記アナログ出力信号を発生する単一のスイッチ素子を有する、請求項11に記載の変換器。
  15. クロック信号によってトリガーをかけられた同期デジタル回路でデジタルデータ信号を発生する工程;
    前記電流ステアリング回路が一定数のスイッチ素子がクロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ装置を有し、電流を供給する共通電源ノードを有する該電流ステアリング回路で該デジタルデータ信号を表すアナログ出力信号を発生する工程、
    を包含する信号処理方法。
  16. 前記電流ステアリング回路が第1の入力として前記デジタルデータ信号を受け取り、第2の入力として予備のデータ信号を受け取り、該予備のデータ信号が次の場合に論理状態を変化させる、請求項15に記載の方法:
    i.前記クロック信号によってトリガーをかけられる場合、および
    ii.該デジタルデータ信号が状態を変化させない場合。
  17. 前記電流ステアリング回路が:
    i.前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
    ii.前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるための該スイッチ制御信号に応答する差動スイッチ回路、
    を有する、請求項15に記載の方法。
  18. 前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項15に記載の方法。
JP2006502932A 2003-01-24 2004-01-23 電流dacのコード独立型スイッチ Pending JP2006517768A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/351,066 US6768438B1 (en) 2003-01-24 2003-01-24 Current DAC code independent switching
PCT/US2004/001717 WO2004068717A2 (en) 2003-01-24 2004-01-23 Current dac code independent switching

Publications (1)

Publication Number Publication Date
JP2006517768A true JP2006517768A (ja) 2006-07-27

Family

ID=32712820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502932A Pending JP2006517768A (ja) 2003-01-24 2004-01-23 電流dacのコード独立型スイッチ

Country Status (5)

Country Link
US (1) US6768438B1 (ja)
EP (1) EP1586165A2 (ja)
JP (1) JP2006517768A (ja)
CN (1) CN100536341C (ja)
WO (1) WO2004068717A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2390945B (en) * 2001-08-24 2004-03-10 Fujitsu Ltd Switching circuitry
US7098830B2 (en) * 2004-04-09 2006-08-29 Texas Instruments Incorporated Current switching arrangement for D.A.C. reconstruction filtering
CN101507117B (zh) * 2006-06-28 2011-10-26 美国亚德诺半导体公司 用于dac输出级的归于保持的切换方案
US7619552B1 (en) * 2008-04-24 2009-11-17 Analog Devices, Inc. Low distortion current switch
JPWO2009133658A1 (ja) * 2008-04-30 2011-08-25 パナソニック株式会社 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型dac、及び半導体集積回路、映像機器、通信機器
US8928513B1 (en) 2014-09-18 2015-01-06 IQ-Analog Corporation Current steering digital-to-analog converter (DAC) switch driver
US8830101B1 (en) 2013-10-21 2014-09-09 Ion E. Opris Single phase clock D/A converter with built-in data combiner
US9584152B1 (en) 2016-01-15 2017-02-28 Euvis, Inc. Current steering digital to analog converter with dual current switch modules
US9716508B1 (en) 2016-03-28 2017-07-25 Analog Devices Global Dummy signal generation for reducing data dependent noise in digital-to-analog converters
US10148277B1 (en) 2017-05-19 2018-12-04 Stmicroelectronics International N.V. Current steering digital to analog converter with decoder free quad switching
US10122372B1 (en) * 2017-12-22 2018-11-06 Keysight Technologies, Inc. Circuit including calibration for offset voltage compensation
US10187080B1 (en) 2018-04-26 2019-01-22 Avago Technologies International Sales Pte. Limited Apparatus and system for high speed keeper based switch driver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056740A (en) 1976-01-06 1977-11-01 Precision Monolithics, Inc. Differential input-differential output transistor switching cell
CA1312956C (en) 1989-08-18 1993-01-19 Richard Stephen Phillips Cmos digital to analog signal converter circuit
US5343196A (en) * 1992-12-04 1994-08-30 Analog Devices, Inc. D/A converter with reduced power consumption
US5909187A (en) 1997-08-26 1999-06-01 C-Cube Microsystems Current steering circuit for a digital-to-analog converter
US6369734B2 (en) * 1998-02-10 2002-04-09 Intel Corporation Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter
US6549152B1 (en) * 1999-03-22 2003-04-15 Siemens Aktiengesellschaft 1-bit digital-analog converter to convert digital information into current and voltage pulses
GB2356750B (en) 1999-11-24 2002-12-04 Fujitsu Ltd Reducing jitter in mixed-signal circuitry
US6794924B2 (en) 2001-05-24 2004-09-21 Intersil Corporation Apparatus and method for minimizing spurious harmonic noise in switched current steering architectures
GB2390945B (en) 2001-08-24 2004-03-10 Fujitsu Ltd Switching circuitry
US6621438B1 (en) 2002-04-30 2003-09-16 Motorola, Inc. Digital-to-analog conversion with current path exchange during clock phases

Also Published As

Publication number Publication date
EP1586165A2 (en) 2005-10-19
US6768438B1 (en) 2004-07-27
WO2004068717A3 (en) 2004-09-30
CN1742435A (zh) 2006-03-01
CN100536341C (zh) 2009-09-02
WO2004068717A2 (en) 2004-08-12
US20040145505A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
KR101312813B1 (ko) 아날로그·디지털 변환 회로
JP3902444B2 (ja) 混合信号集積回路装置
JP2006517768A (ja) 電流dacのコード独立型スイッチ
JP2007013916A (ja) 信号生成装置
JP2010056926A (ja) D/a変換回路およびデジタル入力型d級増幅器
US6344816B1 (en) Reducing jitter in mixed-signal circuitry
JP4691013B2 (ja) 信号処理回路および方法
JP4639162B2 (ja) アナログ・ディジタル変換器
JPH11145786A (ja) フリップフロップのリセット回路
JP2007521732A (ja) 低減された動的非線形性を有する電流操作d/a変換器
JP2001251188A (ja) A/dコンバータ及びチョッパ型コンパレータ
JPH1066376A (ja) 3相ブラシレスモータの駆動回路
US6967508B2 (en) Compact frequency doubler/multiplier circuitry
EP0279993B1 (en) A circuit for removing unwanted temporal portions of a voltage varying signal
JP5499431B2 (ja) 三角波発生回路
Frigerio et al. Modeling and experimental verification of the impact of noise sources on projection accuracy of MEMS linear micromirrors for raster scanning applications
US7071863B1 (en) Low power analog to digital converter having reduced bias during an inactive phase
JP2003108365A (ja) 乱数発生回路
WO2021005654A1 (ja) A/d変換回路
Chen A counter-based DPWM device with resolution extension
JPH0983317A (ja) 短パルス除去回路
KR20010048965A (ko) 오프셋 전압 제거 기능을 갖는 연산 증폭기
JPH0410812A (ja) デジタル/アナログ変換回路
JP3166230B2 (ja) Pwm信号発生回路
JP2019114957A (ja) Dtc(デジタル−時間コンバータ)回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090729