CN1742435A - 电流dac与编码无关的开关 - Google Patents
电流dac与编码无关的开关 Download PDFInfo
- Publication number
- CN1742435A CN1742435A CNA2004800027051A CN200480002705A CN1742435A CN 1742435 A CN1742435 A CN 1742435A CN A2004800027051 A CNA2004800027051 A CN A2004800027051A CN 200480002705 A CN200480002705 A CN 200480002705A CN 1742435 A CN1742435 A CN 1742435A
- Authority
- CN
- China
- Prior art keywords
- signal
- data signal
- switch
- digital data
- current steering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims abstract description 8
- 230000008859 change Effects 0.000 claims description 25
- 238000003672 processing method Methods 0.000 claims 2
- 230000001960 triggered effect Effects 0.000 abstract description 6
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 19
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本发明说明了用于数字至模拟转换器(DAC)中与编码无关的开关的方法和装置。同步数字电路被时钟信号触发，并形成数字数据信号。电流导引电路具有用于提供电流的公共源点，并形成代表所述数字数据信号的模拟输出信号。在公共源点处的任何开关扰动基本上都是与数据无关的。
Description
技术领域
本发明总的来说涉及电子信号处理，更具体而言，涉及数字至模拟信号转换。
背景技术
电流导引数字至模拟转换器(DAC)将数字数据流输入转换为相应的模拟信号输出。图1示出了在其中将数字数据流加到同步数字输出锁存器101的典型的电流导引DAC 100的一部分。“同步”意味着响应于由时钟信号触发锁存器而将锁存器上的数据输入传到输出。在现实应用中，在产生这样的数据流时涉及大量的数字处理，但是在DAC的上下文中，不需要描述前述的这种数字电路。当锁存器101被定时时，在D输入上的数据被转到Q输出，并且其补码被转到
Q输出。
锁存器101的输出异步控制开关驱动器102，开关驱动器102又控制差动开关元件103，元件103控制从公共源点提供的恒流源。“异步”意味着开关驱动器102和差动开关元件103的输出的逻辑状态响应于它们的输入变化状态而改变，而不是响应于时钟信号。对于在锁存器101的输出上的给定逻辑状态，差动开关元件103的一个开关是开，而另一个是关。当锁存器101输出上的逻辑状态改变时，差动开关元件103的开关状态也相应改变。无论哪一个差动开关元件103开启，都通过模拟输出电阻器105中的一个为恒流源104提供了电流通路。因此，在输出端106形成了模拟信号输出信号。
理论上，这样的电流导引DAC 100能够以任何频率运行，以便提供与数字数据输入相对应的模拟输出。但现实中，误差和噪声遍及整个系统，其影响随工作频率而增加。这些影响可能是与编码相关的，并且可能导致模拟输出信号中的谐波失真和谐波毛刺。
美国专利6,344,816的图8提出了一种用于降低与编码相关噪声的方法，其描述了增加一个与输出锁存器101并联的被称为“伪锁存器”的附加时钟电路。并不是以任何方式来使用所述伪锁存器的自身输出，而是将所述伪锁存器和输出锁存器101连接起来，并且操作它们，使得在时钟信号的每一个周期，锁存器中的一个改变状态，而另一个不改变。因此，如果输出锁存器101随数据信号改变状态，则伪锁存器保持它的逻辑状态；而如果输出锁存器101随不变的数据信号保持它的逻辑状态恒定，则伪锁存器将改变逻辑状态。根据6,344,816号专利，这种方案在独立于数据信号逻辑状态的时钟信号上保持恒定的负载。在6,344,816号专利中没有暗示其教导可扩展到关注的时钟信号之外。
发明内容
本发明的代表性实施例包括用于数字至模拟转换器(DAC)中的与编码无关的开关的方法和装置。在图1所示的DAC中，如果开关驱动器102可以完全稳定用于来自锁存器101的每个数据转换，则开关特性对于差动开关元件103将是恒定的。当输出频率增加时，差动开关元件103被更快速的开关，要求开关驱动器102在更短的时间稳定。如果开关驱动器102没有在每次稳定为相同的值，那么开关特性可能会变化，并且将造成与编码相关的失真。本发明的实施例避免了这种与编码相关的失真。
同步数字电路被时钟信号触发，并形成数字数据信号。电流导引电路具有用于提供电流的公共源点，并形成代表所述数字数据信号的模拟输出信号。在公共源点处的任何开关扰动基本上都是与数据无关的。
在进一步的实施例中，电流导引电路包含多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。另外或作为替换，电流导引电路可以接收数字数据信号作为第一输入，并接收辅助数据信号作为第二输入。在以下情况下所述辅助数据信号改变逻辑状态：(i)由时钟信号触发，以及(ii)所述数字数据信号没有改变逻辑状态。
在另一个实施例中，电流导引电路包括：(i)用于形成代表数字数据信号的开关控制信号的开关驱动器电路，以及(ii)对用于接通或关闭来自公共源点的电流的开关控制信号作出响应以形成模拟输出信号的差动开关电路。
电流导引电路可以使用用于形成模拟输出信号的单个开关元件。
本发明的代表性实施例还包括用于数字至模拟转换器(DAC)中的与编码无关的开关的方法和装置。同步数字电路被时钟信号触发，并形成数字数据信号。电流导引电路具有用于提供电流的公共源点，并形成代表所述数字数据信号的模拟输出信号。电流导引电路具有多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。
在进一步的这种实施例中，电流导引电路接收数字数据信号作为第一输入，并接收辅助数据信号作为第二输入。在以下情况下所述辅助数据信号改变逻辑状态：(i)由时钟信号触发，以及(ii)所述数字数据信号没有改变状态。
在另一个实施例中，电流导引电路包括：(i)用于形成代表数字数据信号的开关控制信号的开关驱动器电路，以及(ii)对用于接通或关闭来自公共源点的电流的开关控制信号作出响应以形成模拟输出信号的差动开关电路。
附图说明
参考下面随附图进行的详细说明，将更容易理解本发明，在附图中：
图1示出典型的现有技术的电流导引DAC。
图2示出与图1中的DAC相关的各种波形轨迹。
图3A示出根据本发明的一个实施例的电流导引DAC。
图3B示出对于图3A中的DAC电路相关的时钟和数据波形。
图4示出本发明的进一步实施例。
具体实施方式
本发明的代表性实施例包括用于数字至模拟转换器(DAC)中的与编码无关的开关的方法和装置。虽然美国6,344,816号专利将其焦点限制在消除提供给时钟式数字元件的时钟信号上的与编码相关的负载，但是本发明的实施例针对于防止由非时钟式电路开关元件的导电状态的改变所产生的与编码相关的噪声，所述非时钟式电路开关元件例如是图1中的开关驱动器102和差动开关元件103。这确保了在差动开关元件103的公共源点上的电扰动是与数据无关的。
可见，当开关驱动器102在开(ON)和关(OFF)之间改变导电状态时，从差动开关元件103的公共源点获得一些能量，以给开关驱动器102的输出上的电容充电。图2中的下部轨迹示出了反映在节点N1以高频率(100MHz以上)的该电容性充电结果的电压波形，节点N1是对于开关驱动器102的偏压节点。该电容性充电结果又在节点N2的电压中造成瞬态干扰(glitch)(图2中的上部轨迹)，节点N2是向差动开关元件103提供恒流源104的公共源点。节点N2处的这种瞬态干扰然后会影响输出端106的模拟输出信号。
如发明内容部分所述，如果开关驱动器102可以完全设定用于来自锁存器101的每个数据转换，则开关特性对于差动开关元件103将是恒定的。当输出频率增加时，差动开关元件103被更快速的开关，要求开关驱动102在更短的时间稳定，即在图2的下部轨迹中所示的电容性充电。如果开关驱动器102没有在每次稳定为相同的值，那么开关特性可能会变化，并且将造成与编码相关的失真。也就是说，在公共源点N2的噪声瞬态干扰将随数字数据流输入在幅度和周期上变化，并且被传递通过差动开关元件103，作为在输出端106的模拟输出信号中的谐波失真。
本发明的实施例通过不同技术解决这种公共源点噪声，这些技术的焦点在于防止由开关驱动器102或差动开关元件103或两者所引起的与编码相关的开关扰动。可以通过调整数据开关模块，使得对于每个时钟周期，相同数量的开关开启和关闭，而不管是否数据信号改变了逻辑状态，从而达到该目标。这确保了公共源点的扰动与数据流无关，从而产生的任何开关噪声将具有抽样率及谐波的频率分量。
图3A所示的特定实施例使用交替(alternate)数据通路，以确保每次输出锁存器101被定时时，开关驱动器102获取同样数量的能量。图3B示出了对于图3A中的DAC电路相关的时钟和数据波形。在图3A所示的DAC中，在数字输出锁存器101之前是数据传送锁存器301。交替数据传送锁存器302和交替数据输出锁存器303也连接到数据传送锁存器301。连接到交替数据传送锁存器302的D输入的是由数据传送XNOR 305控制的交替数据门304。交替数据锁存器302的Q和
Q输出被输入到交替数据门304，数据传送锁存器301的D输入和
Q输出被输入到数据传送XNOR 305。
在真正的数据流保持恒定的时钟转变上，强制交替数据锁存器303改变逻辑状态。在真正的数据流改变状态的时钟转变上，交替数据流输出锁存器303保持其逻辑状态。通过将开关驱动器102连接到真正的数据通路和交替数据通路，并确保在每个时钟周期两个数据通路中只有一个而非两个改变导电状态，则开关驱动器102将在每个时钟脉冲获取相同数量的能量。因此开关驱动器102将设定为与数据无关的相同值，从而没有与编码相关的开关特性，即保持了与数据无关的恒定开关水平。这种方案的第二个优点是最终抽样时钟信号ACLK以时钟频率经历数据转换，稳定了在时钟信号上的任何与编码相关的负载并降低了与编码相关的抖动。
图3A中使用的方案在图4所示的电路中进一步扩展。在该实施例中，开关驱动器102控制差动开关元件103和交替差动开关模块107。交替差动开关模块107与差动开关元件103共享公共源点N2，但是经耦合电容器109驱动它自己的单独的AC负载电阻器108。对于交替差动开关模块107提供一个交替AC数据通路而没有对应的交替DC电流通路，则避免了当需要公共源点N2向交替差动开关模块107提供电流时可能产生的问题。
如前所述，根据数字数据流来驱动差动开关元件103以在输出端106形成相应的模拟输出信号。如同图3A，在图4中，当真正的数据流不改变状态时交替数据流改变状态，则开关驱动器102在交替差动开关模块107中产生对应的数据转换。因此，四个开关(差动开关元件103和交替差动开关模块107)都耦合到公共源点N2，并且在每个时钟周期中，这些开关中将只有一个开启，并且一个关闭。
尽管已经公开了本发明不同示范实施例，但对于本领域的技术人员来说，可以作出能够获得本发明的一些优点的各种改变和变型，而不脱离本发明的范围。例如，可以用N-MOS或双极开关来实现实施例。或者，可以使用单个开关输出级来代替所示的两个开关的差动开关电路。在本发明的实施例中也可以替换其他的实施细节。
Claims (18)
1.一种数字至模拟转换器，其包括：
由时钟信号触发并形成数字数据信号的同步数字电路；
具有用于提供电流的公共源点、用以形成代表所述数字数据信号的模拟输出信号的电流导引电路，其中在所述公共源点处的任何扰动基本上都是与数据无关的。
2.根据权利要求1的转换器，其中，所述电流导引电路包含多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。
3.根据权利要求2的转换器，其中，所述电流导引电流接收所述数字数据信号作为第一输入，并接收辅助数据信号作为第二输入，在下述情况下所述辅助数据信号改变逻辑状态：
I.由时钟信号触发，以及
II.所述数字数据信号没有改变逻辑状态。
4.根据权利要求1的转换器，其中，所述电流导引电路包括：
I.用于形成代表所述数字数据信号的开关控制信号的开关驱动器电路，以及
II.对用于接通或关闭来自所述公共源点的电流的所述开关控制信号作出响应以形成所述模拟输出信号的差动开关电路。
5.根据权利要求1的转换器，其中，所述电流导引电路包括用于形成所述模拟输出信号的单个开关元件。
6.一种信号处理方法，其包括：
利用由时钟信号触发的同步数字电路形成数字数据信号；
利用电流导引电路形成代表所述数字数据信号的模拟输出信号，所述电流导引电路具有提供电流的公共源点，其中在所述公共源点处的任何扰动基本上都是与数据无关的。
7.根据权利要求6的方法，其中，所述电流导引电路包含多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。
8.根据权利要求6的方法，其中，所述电流导引电流接收所述数字数据信号作为第一输入，并接收辅助数据信号作为第二输入，在下述情况下所述辅助数据信号改变逻辑状态：
I.由时钟信号触发，以及
II.所述数字数据信号没有改变逻辑状态。
9.根据权利要求6的方法，其中，所述电流导引电路包括：
I.用于形成代表所述数字数据信号的开关控制信号的开关驱动器电路，以及
II.对用于接通或关闭来自所述公共源点的电流的所述开关控制信号作出响应以形成所述模拟输出信号的差动开关电路。
10.根据权利要求6的方法，其中，所述电流导引电路包括用于形成所述模拟输出信号的单个开关元件。
11.一种数字至模拟转换器，其包括：
由时钟信号触发并形成数字数据信号的同步数字电路；
具有用于提供电流的公共源点、用以形成代表所述数字数据信号的模拟输出信号的电流导引电路，所述电流导引电路包括多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。
12.根据权利要求11的转换器，其中，所述电流导引电流接收所述数字数据信号作为第一输入，并接收辅助数据信号作为第二输入，在下述情况下所述辅助数据信号改变逻辑状态：
I.由时钟信号触发，以及
II.所述数字数据信号没有改变逻辑状态。
13.根据权利要求11的转换器，其中，所述电流导引电路包括：
I.用于形成代表所述数字数据信号的开关控制信号的开关驱动器电路，以及
II.对用于接通或关闭来自所述公共源点的电流的所述开关控制信号作出响应以形成所述模拟输出信号的差动开关电路。
14.根据权利要求11的转换器，其中，所述电流导引电路包括用于形成所述模拟输出信号的单个开关元件。
15.一种信号处理方法，其包括：
利用由时钟信号触发的同步数字电路形成数字数据信号；
利用电流导引电路形成代表所述数字数据信号的模拟输出信号，所述电流导引电路具有提供电流的公共源点，所述电流导引电路包括多个开关元件，所述多个开关元件被配置为在时钟信号的每个周期有恒定数量的开关元件改变导电状态。
16.根据权利要求15的方法，其中，所述电流导引电流接收所述数字数据信号作为第一输入，并接收辅助数据信号作为第二输入，在下述情况下所述辅助数据信号改变逻辑状态：
I.由时钟信号触发，以及
II.所述数字数据信号没有改变逻辑状态。
17.根据权利要求15的方法，其中，所述电流导引电路包括：
I.用于形成代表所述数字数据信号的开关控制信号的开关驱动器电路，以及
II.对用于接通或关闭来自所述公共源点的电流的所述开关控制信号作出响应以形成所述模拟输出信号的差动开关电路。
18.根据权利要求15的方法，其中，所述电流导引电路包括用于形成所述模拟输出信号的单个开关元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/351,066 US6768438B1 (en) | 2003-01-24 | 2003-01-24 | Current DAC code independent switching |
| US10/351,066 | 2003-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1742435A true CN1742435A (zh) | 2006-03-01 |
| CN100536341C CN100536341C (zh) | 2009-09-02 |
Family
ID=32712820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800027051A Expired - Fee Related CN100536341C (zh) | 2003-01-24 | 2004-01-23 | 电流dac与编码无关的开关 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6768438B1 (zh) |
| EP (1) | EP1586165A2 (zh) |
| JP (1) | JP2006517768A (zh) |
| CN (1) | CN100536341C (zh) |
| WO (1) | WO2004068717A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101507117B (zh) * | 2006-06-28 | 2011-10-26 | 美国亚德诺半导体公司 | 用于dac输出级的归于保持的切换方案 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2390945B (en) * | 2001-08-24 | 2004-03-10 | Fujitsu Ltd | Switching circuitry |
| US7098830B2 (en) * | 2004-04-09 | 2006-08-29 | Texas Instruments Incorporated | Current switching arrangement for D.A.C. reconstruction filtering |
| US7619552B1 (en) * | 2008-04-24 | 2009-11-17 | Analog Devices, Inc. | Low distortion current switch |
| JPWO2009133658A1 (ja) * | 2008-04-30 | 2011-08-25 | パナソニック株式会社 | 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型ｄａｃ、及び半導体集積回路、映像機器、通信機器 |
| US8928513B1 (en) | 2014-09-18 | 2015-01-06 | IQ-Analog Corporation | Current steering digital-to-analog converter (DAC) switch driver |
| US8830101B1 (en) | 2013-10-21 | 2014-09-09 | Ion E. Opris | Single phase clock D/A converter with built-in data combiner |
| US9584152B1 (en) | 2016-01-15 | 2017-02-28 | Euvis, Inc. | Current steering digital to analog converter with dual current switch modules |
| US9716508B1 (en) | 2016-03-28 | 2017-07-25 | Analog Devices Global | Dummy signal generation for reducing data dependent noise in digital-to-analog converters |
| US10148277B1 (en) | 2017-05-19 | 2018-12-04 | Stmicroelectronics International N.V. | Current steering digital to analog converter with decoder free quad switching |
| US10122372B1 (en) * | 2017-12-22 | 2018-11-06 | Keysight Technologies, Inc. | Circuit including calibration for offset voltage compensation |
| US10187080B1 (en) | 2018-04-26 | 2019-01-22 | Avago Technologies International Sales Pte. Limited | Apparatus and system for high speed keeper based switch driver |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056740A (en) | 1976-01-06 | 1977-11-01 | Precision Monolithics, Inc. | Differential input-differential output transistor switching cell |
| CA1312956C (en) | 1989-08-18 | 1993-01-19 | Richard Stephen Phillips | Cmos digital to analog signal converter circuit |
| US5343196A (en) * | 1992-12-04 | 1994-08-30 | Analog Devices, Inc. | D/A converter with reduced power consumption |
| US5909187A (en) | 1997-08-26 | 1999-06-01 | C-Cube Microsystems | Current steering circuit for a digital-to-analog converter |
| US6369734B2 (en) * | 1998-02-10 | 2002-04-09 | Intel Corporation | Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter |
| CN1344437A (zh) * | 1999-03-22 | 2002-04-10 | 西门子公司 | 1位数－模转换器电路 |
| GB2356750B (en) | 1999-11-24 | 2002-12-04 | Fujitsu Ltd | Reducing jitter in mixed-signal circuitry |
| US6794924B2 (en) | 2001-05-24 | 2004-09-21 | Intersil Corporation | Apparatus and method for minimizing spurious harmonic noise in switched current steering architectures |
| GB2390945B (en) | 2001-08-24 | 2004-03-10 | Fujitsu Ltd | Switching circuitry |
| US6621438B1 (en) | 2002-04-30 | 2003-09-16 | Motorola, Inc. | Digital-to-analog conversion with current path exchange during clock phases |
-
2003
- 2003-01-24 US US10/351,066 patent/US6768438B1/en not_active Expired - Lifetime
-
2004
- 2004-01-23 WO PCT/US2004/001717 patent/WO2004068717A2/en active Application Filing
- 2004-01-23 CN CNB2004800027051A patent/CN100536341C/zh not_active Expired - Fee Related
- 2004-01-23 JP JP2006502932A patent/JP2006517768A/ja active Pending
- 2004-01-23 EP EP04704794A patent/EP1586165A2/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101507117B (zh) * | 2006-06-28 | 2011-10-26 | 美国亚德诺半导体公司 | 用于dac输出级的归于保持的切换方案 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004068717A2 (en) | 2004-08-12 |
| US20040145505A1 (en) | 2004-07-29 |
| JP2006517768A (ja) | 2006-07-27 |
| CN100536341C (zh) | 2009-09-02 |
| EP1586165A2 (en) | 2005-10-19 |
| WO2004068717A3 (en) | 2004-09-30 |
| US6768438B1 (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1742435A (zh) | 电流dac与编码无关的开关 | |
| CN1460318A (zh) | 用于功率控制应用的双重方式脉宽调制器 | |
| CA2493586A1 (en) | Low voltage, two-level, six-pulse induction motor controller driving a medium-to-high voltage, three-or-more-level ac drive inverter bridge | |
| CN1742434B (zh) | 信号处理电路和方法 | |
| CN104038219B (zh) | 用于减少采样电路时序不匹配的装置和方法 | |
| CN1829085A (zh) | 三态脉冲密度调制器 | |
| US7522433B2 (en) | Efficient voltage rail generation | |
| CN2859925Y (zh) | 锁相回路频率合成器的电荷泵 | |
| US6150880A (en) | Method and device for generating drive signals for a power output stage, and a power output stage | |
| CN108521845A (zh) | 谐振负载电力转换装置和用于谐振负载电力转换装置的时间分割操作方法 | |
| CN1295871C (zh) | 产生非重叠时钟相位的电路装置 | |
| US7187721B1 (en) | Transition-time control in a high-speed data transmitter | |
| CN1794120A (zh) | 基于神经网络逆辨识与逆控制的多变量系统的间接解耦方法 | |
| CN1797950A (zh) | 信号产生电路 | |
| Miyashita et al. | Multirate deadbeat control for PWM inverters using FPGA based hardware controller | |
| CN102148005A (zh) | 显示器的源极驱动装置 | |
| WO1997000557A1 (fr) | Circuit servant au choix de signaux logiques | |
| CN114461002A (zh) | 多相电压调节器及其温度平衡控制方法 | |
| CN110460235A (zh) | 基于Buck电路级联的多电平校正磁铁电源 | |
| CN217902274U (zh) | 一种光开关阵列驱动控制系统 | |
| Meha et al. | Controlling DC Motor Speed using PWM from c# windows Application | |
| Charoosaei et al. | High-Speed Nonlinear Circuit Macromodeling Using Hybrid-Module Clockwork Recurrent Neural Network | |
| CN108282104A (zh) | 一种适用于单电源二进制混合级联h桥多电平逆变器的调制及稳压控制方法 | |
| CN2643417Y (zh) | 改进的电气开关装置 | |
| CN102104376B (zh) | 相位产生装置及相位产生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: AMERICA ANALOG DEVICE INC. Free format text: FORMER NAME: ANALOG DEVICES INC. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Massachusetts, USA Patentee after: ANALOG DEVICES, Inc. Address before: Massachusetts, USA Patentee before: ANALOG DEVICES, Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |