CN1344437A - 1位数－模转换器电路 - Google Patents

1位数－模转换器电路 Download PDF

Info

Publication number
CN1344437A
CN1344437A CN00805422A CN00805422A CN1344437A CN 1344437 A CN1344437 A CN 1344437A CN 00805422 A CN00805422 A CN 00805422A CN 00805422 A CN00805422 A CN 00805422A CN 1344437 A CN1344437 A CN 1344437A
Authority
CN
China
Prior art keywords
digital
bit
analog converter
current
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00805422A
Other languages
English (en)
Inventor
H·克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1344437A publication Critical patent/CN1344437A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/376—Prevention or reduction of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一个1位数－模转换器具有输出端、开关单元以及脉冲形成单元,其中输出端、开关单元和脉冲形成单元通过去耦单元彼此去耦。此外一个1位数－模转换器单元具有一个或二个输出端、二个输入端、一个开关单元和脉冲形成单元,其中成对地形成每个输入端,并且在每个开关单元上如此布置一个第二开关单元,即在输入位的每个位变换的情况下原则上迫使一个开关过程。此外在电流开关i的情况下电流i被调整到几乎为零或实际为零,而在电压开关的情况下相应的电压差调整到几乎为零或实际为零。

Description

1位数-模转换器电路
本发明涉及根据西格马-德耳塔调制原理的高分辨率的数-模转换器，其可以用在多标准或多载波基本收发站(“软件广播”)中。此外如此的转换器适合于所有技术问题说明，在这些问题说明中1位量化数字信号必须转换为模拟信号。
一个如此的1位数-模转换器的任务在于，把数字的输入值、也就是-1和+1变换为模拟电压或电流脉冲。如此的1位数-模转换器基于一个德耳塔调制，其可以看作不同脉冲代码调制的特殊情况。在理想情况下，对此应当产生脉冲，该脉冲在变换器的经过一个位的持续时间的过程中是绝对相同的，并且仅仅在极性上有区别。如此的1位数-模转换器典型应用于DS模-数转换器(DS-德耳塔西格马)和DS数-模转换器的领域。在DS模-数转换器的情况下，以其对一个有限带宽的信号进行取样的频率被提高到加倍带宽的多倍，并且取样值的字宽降低到直至1位。在DS数-模转换器的相反的情况下，在相应的情况下产生一个1位数据流，并且接着供给一个1位数-模转换器。在这个数-模转换器的输出端上产生一个频谱，其在关注的频带内与数字输入频谱一致。
在K.D.Kammeyer“信息传输”，B.G.Teubner，斯图加特1996，ISBN 3-519-16142-7，134及下一页中例如对此进行了说明。模拟输出频谱在关注的频带内与数字输入频谱一致的前提条件是，对于所有脉冲输出脉冲的积分在值上是相同的，并且仅仅根据数字输入值的极性表明一个负的或一个正的符号。这特别意味着，脉冲积分仅仅应该依赖于数字输入值，不依赖于数字的以前值。对于具有高动态范围的转换器，因此本身同样不必避免正和负脉冲的不对称，比如前面数据位的最低的副作用，其称作记忆效应。
从文献“实现在InP HBT技术中的一个3.2GHz的第二级的德耳塔-西格马调节器”，IEEE J.的固态电路，US，第30卷第十章，1995年十月，1119-1127页中公开了一个1位数-模转换器，其信号单元IDAC从一个开关单元(具有开关信号DAC-输入的晶体管)上经过一个共射-共基放大器去耦。
从5638011 US中公开了一个1位数-模转换器，其开关单元Q2经过一个共射-共基放大器从通过Q1形成的信号单元上并且从通过Q3形成的输出端上去耦。
图9A、9B和10A、10B指出了1位数-模转换器的常见电路方案，其例如在Jayaraman及其他人的“使用带通德耳塔-西格马调节器的线性高效率的微波功率放大器”，IEEE微波和导波论文，第8卷，第3章，1998年3月，121-123页，并且在W.Gao和W.M.Snelgrove的“一个950-MHz IF第二级集成IC带通德耳塔-西格马调节器”，IEEEJ.固态电路，第33卷，第5章，1998年5月，723-732页说明。
图9A指出了一个1位数-模转换器电路，在该电路中由一个包括由一个不同数字输入信号DATAP、DATAM控制的开关S1和S2的开关单元把一个由电流脉冲形成单元产生的电流脉冲串或一个恒定电流i连接在一个不同电流输出端的正的或负的输出支路OUT1、OUT2上。从图9B中看出一个按照图9A的电路的简化实施形式，在该实施形式中通过二个晶体管T1、T2实现这二个开关S1、S2。在按照图10A的方案中，反之由不同数字输入信号DATAP和DATAM控制地把电压输出端OUT连接在电压UP或者UM上。在完全类似于根据图9A的方案中电压UP或者UM可以是恒定的，或具有一个预先给定的脉冲波形。
在按照图9A和9B或者同样10A和10B的电路中，基于所用元件的非理想性产生输出端的相互间影响，该影响违背了对一个1位模-数转换器的输入端表达的要求。
进一步阐明，例如按照图9A的电路方案的工作原理以此为基础，即借助于电流开关S1、S2依赖于不同数字输入信号DATAP或DATAM的极性把馈给的电流i连接在不同电流输出端的正的或负的输入支路OUT1或OUT2上。输入电流i对此可以采用一个恒定的值、一个所谓的NRZ脉冲或具有一个已经预先成形的脉冲形状。为了低地保持晶体管特性或者开关特性的泄漏作用、参见图9B、即补偿电压，应当快速地通过开关晶体管T1、T2的保持平衡的状态，这对于开关运行来说是普遍的。这意味着，借助于二个输入端输出脉冲的形成是不适合的。该方案的内在缺点因此在于，例如一个跟随在数字值“-1”之后的数字的“+1”不一样地估算为一个同样在其前面有一个“+1”的数字的“+1”。在第一种情况中进行电流开关S1或者S2的转换过程，该过程由于开关晶体管T1、T2的非理想性必然与串扰效应和开关瞬态联系在一起，而在第二中情况中绝对不触发开关过程，并且因此没有如此的效应。这导致在数-模转换器的情况中由该方案条件决定的非对称性。按照图10A或者10B的电路同样具有这个根据图9B描述的特性，这是明显的。
本发明基于这个任务，建立一个1位数-模转换器，降低其非对称的特性。
这意味着，所应用开关单元的上述控制位的最低副作用对输出信号没有影响，其因此能够避免上述的记忆效应。或能够避免由于所用元件的非理想性引起的相互影响。如果脉冲作为输出信号产生，则这些脉冲在其经过一个位的持续时间的过程中是绝对相同的，在产生输出信号积分时对于所有脉冲积分的值在值上是相同的。本身应当没有避免在脉冲中的非对称性。
通过独立权利要求1、4和7的特征解决这个任务。本发明的扩展是从属权利要求的内容。
本发明涉及具有二个输入端、一个或二个输出端、开关单元以及一个或二个脉冲形成单元的1位模-数转换器，其中输出端、开关单元和脉冲形成单元通过去耦单元相互去耦。可以通过共射-共基放大器缓冲级形成这样的去耦单元，其中通过晶体管T5、T6、T7形成共射-共基放大器缓冲级。主要以起始电流驱动共射-共基放大器，其中可以预先规定在动态元件匹配级中恒定电流的相互间转换。
此外本发明涉及具有一个或二个输出端、二个输入端、一个开关单元和一个或二隔脉冲形成单元的1位数-模转换器，其中成对地形成每个输入端，并且在每个开关单元上如此形成一个第二开关单元，在输入位的每个位变换时原则上迫使一个开关过程。
此外，在根据本发明的1位数-模转换器中在一个位的持续期间原则上在刚好输入端的一个上存在一个“高”电平并在三个输入端上刚好存在一个“低”电平。
最后在根据本发明的1位数-模转换器中通过晶体管形成开关元件。
此外在根据本发明的、具有一个或二个输出端、二个输入端、一个开关单元和一个或二个脉冲形成单元的1位数-模转换器中，在电流开关的情况下在数据输入端的开关过程期间脉冲形成单元的电流i转换为一个恒定的、通过数据串可以不影响的值，并且在电压开关的情况下在数据输入端的开关过程期间脉冲形成单元的相应电压差转换为一个恒定的、通过数据串可以不影响的值。
在电流开关i的情况下电流i主要采用值0，并且在电压开关的情况下相应的电压差采用值0。
根据本发明的1位数-模转换器的电路形式有益地用在较高字宽的数-模转换器电路中。
根据本发明的1位数-模转换器的电路形式此外有益地用在n位转换器电路中、例如1.5位转换器。如此的转换器依赖于可以采用状态+1、-1和0的逻辑输入值把输出电流接通在正的输出端、负的输出端或例如正的电源电压上。
下面根据附图阐述本发明的优选实施例。
图1指出了把数字输入值转换为电流脉冲的1位数-模转换器的第一根据本发明的实施形式的电路图，
图2指出了把数字输入值转换位电压脉冲的根据本发明的1位数-模转换器的第一实施形式的电路图，
图3指出了根据图1的方案的一个第一实现，
图4指出了根据图3的电路的改进，
图5指出了把数字信息转换为电压脉冲的1位数-模转换器的第二实施形式，
图6指出了把数字信息转换为电流脉冲的1位数-模转换器的第二实施形式的电流开关变体，
图7指出了根据图6的电路图的实现，
图8指出了在第三实施形式的开关过程中电流调整的概括描述，
图9a和9b指出了一个已知的把数字信息转换为电流脉冲的1位数-模转换器，和
图10a和10b指出了把数字信息转换为电压脉冲的1位数-模转换器的一个已知电路。
在图9A和9B以及10A和10B中描述的、1位数-模转换器的已知形式已经引论中已说明。
图1或者图2指出了把值“+1”、“-1”的数字信息转换为电流(图1)或者电压脉冲(图2)的根据本发明的1位数-模转换器的第一实施形式的概括描述。描述了数据输入端DATAP、DATAM，其连接在不同电流输出端的正的或负的输出支路OUT1、OUT2上，或者反之在根据图2的方案中由不同数字输入信号DATAP、DATAM控制地把电压输出端OUT连接在电压UP或者UM上。在这种情况下通过开关S1、S2或者S3、S4象征性地表示开关单元。为了避免由于所用元件的非理想性引起的相互间影响，输出端、开关单元和脉冲形成单元通过在电路图中作为去耦单元EKA、EKA、EKC、EKD和EKE描述的特殊级彼此去耦，因此不可能由于相互间的影响而干扰转换功能。虽然在现实中去耦级也是非理想性的，并且因此不完全遵从理想的工作方式，可以已相应的费用实现足够的去耦，因此避免相互间的影响。通过这些去耦单元输出端从开关级上去耦并且这些开关级再从脉冲形成单元上去耦。
图3指出了图1的1位数-模转换器的电路图的实现。在这种情况下通过上面的包括二个晶体管T5和T6的共射-共基放大器级形成去耦单元EKA和EKB，而通过下面的包括一个晶体管的T7的共射-共基放大器级形成的去耦级EKB。通过相应电压UCASC1或者UCASC2串接相应的晶体管T5、T6和T7的基极。通过共射-共基放大器缓冲级实现相应的去耦。
图4指出了根据图3的通过共射-共基放大器缓冲级实现的电路的改进，在该改进中以起始电流IV1和IV2驱动上面的共射-共基放大器级、即去耦级EKA，以便降低在开关过程期间开关晶体管T5和T6的集电极电压的波动。由于起始电流IV1、IV2中的差别导致转换器的显著干扰，所以预先规定一个所谓的动态元件匹配DEM，这引起供给动态元件匹配DEM的恒定电流I1、I2的相互间的转换。由此实现，通过二个共射-共基放大器晶体管T5和T6的起始电流IV1、IV2在时间上平均具有准确相同的值。
一个如此的动态元件匹配引起，在时间上平均实现在输出状态中彼此偏差的功能元件的一致。这是通过有节拍地交换功能元件的功能实现的。例如以较高频率交换四个电流源的输出电流，这四个电流源名义上提供相同输出电流，以便相互在统计上平均补偿了输出电流的低偏差。作为边界条件对此注意，以其实施互换的频率不限制实际的有效频谱。
图5或者图6指出了不仅用于电压驱动(图5)而且用于电流驱动(图6)的根据本发明的1位数-模转换器的第二实施形式的概括描述。为了独立于前面的位实现数字的输入位“+1”、“-1”的相同处理，在每个位变换时原则上迫使一个开关过程，其中例如也可以在不改变输入位的情况下出现一个位变换。在一个位的持续时间期间，原则上在刚好输入端DATAP1、DATAP2、DATAM1和DATAM2中的一个上存在一个“高”电平并且刚好在三个输入端上存在一个“低”电平。如果例如具有相同值“+1”(“-1”)的二个数字输入位彼此临近地跟随，则“高”电平从DATAP1变换到DATAP2或从DAPAP2向ATAP1变换(或者在相反的情况下从DATAM1向DATAM2或从DATAM2向DATAM1变换)，也就是说独立于特殊的数据信号串在每个位变换时，在四个数字输入端中的一个上的“高”电平进一步达到一个另外的输入端上。这个布置的优点在于，在输入位的估算中不再存在内在的非对称性。这是通过开关元件S3、S7或者S4、S8和S1、S5以及S6和S2的一个成对布置实现的。在图7中描述了一个如此电路的实现，在该电路中通过晶体管T1、T2以及T9和T10形成图6的开关、也就是S1、S2、S5和S6。
图8指出了本发明的第三实施形式的作用原理。为了阐述该作用原理，重新详细研究根据图9A的已知电路的方案。该电路方案的工作原理基于，馈给的电流i(脉冲形成单元)借助于电流开关S1、S2依赖于不同数字输入信号DATAP、DATAM的极性被连接在不同电流输出端的正的或负的输出端OUT1、OUT2上。对此输入端电流可以采用一个恒定值(NZR脉冲)或也可以具有一个已经预先成形的脉冲形状。所有预知的解决方案对此享有这个特性，输入电流i在开关过程期间具有一个并不微小的数值。根据本发明，输入电流i在开关过程期间具有一个恒定的、通过可以不影响数据串的值控制的数值、例如通相应调整(没有描述)，因此可以排除前面数据位的副作用。为了此外尽可能小地保持在开关过程中出现的开关瞬态，在开关过程期间尽可能地小地保持或完全断开电流i。通过这种方式几乎完全地或充分地排除了在开关过程期间输入电流i的波动。不可能出现记忆效应。为了相对在脉冲形成的输入电流i的时钟内消除在数据时钟期间相位抖动的干扰影响，注意，在开关过程期间对于足够大的持续时间电流i保持断开。在图8中描述了产生的脉冲波形。
原则上在图10A的电压开关的情况下也应用这个原理。在这种情况下必须保证，在开关过程的环境下在输出端OUT和输入电压UP和UM之间不出现电压差或者恒定保持电压差。
所阐述的把输入电流调整到零或接近于零的方法或者电压差OUT-UP或者OUT-UM的相应调整自然同样可以应用在1位数-模转换器的另外实施形式中。
此外上面描述的根据本发明的实施形式可以整体集成，特别可以用在移动通信范围的基站的范围内，用在移动多媒体范围的基站中以及用在西格马-德耳塔转换器中，该转换器不仅可以作为数-模转换器而且也可以作为模-数转换器实施。

Claims (16)

1.具有二个输入端(DATAP、DATAM)、具有一个或二个输出端(OUT1、OUT2；OUT)、开关单元(S1、S2；S3、S4)以及脉冲形成单元(i、UP、UM)的1位数-模转换器，其特征在于，输出端、开关单元和脉冲形成单元通过去耦单元(EKA、EKB；EKC、EKE和EKD)彼此去耦。
2.按照权利要求1的1位数-模转换器，其特征在于，通过共射-共基放大器缓冲级形成去耦单元。
3.按照权利要求1的1位数-模转换器，其特征在于，通过晶体管(T5、T6、T7)形成共射-共基放大器缓冲级。
4.按照权利要求3的1位数-模转换器，其特征在于，以起始电流驱动共射-共基放大器。
5.按照权利要求4的1位数-模转换器，其特征在于，在一个动态元件匹配级中预先规定恒定电流的相互间转换。
6.具有一个或二个输出端(OUT；OUT1、OUT2)、二个输入端(DATAP1、DATAM1)、一个开关单元(S1、S2；S3、S4)和脉冲形成单元(UP、UM；i)的1位数-模转换器，其特征在于，成对地形成每个输入端(DATAP1、DATAP2、DATAM1、DATAM2)，并且在每个开关单元(S1、S2；S3、S4)上如此布置一个第二开关单元(S5、S6；S7、S8)，即在输入位的每个位变换的情况下原则上迫使一个开关过程。
7.按照权利要求6的1位数-模转换器，其特征在于，在一个位的持续时间期间原则上在输入端(DATAP1、DATAP2、DATAM1、DATAM2)中的刚好一个上存在一个“高”电平，并且刚好在三个输入端上存在一个“低”电平。
8.按照权利要求6或7之一的1位数-模转换器，其特征在于，通过晶体管(T1、T2、T9、T10)形成开关元件(S1、S2、S5、S6；S3、S4、S7、S8)。
9.具有一个或二个输出端(OUT；OUT1、OUT2)、二个输入端(DATAP、DATAM)、一个开关单元(S1、S2；S3、S4)和脉冲形成单元(UP、UM、i)的1位数-模转换器，其特征在于，在电流开关的情况下脉冲形成单元(i)使在数据输入端(DATAP、DATAM)的开关过程期间的电流i采用一个恒定的、可以通过数据串不受影响的值，并且在电压开关的情况下脉冲形成单元(UP、UM)使相应的电压差(OUT-UP或者OUT-UM)在数据输入端(DATAP、DATAM)的开关过程期间采用一个恒定的、可以通过数据串不受影响的值。
10.按照权利要求9的1位数-模转换器，其特征在于，在电流开关i的情况下电流i几乎或实际上采用值0，并且在电压开关的情况下相应电压差(OUT-UP或者OUT-UM)几乎或实际上采用值0。
11.驱动按照上述权利要求之一的电路的方法，其特征在于，在电流开关i的情况下电流i几乎或实际上采用值0，并且在电压开关的情况下相应的电压差(OUT-UP或者OUT-UM)几乎或实际上采用值0。
12.按照权利要求1-10之一的电路在一个整体的集成电路中的应用。
13.按照权利要求1-10之一的电路在移动通信范围或移动多媒体范围内的一个基站中的应用。
14.按照权利要求1-10之一的电路在一个西格马-德耳塔转换器中的应用。
15.按照权利要求1-10之一的电路在具有至少二位字宽的一个数-模转换器中的应用。
16.按照权利要求1-10之一的电路在一个1.5位数-模转换器中的应用。
CN00805422A 1999-03-22 2000-03-22 1位数－模转换器电路 Pending CN1344437A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19912827.8 1999-03-22
DE19912827 1999-03-22

Publications (1)

Publication Number Publication Date
CN1344437A true CN1344437A (zh) 2002-04-10

Family

ID=7901924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00805422A Pending CN1344437A (zh) 1999-03-22 2000-03-22 1位数－模转换器电路

Country Status (5)

Country Link
US (1) US6549152B1 (zh)
EP (1) EP1145443A3 (zh)
JP (1) JP2002540670A (zh)
CN (1) CN1344437A (zh)
WO (1) WO2000057558A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1742434B (zh) * 2003-01-24 2011-12-28 模拟设备公司 信号处理电路和方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805000B1 (en) * 2002-02-11 2004-10-19 Smartire Systems, Inc. Apparatus and method for mounting a tire condition sensor capsule to a wheel rim
US6768438B1 (en) * 2003-01-24 2004-07-27 Analog Devices, Inc. Current DAC code independent switching
TWI279712B (en) * 2005-04-13 2007-04-21 Realtek Semiconductor Corp Voice message encoding/decoding apparatus and its method
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
CN111852245B (zh) * 2020-07-23 2021-12-28 河南崤函电力供应有限责任公司 一种6kV高压开关柜机械防误锁闭装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213011B (en) 1987-09-16 1991-09-25 Philips Electronic Associated A method of and a circuit arrangement for processing sampled analogue electricals
JP3112605B2 (ja) * 1993-07-21 2000-11-27 株式会社東芝 Ｄ／ａ変換回路
US5712635A (en) * 1993-09-13 1998-01-27 Analog Devices Inc Digital to analog conversion using nonuniform sample rates
JPH09504917A (ja) * 1993-09-13 1997-05-13 アナログ・ディバイセス・インコーポレーテッド 不均一サンプル率を用いたディジタルアナログ変換
US5638011A (en) * 1994-04-12 1997-06-10 I.C. Works, Inc. Digital to analog converter (DAC) current source arrangement
US5790060A (en) * 1996-09-11 1998-08-04 Harris Corporation Digital-to-analog converter having enhanced current steering and associated method
JP2002504277A (ja) * 1997-04-18 2002-02-05 イェスパー ステーンスガール−メイセン 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
US6087970A (en) * 1998-03-11 2000-07-11 Photobit Corporation Analog-to-digital conversion
US6040793A (en) * 1998-03-18 2000-03-21 Analog Devices, Inc. Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
IT1313383B1 (it) * 1999-03-19 2002-07-23 St Microelectronics Srl Struttura efficiente di integratore a capacita' commutate integrato
US6255975B1 (en) * 1999-04-27 2001-07-03 Cirrus Logic, Inc. Circuits and methods for noise filtering in 1-bit audio applications and systems using the same
US6268815B1 (en) * 1999-06-15 2001-07-31 Globespan, Inc. High performance switched-capacitor filter for oversampling sigma-delta digital to analog converters
US6359576B1 (en) * 1999-10-01 2002-03-19 Linear Technology Corporation Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
US6369735B1 (en) * 2000-10-02 2002-04-09 Lsi Logic Corporation Digital-to-analog converter with high dynamic range

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1742434B (zh) * 2003-01-24 2011-12-28 模拟设备公司 信号处理电路和方法

Also Published As

Publication number Publication date
EP1145443A2 (de) 2001-10-17
US6549152B1 (en) 2003-04-15
WO2000057558A3 (de) 2001-08-23
WO2000057558A2 (de) 2000-09-28
EP1145443A3 (de) 2002-09-11
JP2002540670A (ja) 2002-11-26

Similar Documents

Publication Publication Date Title
US9531409B2 (en) Switched capacitor transmitter circuits and methods
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US6670902B1 (en) Delta-sigma modulators with improved noise performance
US5379040A (en) Digital-to-analog converter
US6617908B1 (en) Switched-capacitor circuits with reduced distortion
JP4212647B2 (ja) 三状態パワースイッチへの小さい入力信号の線形化のためのデジタル信号処理
US6956514B1 (en) Delta-sigma modulators with improved noise performance
CN102100001B (zh) 开关功率放大器和控制开关功率放大器的方法
US20080001801A1 (en) Return-to-hold switching scheme for dac output stage
CN110679081A (zh) 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器
CN1608393A (zh) 一种小型扬声器的高效率驱动器
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
WO2020176165A1 (en) Differential source follower with current steering devices
JP2008205923A (ja) デルタシグマ変調器とそれを備えたｄａ変換装置
JPH0715341A (ja) ディジタル−アナログコンバーター
US5528239A (en) Low noise transmission of output data from a delta-sigma modulator
CN1344437A (zh) 1位数－模转换器电路
CN1286273C (zh) 将多位数字输入信号转换成模拟输出信号的数模转换器
Berkhout et al. Audio at low and high power
WO2002089333A1 (en) Dynamic element matching
CN102545905B (zh) 数模转换器
US6518849B1 (en) Dynamic delay compensation versus average switching frequency in a modulator loop and methods thereof
CN102388537A (zh) 数模转换单元电路及数模转换器
CN1481077A (zh) 用于折叠插值模数转换器的动态匹配方法
US7308027B1 (en) Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication