CN2859925Y - 锁相回路频率合成器的电荷泵 - Google Patents

Abstract

本实用新型揭示了一种锁相回路频率合成器的电荷泵，包含有：充电单元与放电单元，利用已知电路中的相位比较器产生的相位误差 /上信号(UP)与相位误差/下信号(DOWN)，对回路滤波器产生充电及放电电流，其中充电单元更包含有电流源、第一充电开关电路、第二充电开关电路及电流镜电路；而放电单元更包含有电流源、第一放电开关电路、第二放电开关电路及电流镜电路。本实用新型通过这种锁相回路频率合成器的电荷泵，利用开关电路在输入信号改变状态的瞬间快速作切换，以产生充电或放电电流，加快了电流镜电路切换速度以降低输出噪声，达到提高锁相回路频率合成器稳定性的目的。

Description

锁相回路频率合成器的电荷泵

技术领域

本实用新型为一种有关于电荷泵，特别是一种锁相回路频率合成器(Phase-Locked Loop Frequency Synthesizer)的电荷泵。

背景技术

锁相回路频率合成器是一种能消除时脉差异、时脉/数据回复及频率合成的电路架构，主要在将输入、输出信号的相位与频率作追踪与锁定，用以将输出信号的相位与频率固定在一个预定值范围内，以提供所需的频率。

请参照图1，为已知的频率合成器系统方块图，首先，相位比较器10依据参考信号Fr与回授信号Fs，产生相位误差/上(Up)信号或相位误差/下(Down)信号，电荷泵20依据输入的相位误差/上(Up)信号或相位误差/下(Down)信号，产生充电电流或放电电流，用以对回路滤波器30充电及放电，回路滤波器30依据充电电流及放电电流产生控制电压Vc，电压控制振荡器40依据控制电压Vc产生输出信号Fo，当输出信号Fo与参考信号Fr频率不同时，将输出信号Fo回授给分频器50，分频器50将输出讯号Fo分频后，输出比较信号Fs给相位比较器10，使比较信号Fs与参考信号Fr相同，并控制电压控制振荡器40输出预定振荡频率信号。

其中电荷泵20主要作用在于产生一充电电流与一放电电流，用以产生或排除回路滤波器30上的电荷，而电荷泵20的特性将影响到锁相回路频率合成器，已知电荷泵20电路大多采用电流镜(Current Mirror)架构，而已知的电路架构有些问题存在，原因在于电路中的PMOS晶体管及PNP双极晶体管的不良性能所限制，而使这种电路在切换速度上受影响，导致输出噪声较为严重，进而影响锁相回路频率合成器的特性，因此，如何加快电流镜电路切换速度以降低输出噪声，成为研究人员待解决的问题之一。

发明内容

为解决上述问题，本实用新型提出一种应用于锁相回路频率合成器的电荷泵。

为实现上述目的，本实用新型的锁相回路频率合成器的电荷泵采用了如下技术方案，本实用新型的相回路频率合成器的电荷泵包含有：充电单元与放电单元，利用相位比较器产生的相位误差/上信号与相位误差/下信号，对回路滤波器产生充电及放电电流，其中充电单元更包含有电流源、第一充电开关电路、第二充电开关电路及电流镜电路，该电流源用以提供一电流；该第一充电开关电路与该相位误差/上信号(UP)的反向信号时，关闭其开关，以停止输出该电流；该第二充电开关电路与该电流源耦接，当接收到该相位误差/上信号(UP)时，导通其开关，以输出该电流；该电流镜电路与该第二充电开关电路耦接，并形成该电流镜电路，以输出该电流作为该充电电流；而放电单元更包含有电流源、第一放电开关电路、第二放电开关电路及电流镜电路，该电流源用以提供一电流；该第一放电开关电路与该电流源耦接，当接收到该相位误差/下信号(DOWN)时，关闭其开关，以停止输出该电流；该第二放电开关电路与该电流源耦接，当接收到该相位误差/下信号(DOWN)的反向信号时，导通其开关，以输出该电流，该电流镜电路与该第二放电开关电路耦接，并形成该电流镜电路，以输出该电流作为该放电电流。

通过这种锁相回路频率合成器的电荷泵，利用开关电路在输入信号改变状态的瞬间快速作切换，以产生充电或放电电流，解决已知电流镜架构在开关切换速度上较慢，而使输出噪声较为严重，进而影响锁相回路频率合成器的特性，达到提高锁相回路频率合成器稳定性的目的。

附图说明

图1为已知之锁相回路频率合成器系统方块图；

图2A为本实用新型的充电单元电路示意图；

图2B为本实用新型的输入信号与输出信号关系图；

图2C为本实用新型的充电单元电路示意图；

图3为本实用新型所之一实施例电路图。

具体实施方式

请参照图2A，为本实用新型的充电单元电路示意图，我们先就电荷泵充电单元的电路部分来看，包含有电流源电路，由第八NMOS晶体管215构成，其栅极受偏压，其源极耦接至最负电压源(VSS)，用以提供一电流源。

第一充电开关电路，包含有：第一NMOS晶体管201、第二NMOS晶体管204、第一PMOS晶体管202及第二PMOS晶体管203；第一NMOS晶体管201的栅极接地，其源极耦接至第八NMOS晶体管215的漏极，其漏极与第一PMOS晶体管202的漏极、栅极和第二PMOS晶体管203的栅极耦接，第一PMOS晶体管202的源极与第二PMOS晶体管203的源极耦接至正电压源(VDD)。

第二充电开关电路，包含有：第一NMOS晶体管201、第二NMOS晶体管204、第三PMOS晶体管205及第四PMOS晶体管206；第二NMOS晶体管204的栅极接输入信号，其源极耦接至第八NMOS晶体管215的漏极，其漏极与第三PMOS晶体管205的漏极、栅极和第四PMOS晶体管206的栅极耦接，第三PMOS晶体管205的源极与第四PMOS晶体管206的源极耦接至正电压源(VDD)。

以下我们就电路操作部分说明，首先，第一NMOS晶体管201的栅极接地，第二NMOS晶体管204的栅极接输入信号，其中输入信号的输入输出关系如图2B，当输入信号甚小于零时，第一NMOS晶体管201导通，这将使得第一PMOS晶体管202、第二PMOS晶体管203开启(0N)，而第三PMOS晶体管205、第四PMOS晶体管206关闭(OFF)。

第八NMOS晶体管215栅极偏压，以产生电流，刚开始电流全部流过第一PMOS晶体管202与第一NMOS晶体管201，当第二NMOS晶体管204的输入电压向临界点方向增加时(即图2B的A到B)，第八NMOS晶体管215的一部份尾电流，开始流过第二PMOS晶体管203与第二NMOS晶体管204，此过程一直持续到流过第二NMOS晶体管204的电流，等于流过第二PMOS晶体管203内的电流为止(即图2B的B点时)，当流过第二NMOS晶体管204的电流，刚好超过流过第二PMOS晶体管203内的电流时，第一充电开关电路进行切换，此时第二充电开关电路导通。

同理，请参照图2B及图2C，当输入信号大于零时，第二NMOS晶体管204导通，这将使得第三PMOS晶体管205、第四PMOS晶体管206开启(ON)，而第一PMOS晶体管202、第二PMOS晶体管203关闭(OFF)。

第八NMOS晶体管215栅极偏压，以产生电流，刚开始电流全部流过第三PMOS晶体管205与第二NMOS晶体管204，当第二NMOS晶体管204的输入电压向临界点方向增加时(即图2B的C到D)，第八NMOS晶体管215的一部份尾电流，开始流过第四PMOS晶体管206与第一NMOS晶体管201，此过程一直持续到流过第一NMOS晶体管201的电流，等于流过第四PMOS晶体管206内的电流为止(即图2B的D点时)，当流过第一NMOS晶体管201的电流，刚好超过流过第四PMOS晶体管206内的电流时，第二充电开关电路进行切换，此时第一充电开关电路导通，如此循环，利用这种快速切换开关的电路架构，可以在输入信号状态改变瞬间，随即进行开关切换动作，解决已知电路在切换开关速度上较慢，而使输出噪声较为严重的问题。

接下来，请参照图3，为本实用新型的实施例电路图，首先，充电单元包含：电流源、第一充电开关电路、第二充电开关电路及电流镜电路。

第一充电开关电路由第一NMOS晶体管201、第二NMOS晶体管204、第一PMOS晶体管202及第二PMOS晶体管203所构成，第一NMOS晶体管201的栅极接相位误差/上信号的反向信号UP-，第二NMOS晶体管204的栅极接相位误差/上信号UP+，第一NMOS晶体管201、第二NMOS晶体管204的源极与最负电压源(VSS)间，连接有一电流源220，该第一PMOS晶体管202的栅极、漏极与该第二PMOS晶体管203的栅极共接至该第一NMOS晶体管201的漏极，第一PMOS晶体管202的源极与第二PMOS晶体管203的源极耦接至正电压源(VDD)，第二PMOS晶体管203的漏极耦接至第二NMOS晶体管204的漏极。

第二充电开关电路由第一NMOS晶体管201、第二NMOS晶体管204、第三PMOS晶体管205及第四PMOS晶体管206所构成，其中第二NMOS晶体管204的栅极接相位误差/上信号UP+，第一NMOS晶体管201的栅极接相位误差/上信号的反向信号UP-，第一NMOS晶体管201、第二NMOS晶体管204的源极与最负电压源(VSS)间，连接有一电流源220，该第三PMOS晶体管205的漏极、栅极与该第四PMOS晶体管206的栅极共接至该第二NMOS晶体管204的漏极，第三PMOS晶体管205的源极与第四PMOS晶体管206的源极耦接至正电压源(VDD)，第四PMOS晶体管206的漏极耦接至第一NMOS晶体管201的漏极。

电流镜电路由第三PMOS晶体管205与第五PMOS晶体管207构成，其中该第三与该第五PMOS晶体管205、207的源极耦接至正压电源(VDD)，该第三PMOS晶体管205的栅极、漏极与该第五PMOS晶体管207的栅极耦接，第五PMOS晶体管207的漏极耦接至节点1。

放电单元包含：电流源、第一放电开关电路、第二放电开关电路及电流镜电路。

第一放电开关电路由第六PMOS晶体管208、第七PMOS晶体管211、第三NMOS晶体管209及第四NMOS晶体管210所构成，其中第六PMOS晶体管208的栅极接相位误差/下信号DOWN+，第七PMOS晶体管211的栅极接相位误差/下信号的反向信号DOWN-，第六PMOS晶体管208、第七PMOS晶体管211的源极与正电压源(VDD)间，连接有一电流源230，该第三NMOS晶体管209的栅极、漏极与该第四NMOS晶体管210的栅极耦接至该第六PMOS晶体管208的漏极，第三NMOS晶体管209与第四NMOS晶体管210的源极耦接至最负电压源(VSS)，该第七PMOS晶体管211的漏极耦接至该第四NMOS晶体管210的漏极。

第二放电开关电路由第六PMOS晶体管208、第七PMOS晶体管211、第五NMOS晶体管212及第六NMOS晶体管213所构成，第七PMOS晶体管211的栅极接相位误差/下信号的反向信号DOWN-，第六PMOS晶体管208的栅极接相位误差/下信号DOWN+，第六PMOS晶体管208、第七PMOS晶体管211的源极与正电压源(VDD)间，连接有一电流源230，该第五NMOS晶体管212的栅极、漏极与该第六NMOS晶体管213的栅极共接至该第七PMOS晶体管211的漏极，第五NMOS晶体管212与第六NMOS晶体管213的源极耦接至最负电压源(VSS)，该第六PMOS晶体管208的漏极耦接至该第六NMOS晶体管213的漏极，其中DOWN-为相位误差/下(DOWN+)信号的反向信号。

电流镜电路由第五NMOS晶体管212与第七NMOS晶体管214构成，其中第五与第七NMOS晶体管212、214的源极耦接至最负电压源(VSS)，该第五NMOS晶体管212的栅极、漏极耦接至该第七NMOS晶体管214的栅极，第七NMOS晶体管214的漏极耦接至节点1。

以下我们说明电荷泵的电路操作，当相位误差/上信号UP+为高电位讯号时，第二NMOS晶体管204因此导通(0N)，第四PMOS晶体管205与第五PMOS晶体管207相互形成一电流镜电路，电流源220流过第二NMOS晶体管204与第四PMOS晶体管205，并在第五PMOS晶体管207产生复制电流，电流由正电压源(VDD)流过第五PMOS晶体管207至回路滤波器30，由节点1输出，以对回路滤波器30提供充电电流。

当相位误差/下信号DOWN+为高电位讯号时，代表相位误差/下信号的反向信号DOWN-为低电位讯号，第七PMOS晶体管211因此导通(ON)，第五NMOS晶体管212与第七NMOS晶体管214相互形成一电流镜电路，电流源230流过第七PMOS晶体管211与第五NMOS晶体管212，并在第七NMOS晶体管214产生复制电流，由节点1输入，电流由回路滤波器30流过第五NMOS晶体管212至最负电压(VSS)，以对回路滤波器30产生放电电流。

当相位误差/上信号UP+与相位误差/下信号DOWN+均为低电位讯号，PMOS晶体管207与NMOS晶体管214均为关闭(OFF)状态，所以没有任何电流流入或流出回路滤波器30。

其中当输入信号在状态改变的的瞬间，请参照图2A、图2B及图2C可知，开关电路可快速切换，通过这种锁相回路频率合成器的电荷泵，可以达到快速切换充放电开关的目的，解决已知电流镜电路在开关切换时引起的噪声问题，增加锁相回路频率合成器的稳定性。

Claims (7)

1、一种锁相回率频率合成器的电荷泵，其特征在于包含有：

一充电单元，包含：

一电流源，用以提供一电流；

一第一充电开关电路，与该电流源耦接，当接收到该相位误差/上信号的反向信号时，关闭其开关，以停止输出该电流；

一第二充电开关电路，与该电流源耦接，当接收到该相位误差/上信号时，导通其开关，以输出该电流；

一电流镜电路，与该第二充电开关电路耦接，并形成该电流镜电路，以输出该电流作为该充电电流；

一放电单元，包含：

一电流源，用以提供一电流；

一第一放电开关电路，与该电流源耦接，当接收到该相位误差/下信号时，关闭其开关，以停止输出该电流；

一第二放电开关电路，与该电流源耦接，当接收到该相位误差/下信号的反向信号时，导通其开关，以输出该电流；及

一电流镜电路，与该第二放电开关电路耦接，并形成该电流镜电路，以输出该电流作为该放电电流。

2、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该第一充电开关电路更包含有一第一与一第二NMOS晶体管和一第一与一第二PMOS晶体管，该第一与该第二NMOS晶体管的源极耦接至该电流源，该第一PMOS晶体管的栅极、漏极与该第二PMOS晶体管的栅极共接至该第一NMOS晶体管的漏极，该第一与该第二PMOS晶体管的源极耦接至一正电压源，该第二PMOS晶体管的漏极耦接至该第二NMOS晶体管的漏极，该第二或该第一NMOS晶体管的栅极接收该相位误差/上信号或该相位误差/上信号的反向信号。

3、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该第二充电开关电路更包含有一第一与一第二NMOS晶体管和一第三与一第四PMOS晶体管，该第一与该第二NMOS晶体管的源极耦接至该电流源，该第三PMOS晶体管的栅极、漏极与该第四PMOS晶体管的栅极共接至该第二NMOS晶体管的漏极，该第三与该第四PMOS晶体管的源极耦接至一正电压源，该第四PMOS晶体管的漏极耦接至该第一NMOS晶体管的漏极，该第二或该第一NMOS晶体管的栅极接收该相位误差/上信号或该相位误差/上信号的反向信号。

4、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该电流镜电路更包含有一第三与一第五PMOS晶体管，该第三PMOS晶体管的栅极、漏极耦接至该第五PMOS晶体管的栅极，该第三与该第五PMOS晶体管的源极耦接至一正电压源，该第五PMOS晶体管的漏极耦接至节点。

5、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该第一放电开关电路更包含有一第六与一第七PMOS晶体管和一第三与一第四NMOS晶体管，该第六与该第七PMOS晶体管的源极耦接至该电流源，该第三NMOS晶体管的栅极、漏极与该第四NMOS晶体管的栅极共接至该第六PMOS晶体管的漏极，该第三与该第四NMOS晶体管的源极耦接至一最负电压源，该第七PMOS晶体管的漏极耦接至该第四NMOS晶体管的漏极，该第六或该第七PMOS晶体管的栅极接收该相位误差/下信号或该相位误差/下信号的反向信号。

6、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该第二放电开关电路更包含有一第六与一第七PMOS晶体管和一第五与一第六NMOS晶体管，该第六与该第七PMOS晶体管的源极耦接至该电流源，该第五NMOS晶体管的栅极、漏极与该第六NMOS晶体管的栅极共接至该第七PMOS晶体管的漏极，该第五与该第六NMOS晶体管的源极耦接至一最负电压源，该第六PMOS晶体管的漏极耦接至该第六NMOS晶体管的漏极，该第六或该第七PMOS晶体管的栅极接收该相位误差/下信号或该相位误差/下信号的反向信号。

7、如权利要求1所述的锁相回路频率合成器的电荷泵，其特征在于：该电流镜电路更包含有一第五与一第七NMOS晶体管，该第五NMOS晶体管的栅极、漏极耦接至该第七NMOS晶体管的栅极，该第五与该第七NMOS晶体管的源极耦接至一最负电压源，该第七NMOS晶体管的漏极耦接至节点。

Images