JP2006513586A - 半導体製造工程でのフォトレジスト除去方法 - Google Patents
半導体製造工程でのフォトレジスト除去方法 Download PDFInfo
- Publication number
- JP2006513586A JP2006513586A JP2005518198A JP2005518198A JP2006513586A JP 2006513586 A JP2006513586 A JP 2006513586A JP 2005518198 A JP2005518198 A JP 2005518198A JP 2005518198 A JP2005518198 A JP 2005518198A JP 2006513586 A JP2006513586 A JP 2006513586A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- manufacturing process
- semiconductor manufacturing
- ashing
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000004380 ashing Methods 0.000 claims abstract description 37
- 239000007789 gas Substances 0.000 claims abstract description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 21
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 hydrogen compound Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
開示された本発明は、水素ガスを含有している混合ガスからプラズマを発生させて、フォトレジストを除去するアッシング工程が実行されるようにするための半導体製造工程でのフォトレジスト除去方法に関するものであって、本発明は水素ガスを含有している混合ガスからプラズマを発生させてフォトレジストを除去するアッシング工程が実行されるようにして、シリコン酸化膜の生成を最小化してシリコンの損失を最小化し、ポッピング現象が全く発生しないようにし、高ドーズイオンが注入された遠紫外線フォトレジストの残余物さえ完全に除去することができるだけではなく、アッシング工程の効率を高めることができる半導体製造工程でのフォトレジスト除去方法に関するものである。
Description
本発明は半導体製造工程でのフォトレジスト除去方法に係り、さらに詳細には、水素ガス（Ｈ２）を含有している混合ガスからプラズマを発生させてフォトレジストを除去するアッシング（ａｓｈｉｎｇ）工程が実行されるようにするための半導体製造工程でのフォトレジスト除去方法に関する。
半導体製造工程のうちの一つであるフォトリソグラフィ（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）工程は半導体基板にフォトレジストをスピンコーティングしてフォトレジスト層を形成する段階と、前記フォトレジスト層を選択的に露光（ｅｘｐｏｓｕｒｅ）する段階と、半導体基板の上部にフォトレジストパターンを形成させるために露光されたフォトレジスト層を現像（Ｄｅｖｅｌｏｐｅ）する段階と、フォトレジストによって覆われない半導体基板の領域をエッチングするか、または不純物を注入する段階と、エッチングするか、または不純物を注入する段階でマスクとして使用されたフォトレジストパターンを除去するアッシング段階からなることができる。
前記半導体製造工程のうちのアッシング段階を実行した後にはウェハに形成された素子間の連結のための配線、チップ外部との連結のためにボンドパッド（Ｂｏｎｄ Ｐａｄ）用などで使用される金属膜を形成するための金属配線層形成工程が行われる。
そのうちアッシング工程はエッチング工程、またはイオン注入工程の後、任務が終わったフォトレジストを除去する工程としての、一種のエッチング工程である。フォトレジスト物質はフォトレジストの下部にある基板にパターンをエッチングするため、または基板の露出領域内にイオンを選択的に注入するためのマスクとして使用される物質である。
そして、前記アッシング工程ではプラズマを利用し、反応ガスとして主に酸素Ｏ２を利用している。したがって、前記フォトレジスト除去工程は結果的にフォトレジストを酸素と反応させるので、酸化過程といえ、酸化は一種の焼くことなので、‘Ａｓｈｉｎｇ’工程と呼ばれる。前記のようにアッシング工程を実行する装備をアッシャー（Ａｓｈｅｒ）という。
最近、半導体製造技術において、デバイスの集積度および高速度が要求されることによって、ウェハの工程がさらに精密になっており、ウェハの精密工程に従ってウェハの主構成成分であるシリコンが多数の工程が進行される間少しずつ損失される問題点がある。
特に、アッシングをする過程で使用されるプラズマ発生のために酸素ガスを使用する場合、ウェハの一部表面が前記工程ガスである酸素と反応して酸化膜が生じるようになる。上記のように、シリコン表面に酸化膜層が生じるようになれば、結果的に、今後、シャロージャンクション（ｓｈａｌｌｏｗ ｊｕｎｔｉｏｎ）を要する素子製造および電極として使用するドーピングされた多結晶シリコンが多く損傷されるという問題点がある。
また、従来のようなフォトレジストアッシング工程では、ウェハに高ドーズイオン注入した後、ポッピング現象が発生するようになるので、前記ポッピング現象を減少させるために工程温度を低温にするか、または高ドーズイオン注入工程の以後にピンアップ工程が行われるようにするが、ポッピングの問題を完全に解決することができないという問題点がある。
また、高集積化されたシリコンでは波長帯域が４３６ｍｍであるＧ−ｌｉｎｅ光や波長帯域が３６５ｎｍであるＩ−ｌｉｎｅ光は光の波長が長く基板上で定義することができる線幅があまり大きいという問題があるので、より精密な作業を実行するためには波長帯域が２４８ｎｍ、１９３ｎｍである高ドーズイオンが注入されたＤＵＶ光とＸ線の使用がさらに有利な点がある。
また、既存のＩ−ｌｉｎｅフォトレジストはその分子のサイズが大きく、粘性が大きいという問題点があるので、高集積化されたシリコンではＩ−ｌｉｎｅフォトレジストに代えて高ドーズイオンが注入されたＤＵＶ（Ｄｅｅｐ Ｕｌｔｒａ Ｖｉｏｌｅｔ）フォトレジストを使用している。
しかし、前記の高ドーズイオンが注入されたＤＵＶフォトレジストは既存の酸素を利用するアッシング工程によっては残余物が除去されないという問題点がある。
従って、本発明の第１の目的は、水素ガスを含有している混合ガスからプラズマを発生させてフォトレジストを除去するアッシング工程が実行されるようにするための半導体製造工程でのフォトレジスト除去方法を提供するのにある。
また、本発明の第２の目的は、シリコン酸化膜の生成を最小化してシリコンの損失を最小化し、ポッピング現象を全く発生しないようにし、高ドーズイオンが注入されたＤＵＶフォトレジストの残余物さえ完全に除去することができるようにするための半導体製造工程でのフォトレジスト除去方法を提供することにある。
本発明のまた第３の目的は、アッシング工程の効率を高めることができる半導体製造工程でのフォトレジスト除去方法を提供することにある。
したがって、本発明は上述の目的を達成するために、半導体構造体からフォトレジスト物質を除去するアッシング工程に水素ガスＨ２を使用するプラズマの利用を提案する。本発明はすべてのフォトレジストアッシング工程に適用可能であり、特に、高ドーズイオン注入シリコン基板でその効用性が大きい。
本発明によるアッシング方法では、半導体基板にフォトレジストをスピンコーティングしてフォトレジスト層を形成する段階と、フォトレジスト層を選択的に露光する段階と、フォトレジストパターンを形成させるために露光されたフォトレジスト層を現像する段階と、前記フォトレジストによって覆われない半導体基板の領域をエッチングするか、または不純物注入する段階と、前記エッチングするか、または不純物を注入する段階でマスクとして使用されたフォトレジストパターンを除去するアッシング段階とを含むことを半導体製造工程において、前記アッシング段階は、水素Ｈ２を含有する混合ガスからプラズマを発生させて高温でもポッピングが発生されずに、パーティクル発生が抑制された状態でフォトレジストパターンが除去されるようにすることを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
特に、上述のように水素を含有する混合ガスからプラズマを発生させる場合、酸化膜の生成を最小化させることができるので、シリコン損失を最小化させることができる。
また、前記半導体基板は、高ドーズイオン注入方式に従って製作された基板であることを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
また、前記フォトレジストは、遠紫外線（ＤＵＶ；Ｄｅｅｐ Ｕｌｔｒａ Ｖｉｏｌｅｔ）フォトレジストを含むことを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
また、前記水素Ｈ２と混合するガスは、窒素Ｎ２、ヘリウムＨ２のうちの一つであることを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
また、本発明で前記水素Ｈ２ガスの量が全体のガス量に対して２ボリューム％乃至１００ボリューム％であることを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
また、前記アッシング工程の温度が、１００℃〜２００℃の間であることを特徴とするフォトレジスト除去方法として、上述の課題を解決する。
また、本発明の他の実施形態は半導体基板にフォトレジストをスピンコーティングしてフォトレジスト層を形成する段階と、フォトレジスト層を選択的に露光する段階と、フォトレジストパターンを形成させるために露光されたフォトレジスト層を現像する段階と、前記フォトレジストによって覆われない半導体基板の領域をエッチングするか、または不純物注入する段階と、前記エッチングするか、または不純物を注入する段階でマスクとして使用されたフォトレジストパターンを除去するアッシング段階を含む半導体製造工程において、前記アッシング段階は、水素Ｈ２を含有する混合ガス、またはアンモニアＮＨ３からプラズマを発生させて高温でもポッピングが発生されずにパーティクル発生が抑制された状態でフォトレジストパターンが除去されるようにすることを特徴とする半導体製造工程でのフォトレジスト除去方法として、上述の課題を解決する。
上述のように、フォトレジストをアッシングする工程で本発明が提示する工程を使用して進行する場合、実施形態の結果から分かるように、酸化膜が全く形成されないので、シャロージャンクションを要する素子製造および電極として使用するドーピングされた単結晶および多結晶シリコンが損失されることを防止することができる効果を奏することができる。
また、本発明は高ドーズイオン注入の後にフォトレジストを除去するために実行されるアッシング工程で本発明の方法を使用する場合、２００℃以上の工程温度でもポッピング現象が全く発生しなくてパーティクル発生を抑制することができるので、半導体製造生産収率を向上させることができるという効果を奏することができる。
また、本発明は高集積化されたシリコンで必須的に使用する高ドーズイオンが注入されたＤＵＶフォトレジストの残余物を除去する工程で、本発明である水素を基本とする化合物を低温で使用したとき、高ドーズイオンが注入されたＤＵＶフォトレジストの残余物を完全に除去する効果を奏することができる。
以下では本発明を添付の図を参照して望ましい実施形態を通じて詳細に説明する。下の表１は全体の実験の例としての要約表である。
前記表１を簡単に説明すれば、Ａ工程は従来に使用していたアッシング方法のうちのＯ２ガス７０００ｓｃｃｍとＮ２ガス８００ｓｃｃｍを２５０℃の工程温度で７５秒間実行されるアッシング工程であって、アッシング工程が実行された後、透過電子顕微鏡で酸化膜の厚さを測定した結果、添付の図１に示したように、厚さが１７Åと測定される。
次に、Ｂ工程は本発明の実施形態のうちで、Ｈ２Ｎ２ガス８００ｓｃｃｍのみで２５０〜２８５秒間実行されるアッシング工程であって、アッシング工程が実行された後、透過電子顕微鏡で測定した結果、酸化膜の厚さは図２に示したようにほとんど測定できない程度である。
また、前記表１の条件によって進行した工程に対して工程チャンバのビューポートで確認した結果、従来の技術工程であるＡ工程はポッピング現象が見つかり、本発明の実施形態である水素ガスを使用したＢ工程ではポッピング現象を全然示さない。
前記表２は高ドーズイオンが注入されたＤＵＶフォトレジストを使用したウェハでアッシング工程を実行した後、残余物を調査したものである。
Ｃ工程は一般的に既存のフォトレジストを除去するための工程であって、前記工程条件は前記表２から分かるように、圧力は２Ｔｏｒｒ、Ｏ２は１７０００ｓｃｃｍ、Ｎ２は１９００ｓｃｃｍ、工程温度は２５０℃、工程時間は１５０秒である。
Ｄ工程は本発明によるフォトレジストを除去するための工程であって、前記工程条件は前記表２から分かるように、圧力は２Ｔｏｒｒ、Ｏ２は８０００ｓｃｃｍ、Ｈ２Ｎ２は８０００ｓｃｃｍ、工程温度は１５０℃、工程時間は１５０秒である。
前記のような条件によってフォトレジストを除去した結果、Ｃ工程を通じては残余物が多く残っている一方、Ｄ工程を通じては残余物が完全に除去されることが分かる。
すなわち、水素ガスを基本とする工程で、水素以外に前記表２から分かるような窒素Ｎ２、ヘリウムＨｅを使用した混合物を利用してフォトレジストを除去する工程を実行する場合にもフォトレジストの残余物を完全に除去することができ、また、アンモニアＮＨ３のような水素化合物を利用してフォトレジストを除去する工程を実行する場合にも残余物を完全に除去することができる。
前記工程を実行しながら、反応（工程）温度を１００℃乃至２００℃とする場合でも残余物が全部除去される効果を奏することができる。
Claims (12)
- 半導体基板にフォトレジストをスピンコーティングしてフォトレジスト層を形成する段階と、フォトレジスト層を選択的に露光する段階と、フォトレジストパターンを形成させるために露光されたフォトレジスト層を現像する段階と、前記フォトレジストによって覆われない半導体基板の領域をエッチングするか、または不純物注入する段階と、前記エッチングするか、または不純物を注入する段階でマスクとして使用されたフォトレジストパターンを除去するアッシング段階とを含む半導体製造工程において、
前記アッシング段階は、
水素を含有する混合ガスからプラズマを発生させて高温でもポッピングが発生されずにパーティクル発生が抑制された状態でフォトレジストパターンが除去されるようにすることを特徴とする半導体製造工程でのフォトレジスト除去方法。 - 前記半導体基板は、高ドーズイオン注入方式に従って製作された基板であることを特徴とする請求項１に記載の半導体製造工程でのフォトレジスト除去方法。
- 前記フォトレジストは、
遠紫外線フォトレジストを含むことを特徴とする請求項１に記載の半導体製造工程でのフォトレジスト除去方法。 - 前記水素と混合するガスは、
窒素、ヘリウムのうちの一つであることを特徴とする請求項１に記載の半導体製造工程でのフォトレジスト除去方法。 - 前記水素ガスの量は全体のガス量に対して２ボリューム％乃至１００ボリューム％であることを特徴とする請求項１乃至４項のうちのいずれか一項に記載の半導体製造工程でのフォトレジスト除去方法。
- 前記アッシング工程の温度が、１００℃〜２００℃の間であることを特徴とする請求項１乃至請求項４項のうちのいずれか一項に記載のフォトレジスト除去方法。
- 半導体基板にフォトレジストをスピンコーティングしてフォトレジスト層を形成する段階と、フォトレジスト層を選択的に露光する段階と、フォトレジストパターンを形成させるために露光されたフォトレジスト層を現像する段階と、前記フォトレジストによって覆われない半導体基板の領域をエッチングするか、または不純物を注入する段階と、前記エッチングするアッシング段階とを含む半導体製造工程において、
前記アッシング段階は、
水素を含有する混合ガス、またはアンモニアからプラズマを発生させて高温でポッピングが発生されずにパーティクル発生が抑制された状態でフォトレジストパターンが除去されるようにすることを特徴とする半導体製造工程でのフォトレジスト除去方法。 - 前記半導体基板は、高ドーズイオン注入方式に従って製作された基板であることを特徴とする請求項７に記載の半導体製造工程でのフォトレジスト除去方法。
- 前記フォトレジストは、遠紫外線フォトレジストを含むことを特徴とする請求項７に記載の半導体製造工程でのフォトレジスト除去方法。
- 前記水素と混合するガスは、
窒素、ヘリウムのうちの一つであることを特徴とする請求項７に記載の半導体製造工程でのフォトレジスト除去方法。 - 前記水素ガスの量が全体のガス量に対して２ボリューム％乃至１００ボリューム％であることを特徴とする請求項７または請求項１０のうちのいずれか一項に記載の半導体製造工程でのフォトレジスト除去方法。
- 前記アッシング工程の温度が１００℃〜２００℃の間であることを特徴とする請求項７乃至請求項１１のうちのいずれか一項に記載のフォトレジスト除去方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030034960A KR100542031B1 (ko) | 2003-05-30 | 2003-05-30 | 반도체 제조공정에서의 포토레지스트 제거방법 |
| PCT/KR2004/001279 WO2004107418A1 (en) | 2003-05-30 | 2004-05-29 | Method for removing photoresist in semiconductor manufacturing process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006513586A true JP2006513586A (ja) | 2006-04-20 |
Family
ID=36383780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005518198A Pending JP2006513586A (ja) | 2003-05-30 | 2004-05-29 | 半導体製造工程でのフォトレジスト除去方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2006513586A (ja) |
| KR (1) | KR100542031B1 (ja) |
| CN (1) | CN100343953C (ja) |
| TW (1) | TWI251265B (ja) |
| WO (1) | WO2004107418A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021577A (ja) * | 2007-06-13 | 2009-01-29 | Shibaura Mechatronics Corp | アッシング方法およびアッシング装置 |
| JP2014513868A (ja) * | 2011-03-14 | 2014-06-05 | プラズマ − サーム、エルエルシー | 半導体ウェーハをプラズマ・ダイシングする方法及び装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
| KR100679826B1 (ko) * | 2004-12-22 | 2007-02-06 | 동부일렉트로닉스 주식회사 | 엠아이엠 영역의 잔류 폴리머 제거 방법 |
| US7288488B2 (en) * | 2005-05-10 | 2007-10-30 | Lam Research Corporation | Method for resist strip in presence of regular low k and/or porous low k dielectric materials |
| KR100736126B1 (ko) * | 2005-12-28 | 2007-07-06 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR100727706B1 (ko) * | 2006-05-15 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 애쉬 챔버내 분위기 안정화 방법 |
| CN101458463B (zh) * | 2007-12-13 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 灰化的方法 |
| US20120024314A1 (en) * | 2010-07-27 | 2012-02-02 | Axcelis Technologies, Inc. | Plasma mediated ashing processes |
| CN102043355A (zh) * | 2009-10-23 | 2011-05-04 | 联华电子股份有限公司 | 移除光致抗蚀剂的方法 |
| US20110143548A1 (en) | 2009-12-11 | 2011-06-16 | David Cheung | Ultra low silicon loss high dose implant strip |
| CN102779748B (zh) * | 2011-05-09 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| CN103378007B (zh) * | 2012-04-26 | 2017-07-28 | 联华电子股份有限公司 | 半导体元件的制作方法 |
| CN103578971B (zh) * | 2013-10-18 | 2016-08-17 | 上海华力微电子有限公司 | 一种高能量离子注入后的去胶方法 |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
| CN105223787B (zh) * | 2014-07-01 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形的灰化方法 |
| CN111308867A (zh) * | 2020-02-25 | 2020-06-19 | 上海华力集成电路制造有限公司 | 光刻胶剥离去除方法 |
| US20220102138A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect Structure for Semiconductor Devices |
| CN114823297B (zh) * | 2022-04-19 | 2023-01-31 | 度亘激光技术（苏州）有限公司 | 光刻胶去除工艺及半导体制造工艺 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116737A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH10270424A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体素子パターンの形成方法 |
| JP3170783B2 (ja) * | 1998-07-09 | 2001-05-28 | 日本電気株式会社 | 半導体装置の配線形成方法及び製造装置 |
| JP2000114246A (ja) * | 1998-08-07 | 2000-04-21 | Ulvac Seimaku Kk | ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法 |
| US6235453B1 (en) * | 1999-07-07 | 2001-05-22 | Advanced Micro Devices, Inc. | Low-k photoresist removal process |
| US6346489B1 (en) * | 1999-09-02 | 2002-02-12 | Applied Materials, Inc. | Precleaning process for metal plug that minimizes damage to low-κ dielectric |
| JP2001313280A (ja) * | 2000-04-02 | 2001-11-09 | Axcelis Technologies Inc | ポスト・エッチ・フォトレジストおよび残留物の除去法 |
| JP2002158210A (ja) * | 2000-11-20 | 2002-05-31 | Shibaura Mechatronics Corp | レジスト除去方法 |
-
2003
- 2003-05-30 KR KR20030034960A patent/KR100542031B1/ko not_active IP Right Cessation
-
2004
- 2004-05-29 JP JP2005518198A patent/JP2006513586A/ja active Pending
- 2004-05-29 WO PCT/KR2004/001279 patent/WO2004107418A1/en active Application Filing
- 2004-05-29 CN CNB2004800008915A patent/CN100343953C/zh not_active Expired - Fee Related
- 2004-05-31 TW TW93115506A patent/TWI251265B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021577A (ja) * | 2007-06-13 | 2009-01-29 | Shibaura Mechatronics Corp | アッシング方法およびアッシング装置 |
| JP2012235130A (ja) * | 2007-06-13 | 2012-11-29 | Shibaura Mechatronics Corp | アッシング方法およびアッシング装置 |
| JP2014513868A (ja) * | 2011-03-14 | 2014-06-05 | プラズマ − サーム、エルエルシー | 半導体ウェーハをプラズマ・ダイシングする方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542031B1 (ko) | 2006-01-11 |
| WO2004107418A1 (en) | 2004-12-09 |
| TW200426917A (en) | 2004-12-01 |
| CN1701414A (zh) | 2005-11-23 |
| TWI251265B (en) | 2006-03-11 |
| KR20040103073A (ko) | 2004-12-08 |
| CN100343953C (zh) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006513586A (ja) | 半導体製造工程でのフォトレジスト除去方法 | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| JP2000195789A (ja) | 半導体素子の製造方法 | |
| US20100233871A1 (en) | Method for generating two dimensions for different implant energies | |
| US6902986B2 (en) | Method for defining alignment marks in a semiconductor wafer | |
| TWI798746B (zh) | 製造積體電路裝置的方法與金屬氧化物光阻層 | |
| US20060199393A1 (en) | H20 plasma and h20 vapor methods for releasing charges | |
| JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
| JP2009238868A (ja) | マスクパターンの形成方法 | |
| JP3288675B2 (ja) | 半導体基板上に窒化された界面を形成するための方法 | |
| US20210125830A1 (en) | Method of forming an ashable hard mask and patterning method | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| JP2004198905A (ja) | パターン形成方法 | |
| JP3986927B2 (ja) | 半導体装置の製造方法 | |
| JP2005123314A (ja) | パターン形成方法 | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| US7887875B2 (en) | Method to reduce photoresist poisoning | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| US6689541B1 (en) | Process for forming a photoresist mask | |
| JP2005181758A (ja) | レジストパターン形成方法 | |
| JP3354901B2 (ja) | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 | |
| JPH06124959A (ja) | 半導体装置の製造方法 | |
| TW573031B (en) | Plasma etching gas | |
| TW388068B (en) | A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage | |
| KR100319165B1 (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |