JP2006509353A

JP2006509353A - 色応答を改善したｃｍｏｓイメージャ

Info

Publication number: JP2006509353A
Application number: JP2004557264A
Authority: JP
Inventors: ビシュヌ、ケイ．アガルウォル
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2002-11-27
Filing date: 2003-11-25
Publication date: 2006-03-16
Also published as: US20040149887A1; KR20050086854A; WO2004051980A1; EP1574042A1; US6974718B2; AU2003295837A1; CN1745571A; KR100694761B1; US20040099892A1; US6903394B2; CN1745571B

Abstract

ＣＭＯＳイメージセンサは、様々な感光及び電気素子の少なくとも一方に接続された電荷蓄積コンデンサを有する。各画素に用いるコンデンサの容量は、検知すべき色に合わせて調整する。電荷蓄積コンデンサは、ＣＭＯＳイメージャのフィールド酸化領域の上に全面的に重ねて形成してもよく、画素センサセルの能動エリアの上に全面的に重ねて形成してもよく、あるいはフィールド酸化領域の上に部分的に重ね且つ画素センサセルの能動画素エリアの上に部分的に重ねて形成してもよい。

Description

本発明は、改良型撮像装置に関し、特に蓄積された画素信号を格納するために蓄積コンデンサを使用するＣＭＯＳイメージャに関する。

低コストの撮像装置として、ＣＭＯＳイメージャが普及している。画像配列と関連する処理回路との高度な一体化を可能にする完全互換のＣＭＯＳセンサ技術は、例えばカメラ、スキャナ、マシンビジョンシステム、カーナビゲーションシステム、テレビ電話、コンピュータ入力装置、監視システム、オートフォーカスシステム、スタートラッカー等、数多くのデジタル撮像用途において有益である。

従来の（４Ｔ）ＣＭＯＳイメージャでは、必要とされる機能、すなわち（１）光電変換、（２）記憶ノードにおける影像電荷の蓄積、（３）記憶ノードから出力トランジスタへの電荷の転送とそれに伴う電荷の増幅、（４）記憶ノードを影像電荷蓄積前の既知の状態にリセットすること、ならびにリセット及びピクセルイメージ信号の選択的出力は、画素セルの能動素子が実行する。光変換素子から出力トランジスタにかけて電荷を転送するために転送トランジスタを使用することもある。ＣＭＯＳイメージャ画素の感光素子は典型的には、空乏型ｐ−ｎ接合フォトダイオードか、もしくはフォトゲート下の電界が誘起した空乏領域である。

例えばRhodesの米国特許第6,204,524号、Rhodesらの米国特許第6,310,366号、及びRhodesの米国特許第6,326,652号には、典型的ＣＭＯＳ撮像回路と撮像回路の各種ＣＭＯＳ素子の機能の詳細が記載されており、当該米国特許が開示するＣＭＯＳイメージャは、回収した蓄積電荷を改善するため感光ノードに接続された蓄積コンデンサと、半導体基板内のレトログレードウェルで形成される画素センサセルと、自己整合性接点とをそれぞれ有する。ここに、本明細書の一部を構成するものとして当該米国特許の開示内容を援用する。

ＣＭＯＳイメージャは一般に、感光エリアで回収された電荷を完全に蓄積し利用できないことから、信号対ノイズ比及びダイナミックレンジが劣悪であるという問題を抱えている。そこで、回収電荷蓄積を改善するため、ＣＭＯＳ画素センサセルの感光ノードに接続して用いる蓄積コンデンサが提案された。例えば、Rhodesの米国特許第6,204,524号は、ＣＭＯＳ画素センサセルの感光ノードに電気的に並列接続する平面蓄積コンデンサとトレンチ蓄積コンデンサとの形成を詳述する。

蓄積コンデンサはまた、例えばトランジスタゲートや浮遊拡散領域といった画素センサセルの他の感光及び電気素子の少なくとも一方に電気的に接続された場合にも、かかる各種の感光及び電気素子の少なくとも一方の動作や特性に作用し、有益な結果をもたらす。そのような画素センサセルの各種感光及び電気素子の少なくとも一方に接続されたコンデンサは、イメージャトランジスタの信号を増幅すること、フォトサイトの蓄積容量を増大すること、あるいは低ノイズのデカップリングコンデンサを提供することに役立つ。

Howard E. Rhodes及びJeff McKeeによって２００２年１１月２６日に出願された、同時係属中の米国特許出願第10/303,897号、名称「ＣＭＯＳイメージャ画素設計」には、そのような蓄積コンデンサの例が記載されており、ここに本明細書の一部を構成するものとして当該米国特許の開示内容を援用する。ＣＭＯＳイメージャの画素センサセルの各種感光及び電気素子の少なくとも一方に電気的に接続された蓄積コンデンサは、かかる各種感光及び電気素子の少なくとも一方の動作や特性に作用し、画素センサセルに電荷蓄積能力を加え、電荷増幅を単独で設定し、さらに画素セルのラグおよびスケーラビリティを改善する。１つの実施形態によると、画素センサセルの浮遊拡散領域およびＡＣ接地に電気的に接続する蓄積コンデンサを形成する。この電荷蓄積コンデンサは、画素センサセルを分離しながらフィールド酸化領域を全面的に覆うように形成してもよく、あるいはイメージャの能動エリアを全面的に覆うように形成してもよく、あるいはフィールド酸化エリアの上に部分的に重ね、且つ能動エリアの上に部分的に重ねて形成してもよい。別の実施形態によると、ＣＭＯＳイメージャトランジスタのゲートに、例えば電荷転送トランジスタのゲートに、電気的に接続し且つ並列に接続する電荷蓄積コンデンサを形成し、転送ゲートに対する電圧パルスや転送トランジスタの電荷転送特性を調節する。さらに別の実施形態では、画素センサセルを分離しながら複数の蓄積コンデンサをフィールド酸化領域の上で形成し、さらにイメージャの各種感光素子または電気素子に接続する。例えば、１つの蓄積コンデンサを浮遊拡散領域に接続し、別の蓄積コンデンサを電荷回収領域に接続してもよい。他の実施形態では、画素センサセルの１つまたは複数の他の接続位置にてコンデンサを設けるが、該コンデンサは、フィールド酸化領域の上に全面的に重ねて形成したり、能動画素エリアの上に全面的に重ねて形成したり、あるいはフィールド酸化エリアの部分と能動画素エリアの部分に重ねて形成できる。

画素内の様々な位置で蓄積コンデンサを使用すれば画素動作は向上するが、それらのコンデンサの容量値はどの画素色でも同じであり、さらにそれらのコンデンサは各々の色画素の光子から電荷への変換特性に最適化されていない。

本発明は、ＣＭＯＳイメージャの画素センサセルの各種感光及び電気素子の少なくとも一方に接続し、選択された容量を持つ蓄積コンデンサを備えるＣＭＯＳイメージャを提供する。各コンデンサのサイズは、その接続先に当る画素によって検知される色に基づいて最適化する。

本発明はまた、電荷蓄積コンデンサを内蔵するＣＭＯＳイメージャの画素を形成する方法を提供し、該電荷蓄積コンデンサの容量値は各々の画素色に関連する。

コンデンサの有無と、使用する場合のコンデンサのサイズは、その接続先にあたる画素の色に基づいて決定する。コンデンサは一般に、１から５０フェムトファラド（１０^−１５ファラド）の範囲内である。例えばＲＧＢ色画素構成で、最も好ましくは、赤画素が最小のコンデンサ、約０から２０フェムトファラドを使用し、緑画素が中間範囲、約２から２０フェムトファラドを使用し、青画素が最大のコンデンサ、約３から２０フェムトファラドを使用する。コンデンサのサイズは、各色画素の電子生成との関係で設定する。赤画素が生成する電子が最も少なく、それ故、赤画素は最小のコンデンサを備えるか、もしくはコンデンサを備えない。青画素が生成する電子が最も多いため、青画素は最大のコンデンサを備える。緑画素が生成する電子の量は赤と青の間である。電子生成との関係でコンデンサのサイズを設定すれば、各コンデンサが利用される割合が増す。各色画素の電子生成の関係でサイズを定めたコンデンサを使用することにより、各画素回路の感度が増す。

本発明のその他の利点と特徴は、以下の詳細な説明と、本発明の好適な実施形態を図解する図面から明らかとなろう。

以下の詳細な説明では、本願の一部を成し、本発明を実施できる特定の実施形態を図解で示す添付の図面を参照する。当業者が本発明を実践できるようにこれらの実施形態を詳述するが、他の実施形態も利用できること、そして本発明の主旨と範囲を逸脱することなく本発明を構造的、論理的、及び電気的に変更可能であることを理解されたい。

用語「ウェハ」及び「基板」は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）またはシリコン・オン・サファイア（ＳＯＳ）技術、ドープ及び非ドープ半導体、ベース半導体基礎によって支えられたシリコンのエピタキシャル層、その他半導体構造を含む、半導体をベースとする材料として理解されたい。さらに、以下の説明において「ウェハ」や「基板」に言及する際、ベース半導体構造または基礎における領域や接合部の形成に当ってイ前の処理段階が使われている場合がある。加えて、半導体はシリコンベースでなくともよく、シリコンゲルマニウム、ゲルマニウム、ガリウム砒素、その他半導体材料をベースとしたものでもよい。

用語「画素」は、フォトセンサと光放射を電気信号に変換するトランジスタとを包含するピクチャエレメント単位セルを指す。図面と本明細書の説明とにおいては、説明のため典型的な画素を示しており、イメージャにおける全ての画素の作製は一般に、同様に同時に進行する。

本明細書で開示する画素の製造方法は、先に言及したHoward E. Rhodes及びJeff McKeeの名で２００２年１１月２６日に出願された関連米国特許出願第10/303,897号、名称「ＣＭＯＳイメージャ画素設計」において教示されている。

ここで図面（図面中、同様の要素については同様の参照番号で示す）を参照すると、図１は、本発明の第１の典型的な実施形態を示すものである。画素センサセル１００は、フィールド酸化領域を覆い、浮遊拡散領域１３０に電気的に接続し、さらに接地に電気的に接続する蓄積コンデンサ１９９を有するものとして示されている。以下でさらに詳細に説明するように、蓄積コンデンサ１９９は、イメージャの感光エリアを遮らないように形成する。加えて蓄積コンデンサ１９９は、浮遊拡散領域１３０を遮ることなく、フィールド酸化領域１１５を全面的に覆うように形成する。ただし、それとは別に、要求に応じ、蓄積コンデンサ１９９を能動画素エリアの上に全面的に重ねて形成してもよく、あるいはフィールド酸化エリアの上に部分的に重ね、且つ能動エリアの上に部分的に重ねて形成してもよい。

なお、以下では、主として図１に示した４トランジスタ（４Ｔ）画素セルでの使用に関して本発明を説明するが、本発明は３トランジスタ（３Ｔ）セルやその他の構成にも応用できる。以下で詳細に説明するように、３Ｔセルは、電荷転送トランジスタを省く点が４Ｔセルと異なる。

図１を参照すると、蓄積コンデンサ１９９は、浮遊拡散領域１３０と接地との間で電気的に接続される。あるいはまた、浮遊拡散領域１３０と電圧源との間でコンデンサ１９９を接続できる。図１に示す４つのトランジスタは、それぞれのゲート、すなわち転送トランジスタゲート１２８と、リセットトランジスタゲート１３２と、ソースフォロワトランジスタゲート１３６と、行選択トランジスタゲート１３８とで識別できる。図１に示す構成では、フォトダイオード１２５によって回収された信号を蓄積コンデンサ１９９が増幅する。

蓄積コンデンサ１９９のサイズは、画素によって検知される色に基づいて決定する。本発明の典型的な実施形態によると、画素は、加法混色の赤−緑−青色空間に基づく撮像配列の部分を成す。あるいは、減法混色のシアン−イエロー−マゼンタ色空間等、他の色構成を利用することもできる。

図９に示すベイヤーフィルタ９００等のフィルタを、画素上に配置する。このベイヤーフィルタのパターンは、緑及び赤フィルタの行と青及び緑フィルタの行とが交番する。図９では、縦線の網掛けで赤フィルタ９０２を示し、左上がり斜線の網掛けで緑フィルタ９０４を示し、横線の網掛けで青フィルタ９０６を示している。これらのフィルタが、各画素に有色光を提供する。本発明によると、赤色光を検知するよう指定された画素には、約０から２０フェムトファラド範囲のサイズが小さい蓄積コンデンサ１９９を設ける。緑色光を検知するよう指定された画素は、約２から２０フェムトファラド範囲の中サイズを有する。青色光を検知するよう指定された画素は、約３から２０フェムトファラド範囲の大きいサイズを有する。

図２を参照しつつ、本発明の第２の実施形態の画素セル２００の構造を説明する。既に図１を参照し説明したとおり、同様の参照番号が同様の要素を示すことを理解されたい。図２の構造が前記の実施形態と異なる点は、その蓄積コンデンサ２９９を、前記の実施形態のように浮遊拡散領域１３０に接触させるのではなく、フォトダイオード１２５と接触させて形成することである。第２の実施形態の処理は、蓄積コンデンサ２９９の電極を前記の実施形態のように浮遊拡散領域１３０に接続するのではなく、フォトダイオードのドープされた転送領域に接続する金属接点を形成するという点を除き、前の実施形態の作製に用いる処理と同様である。ここでも蓄積コンデンサ２９９は、フィールド酸化領域１１５の上に全面的もしくは部分的に重ねて形成しても、画素センサセルの能動エリアの上に全面的もしくは部分的に重ねて形成してもよい。蓄積コンデンサ２９９をフィールド酸化領域１１５の上に全面的に重ねて形成する場合には、感光エリアのサイズを減らさずとも蓄積コンデンサ２９９によってイメージャの電荷蓄積容量が向上するという利点がある。

ここでも、コンデンサ２９９のサイズは、画素の色により、図１を参照して説明した要領で設定する。したがって、赤色光を検知するよう指定された画素のコンデンサ２９９は、０から２０フェムトファラド範囲の小さいサイズを有する。緑色光を検知するよう指定された画素では、コンデンサ２９９が約２から２０フェムトファラド範囲の中サイズを有する。青色光を検知するよう指定された画素では、コンデンサ２９９が３から２０フェムトファラド範囲の大きいサイズを有する。

図３は、本発明の別の実施形態を図示するものであり、この実施形態では、２つの異なる蓄積コンデンサを画素センサセル３００の２つの異なる要素に接続する。例えば、図３に示した蓄積コンデンサ３９９ａはフォトダイオード１２５に接続し、蓄積コンデンサ３９９ｂは浮遊拡散領域１３０に接続する。画素センサセル３００（図３）の両蓄積コンデンサ３９９ａ,３９９ｂは、画素セルの感光エリアを減らさずにフィールド酸化領域１１５を全面的に覆うように形成してもよく、あるいはフィールド酸化領域１１５の上に部分的に重ねて形成してもよい。画素センサセル３００の蓄積コンデンサ３９９ａ,３９９ｂはまた、画素セルの感光エリアを全面的に覆うように形成してもよく、あるいは能動エリアの上に部分的に重ねて形成してもよい。

ここでも、コンデンサ３９９ａ,３９９ｂのサイズは、画素の色に従い、図１を参照し説明した要領で設定する。したがって、赤色光を検知するよう指定された画素のコンデンサ３９９ａ,３９９ｂは合わせて、０から２０フェムトファラド範囲の小さいサイズを持つ。緑色光を検知するよう指定された画素では、コンデンサ３９９ａ,３９９ｂが約２から２０フェムトファラド範囲の中サイズを持つ。青色光を検知するよう指定された画素では、コンデンサ３９９ａ,３９９ｂが３から２０フェムトファラド範囲の大サイズを持つ。

図３の、画素センサセル３００の蓄積コンデンサ３９９ａ,３９９ｂを形成するための処理は上記の実施形態の処理段階とほぼ同じだが、（１つのコンデンサではなく）２つのコンデンサをフィールド酸化領域の上に形成する。加えて、接点３４６（図３）および接点３４７（図３）は、蓄積コンデンサ３９９ａ,３９９ｂの低位電極の各々を、ドープされた転送領域１２６と、浮遊拡散領域１３０とにそれぞれ接続する。接点３４６,３４７は好ましくは、ドープされたポリシリコン等の導電性材料で形成するか、あるいはチタニウム／窒化チタン／タングステン等の金属で形成する。接点３４６,３４７のための穴を形成するため、光蝕刻法を用いてエッチングすべきエリアを定め、後ほどその穴に導電性材料を沈着させる。

図３は、２つの蓄積コンデンサ３９９ａ,３９９ｂのみを図示するが、本発明がこの実施形態に限定されないことを理解されたい。よって本発明は、フィールド酸化領域の上に全面的もしくは部分的に形成され、さらに画素センサセルの各種感光及び電気素子の少なくとも一方に接続する、複数のそのような蓄積コンデンサの形成を視野に入れるものである。それらの蓄積コンデンサの総容量は、関連する画素によって検知される色に基づいて選ぶ。

図４から図６は、本発明の別の実施形態を図示したものであり、かかる実施形態によると、蓄積コンデンサは、前の実施形態のように接地ソースに接続するのではなく、４Ｔセルの４つのトランジスタの１つのゲートに接続する。例えば、図４に図示した蓄積コンデンサ４９９は、フィールド酸化領域１１５の上に全面的もしくは部分的に重ねて形成され、フォトダイオード１２５と転送トランジスタ１２８のゲートスタック１２７との両方に接続する。別の典型的実施形態で、図５に示す蓄積コンデンサ５９９は、フィールド酸化領域１１５の上に形成され、浮遊拡散領域１３０と転送トランジスタ１２８のゲートスタック１２７との両方にも接続する。さらに別の典型的な実施形態によると、図６の蓄積コンデンサ６９９はフィールド酸化領域１１５の上で形成され、さらに浮遊拡散領域１３０とリセットトランジスタ１３６のゲートとの両方に接続する。

かくして、赤色光を検知するよう指定された画素のコンデンサ４９９,５９９及び６９９は、それぞれ０から２０フェムトファラド範囲の小サイズを有する。緑色光を検知するよう指定された画素では、コンデンサ４９９,５９９及び６９９が約２から２０フェムトファラド範囲の中サイズを有する。青色光を検知するよう指定された画素では、コンデンサ４９９,５９９及び６９９が３から２０フェムトファラド範囲の大きいサイズを有する。

かくして、赤色光を検知するよう指定された画素のコンデンサ７９９は、０から２０フェムトファラド範囲の小サイズを有する。緑色光を検知するよう指定された画素では、コンデンサ７９９が約２から２０フェムトファラド範囲の中サイズを有する。青色光を検知するよう指定された画素では、コンデンサ７９９が３から２０フェムトファラド範囲の大きいサイズを有する。

図４から図６に示した実施形態の各々において、蓄積コンデンサ４９９,５９９及び６９９を作製する処理段階は、他の実施形態の製造に用いる処理段階とほぼ同じであるが、蓄積コンデンサ４９９,５９９及び６９９のそれぞれの上位電極を第１の実施形態のように地電位に接続するのではなく、前述のとおり、ＣＭＯＳイメージャの他の素子、例えば画素センサセルのトランジスタ４個の内の１つのゲートに接続する。

図７は、本発明のさらなる実施形態を図示するものである。本実施形態によると、例えば図２を参照して説明した４トランジスタ（４Ｔ）セルではなく、３トランジスタ（３Ｔ）セルの一部として、フィールド酸化領域１１５の上で蓄積コンデンサ７９９を形成する。図７の構造と図２の構造との唯一の違いは、図２の構造に追加の第４のトランジスタ、すなわち転送トランジスタ１２８が含まれていることである。かくして、図７の蓄積コンデンサ７９９は、フィールド酸化領域１１５の上に全面的もしくは部分的に重ねて形成してもよく、フォトダイオード１２５と浮遊拡散領域１３０とに接続してもよい。蓄積コンデンサ７９９を作製するための処理段階は、上述した他の実施形態を製造するための処理段階とほぼ同じだが、蓄積コンデンサ７９９はフィールド酸化領域の上で単独で形成され、転送トランジスタの転送ゲートと同時には形成されない。

図８に示すように、典型的プロセッサシステム６００は、前記の構造を備える画素の配列を有するＣＭＯＳイメージセンサ４２を含む。このプロセッサシステムは、ＣＭＯＳイメージセンサを含みうるデジタル回路装備システムの典型である。そのようなシステムには、コンピュータシステム、カメラシステム、スキャナ、マシンビジョン、カーナビゲーション、テレビ電話、監視システム、オートフォーカスシステム、スタートラッカーシステム、動作検知システム、画像安定化システム、ハイビジョンテレビのためのデータ圧縮システム等があるが、それらに限定されず、いずれも本発明を利用できる。

例えば、コンピュータシステムのようなプロセッサシステムは一般に、バス６５２上で１つまたは複数の入力／出力（Ｉ／Ｏ）装置６４６と通信する中央演算処理装置（ＣＰＵ）、例えばマイクロプロセッサを備える。ＣＭＯＳイメージセンサ６４２もまた、バス６５２上でシステムと通信する。コンピュータシステム６００はまた、ランダムアクセスメモリ（ＲＡＭ）６４８を含み、さらにコンピュータシステムの場合は、フロッピーディスクドライブ６５４やコンパクトディスク（ＣＤ）ＲＯＭドライブ６５６等の周辺装置を、あるいはフラッシュメモリカード６５７を内蔵することもあり、これらもまたバス６５２上でＣＰＵ６４４と通信する。プロセッサ６５４と、ＣＭＯＳイメージセンサ６４２と、メモリ６４８とを単一のＩＣチップ上に集積することが望ましい場合もある。

以上の説明及び図面は、単に本発明の特徴と利点とを実現する典型的な実施形態を例証するものと理解されたい。本発明の主旨及び範囲から逸脱することなく、特定の処理条件や構造を変更及び代用することができる。よって本発明は、これまでの説明と図面とによって制限されるものと見なすべきではなく、添付の請求の範囲によってのみ制限される。

ここまで、フォトゲートと浮遊拡散領域とを有するＣＭＯＳ撮像回路に具体的に言及しつつ、本発明を説明してきたが、本発明にはさらに広い応用範囲があり、いかなるＣＭＯＳ撮像装置でも本発明を使用し得る、ということに重ねて注意されたい。また、典型的なコンデンサ構造を説明してきたが、コンデンサ構造を多様に変形することもできる。同様に、上記の処理は、本発明の作製に用いることができる数多くの処理の一例に過ぎない。例えば、これまで平面コンデンサの形成に言及しつつ本発明を説明してきたが、本発明は他のコンデンサ構造、例えばトレンチコンデンサにも応用できる。

上記および添付の図面は、本発明の特徴と利点とを実現可能な典型的な実施形態を示したものに過ぎない。図示し、本明細書で詳述した実施形態は、本発明を制限するものではない。本発明は、添付の請求の範囲によってのみ制限される。

本発明の第１の実施形態による画素センサセルの概略図。本発明の第２の実施形態によって作製した画素センサセルの概略図。本発明の第３の実施形態によって作製した画素センサセルの概略図。本発明の第４の実施形態によって作製した画素センサセルの概略図。本発明の第５の実施形態によって作製した画素センサセルの概略図。本発明の第６の実施形態によって作製した画素センサセルの概略図。本発明の第７の実施形態によって作製した画素センサセルの概略図。本発明の画素センサセルを利用する処理システムを示す図。本発明の画素センサ配列と併せて使用するベイヤーフィルタを示す図。

符号の説明

１００画素センサセル
１２５フォトダイオード
１２８転送トランジスタ（ゲート）
１３０浮遊拡散領域
１３２リセットトランジスタ（ゲート）
１３６ソースフォロワトランジスタ（ゲート）
１３８行選択トランジスタ（ゲート）

Claims

撮像画素であって、
光エネルギーを電荷に変換するためのフォトセンサと、
前記フォトセンサによって生成される電荷を電気信号に変換するための出力トランジスタと、
前記電荷を蓄積するためのコンデンサとを備え、前記コンデンサのサイズが前記撮像画素の色応答特性に関連する、撮像画素。
前記フォトセンサの色が赤で、前記コンデンサの蓄積容量が約０フェムトファラドと約２０フェムトファラドとの間である、請求項１に記載の撮像画素。
前記フォトセンサの色が緑で、前記コンデンサの蓄積容量が約２フェムトファラドと約２０フェムトファラドとの間である、請求項１に記載の撮像画素。
前記フォトセンサの色が青で、前記コンデンサの蓄積容量が約３フェムトファラドと約２０フェムトファラドとの間である、請求項１に記載の撮像画素。
前記蓄積コンデンサが平板コンデンサである、請求項１に記載の撮像画素。
前記蓄積コンデンサが第１の電極と、第２の電極と、前記第１及び第２の電極間の誘電層とを含む平板コンデンサである、請求項５に記載の撮像画素。
前記フォトセンサ及び出力トランジスタ間で電荷を転送するためのトランジスタをさらに備える、請求項６に記載の撮像画素。
前記蓄積コンデンサの前記第２の電極が前記転送トランジスタのゲートに接続する、請求項６に記載の撮像画素。
前記蓄積コンデンサが金属接点によって前記電荷回収領域に接続する、請求項１に記載の撮像画素。
イメージャ画素であって、
基板内に形成されるフォトセンサと、
前記フォトセンサから電荷を回収するため前記基板内に形成される電荷回収領域と、
前記電荷回収領域に電気的に接続する電荷蓄積コンデンサとを備え、前記コンデンサの蓄積容量が前記フォトセンサの色に依拠する、イメージャ画素。
前記電荷蓄積コンデンサが前記フィールド酸化領域の上に全面的に重ねて形成される、請求項１０に記載のイメージャ画素。
前記電荷蓄積コンデンサが前記能動エリアの上に全面的に重ねて形成される、請求項１０に記載のイメージャ画素。
前記電荷蓄積コンデンサが前記フィールド酸化領域の上に部分的に重ねて形成される、請求項１０に記載のイメージャ画素。
前記電荷蓄積コンデンサが前記能動エリアの上に部分的に重ねて形成される、請求項１０に記載のイメージャ画素。
前記蓄積コンデンサが第１の電極と、第２の電極と、前記第１及び第２の電極間の絶縁層とを含む平板コンデンサである、請求項１０に記載のイメージャ画素。
前記転送電荷領域が電気接点によって前記第１の電極に接続する、請求項１５に記載のイメージャ画素。
前記第２の電極がさらに転送トランジスタのゲートに接続する、請求項１６に記載のイメージャ画素。
前記転送電荷領域に転送され前記転送電荷領域で蓄積された電荷を出力するためのソースフォロワトランジスタをさらに備え、前記ソースフォロワトランジスタのゲートが前記転送電荷領域に近接するように形成される、請求項１０に記載のイメージャ画素。
前記第２の電極がさらに前記ソースフォロワトランジスタのゲートに接続する、請求項１８に記載のイメージャ画素。
前記フォトセンサがＣＭＯＳイメージャ内で使用される、請求項１０に記載のイメージャ画素。
撮像装置内で使用するフォトセンサであり、前記フォトセンサが、
基板内に形成されるフィールド酸化領域と、
前記基板内で前記フィールド酸化領域に近接させて形成される第１の導電型のドープ層と、
前記ドープ層内に形成される電荷回収領域と、
前記ドープ層内で前記電荷回収領域に近接するように形成される第２の導電型の第１のドープ領域と、
前記電荷回収領域で回収された電荷を蓄積するために、前記基板の上で前記第１のドープ領域に近接するように形成され、且つ前記第１のドープ領域に接続する第１の蓄積コンデンサであって、前記フィールド酸化領域と前記フォトセンサの能動エリアとの内少なくとも１つの上に少なくとも部分的には重ねて形成される第１の蓄積コンデンサと、
前記電荷回収領域から電荷を受け取るための転送電荷領域と、
前記転送電荷領域に接続する第２の蓄積コンデンサとを備え、前記それらの蓄積コンデンサの蓄積容量が前記フォトセンサの色に基づいて選択される、フォトセンサ。
前記第２の蓄積コンデンサが、前記フィールド酸化領域と前記能動エリアとの内少なくとも１つの上に少なくとも部分的に重ねて形成される、請求項２１に記載のフォトセンサ。
前記第１及び第２のコンデンサが前記フィールド酸化領域の上に全面的に重ねて形成される、請求項２１に記載のフォトセンサ。
前記第１及び第２のコンデンサが前記能動エリアの上に全面的に重ねて形成される、請求項２１に記載のフォトセンサ。
前記第１の導電型がｐ型であり、前記第２の導電型がｎ型である、請求項２１に記載のフォトセンサ。
前記転送電荷領域に転送され前記転送電荷領域で蓄積された電荷を出力するためのソースフォロワトランジスタをさらに備え、前記ソースフォロワトランジスタのゲートが前記転送電荷領域に近接するように形成される、請求項２１に記載のフォトセンサ。
前記フォトセンサがＣＭＯＳイメージャ内で使用される、請求項２１に記載のフォトセンサ。
ＣＭＯＳイメージャシステムであって、
（ｉ）プロセッサと、
（ｉｉ）前記プロセッサに連結するＣＭＯＳ撮像装置とを備え、前記ＣＭＯＳ撮像装置が、
基板内でフィールド酸化領域に近接するように形成される第１の導電型のドープ層と、
前記ドープ層内に形成される電荷回収領域と、
前記ドープ層内で前記電荷回収領域に近接するように形成される第２の導電型の第１のドープ領域と、
前記フィールド酸化領域の上に全面的に重ねて形成される電荷蓄積コンデンサとを備え、
前記コンデンサの蓄積容量が前記フォトセンサの色に基づいて選択される、ＣＭＯＳイメージャシステム。
前記ドープ層内の前記電荷回収領域の部分に近接して、且つ前記第１のドープ領域の反対側に形成される第２の導電性の第２のドープ領域をさらに備える、請求項２８に記載のシステム。
前記第２のドープ領域に蓄積された電荷を前記第１の導電型の前記ドープ層で形成された前記第２の導電型の第３のドープ領域に転送するための転送トランジスタをさらに備え、前記転送トランジスタのゲートが前記第２のドープ領域に近接するように形成される、請求項２９に記載のシステム。
前記第３のドープ領域に転送され前記第３のドープ領域で蓄積された電荷を出力するためのソースフォロワトランジスタをさらに備え、前記ソースフォロワトランジスタのゲートが前記第３のドープ領域に近接するように形成される、請求項３０に記載のシステム。
電荷蓄積を改善したＣＭＯＳイメージャを形成する方法であって、
第１の導電型のドープ層を有する半導体基板を設ける段階と、
前記ドープ層内に第２の導電型の第１のドープ領域を形成する段階であって、前記第１のドープ領域がフィールド酸化領域に近接する、第１のドープ領域を形成する段階と、
前記フィールド酸化領域と前記イメージャの能動エリアとの内少なくとも１つの上を全面的に覆う電荷蓄積コンデンサを形成する段階と、
前記第１のドープ領域と前記電荷蓄積コンデンサとの間で接点を形成する段階とを含み、前記コンデンサの蓄積容量が前記フォトセンサの色に基づいて選択される、ＣＭＯＳイメージャを形成する方法。
前記電荷蓄積コンデンサが前記フィールド酸化領域の上に全面的に重ねて形成される、請求項３２に記載の方法。
前記電荷蓄積コンデンサが前記能動エリアの上に全面的に重ねて形成される、請求項３２に記載の方法。
前記電荷蓄積コンデンサが、
前記フィールド酸化領域を含む前記基板上に第１の導電層を形成することと、
前記第１の導電層の上に誘電層を形成することと、
前記誘電層の上に第２の導電層を形成することと、
によって形成される、請求項３２に記載の方法。
前記第１の電極が窒化チタン層、ドープポリシリコン層、または粗面化ポリシリコン層である、請求項３５に記載の方法。
前記第２の電極がプラチナ金属層、タングステン金属層、窒化チタン層、またはドープポリシリコン層である、請求項３５に記載の方法。
電荷回収エリアから電荷を転送するために、前記ドープ層において前記第１のドープ領域から離間させて前記第２の導電型の第２のドープ領域を形成することと、
前記ドープ層において前記第２のドープ領域から離間させて前記第２の導電型の第３のドープ領域を形成することであって、前記第３のドープ領域が読取回路への電荷の転送を達成する、第３のドープ領域を形成することと、
前記ドープ層において前記第３のドープ領域から離間させて前記第２の導電型の第４のドープ領域を形成することと、をさらに含み、前記第４のドープ領域が前記ＣＭＯＳイメージャのリセットトランジスタ用のドレインである、請求項３５に記載の方法。
前記第１の導電型がｐ型であり、前記第２の導電型がｎ型である、請求項３８に記載の方法。
前記ドープ層の上の前記第１及び第２のドープ領域間にフォトゲートを形成することをさらに含む、請求項３８に記載の方法。
電荷蓄積を改善したＣＭＯＳイメージャを形成する方法であって、
第１の導電型のドープ層を有する半導体基板を設ける段階と、
前記半導体基板内にフィールド酸化領域を形成する段階と、
前記フィールド酸化領域及び前記基板上に第１の導電層を形成する段階と、
前記第１の導電層上に絶縁層を形成する段階と、
前記絶縁層上に第２の導電層を形成する段階と、
前記ＣＭＯＳイメージャの蓄積コンデンサと電気素子とを形成するために前記第１の導電層と、前記絶縁層と、前記第２の導電層とをパターン化する段階とを含み、前記蓄積コンデンサが前記フィールド酸化領域上に全面的に重なり且つ前記フィールド酸化領域に接するよう形成され、前記コンデンサの蓄積容量が前記フォトセンサの色に基づいて選択される、ＣＭＯＳイメージャを形成する方法。
前記ドープ層内で前記フィールド酸化領域に近接させて第２の導電型の第１のドープ領域を形成することと、
前記ドープ層内で前記第１のドープ領域から離間させて前記第２の導電型の第２のドープ領域を形成することと、
前記ドープ層内で前記ドープ領域から離間させ且つ前記電気素子に近接させて前記第２の導電型の第３のドープ領域を形成することと、
前記ドープ層内で前記第３のドープ領域から離間させて前記第２の導電型の第４のドープ領域を形成することとさらに含む、請求項４１に記載の方法。
前記第１の導電型がｐ型であり、前記第２の導電型がｎ型である、請求項４２に記載の方法。
前記第１のドープ領域と、前記第２のドープ領域と、前記第３のドープ領域と、前記第４のドープ領域とが約１×１０^１５イオン／ｃｍ^２から約１×１０^１６イオン／ｃｍ^２のドーパント濃度でドープされる、請求項４３に記載の方法。
前記電気素子が転送ゲートである、請求項４４に記載の方法。
リセットトランジスタとソースフォロワトランジスタとを形成することをさらに含む、請求項４５に記載の方法。
撮像センサであって、
撮像画素の配列と、
色検知のため各画素を顕色させる、前記配列上に配置された多色フィルタとを備え、各画素がコンデンサに接続されたフォトセンサを含み、前記コンデンサのサイズが前記画素によって検知されるそれぞれの色によって決定する、撮像センサ。
前記多色フィルタがベイヤーフィルタである、請求項４７に記載の撮像センサ。
画素を顕色させて赤を検知し、各赤画素が約０フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項４７に記載の撮像センサ。
画素を顕色させて緑を検知し、各緑画素が約２フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項４７に記載の撮像センサ。
画素を顕色させて青を検知し、各青画素が約３フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項４７に記載の撮像センサ。
画素を顕色させてシアン、イエロー、及びマゼンタの１つを検知する、請求項４７に記載の撮像センサ。
撮像センサを形成する方法であって、
撮像画素の配列を設けることと、
色検知のため各画素を顕色させる多色フィルタを前記配列上に配置することとを含み、各画素がコンデンサに接続されたフォトセンサを含み、前記コンデンサのサイズが前記画素によって検知されるそれぞれの色によって決定する、撮像センサを形成する方法。
前記多色フィルタがベイヤーフィルタである、請求項５３に記載の撮像センサを形成する方法。
画素を顕色させて赤を検知し、各赤画素が約０フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項５３に記載の撮像センサを形成する方法。
画素を顕色させて緑を検知し、各緑画素が約２フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項５３に記載の撮像センサを形成する方法。
画素を顕色させて青を検知し、各青画素が約３フェムトファラドと約２０フェムトファラドとの間のサイズを有するコンデンサを備える、請求項５３に記載の撮像センサを形成する方法。
画素を顕色させてシアン、イエロー、及びマゼンタの１つを検知する、請求項５３に記載の撮像センサを形成する方法。