JP2006509293A - ポータブルコンピュータ内の災害時リカバリポート - Google Patents

Abstract

コンピュータデバイス内の破損した命令を更新するアーキテクチャである。コンピュータデバイスはブートローダルーチンを記憶するためのフラッシュメモリ（４１８）と、コンピュータデバイス内にあり、バウンダリスキャンバス上に作用的に配置された、ブートローダルーチンを処理するための少なくとも１つのバウンダリスキャンデバイス（５０８）とを格納するためのハウジング（５００）を含んでいる。ハウジングは更新された命令がそれを介して伝送され、電力が供給されるバウンダリスキャンポートを含んでいる。ポートはラベル、カバーの下、またはバッテリウェルのようなデバイスのオーナーによるアクセスが制限される位置に隠されている。

Description

本発明はＪＴＡＧ（もしくはバウンダリスキャン）デバイスに関し、特にＪＴＡＧデバイスへのアクセスに関する。

ほとんどのポータブルコンピュータはオンボードフラッシュメモリのソフトウェア更新を促進するブートローダルーチンを含んでいる。ブートローダ自体もオンボードフラッシュメモリ内にある。稀であるが、ハンディなポータブルコンピュータ内部のフラッシュメモリ内に記憶されたソフトウェアが壊滅的に破損して、ブートローダも破損することがある。このような状態では外部ホストは破損したフラッシュメモリを更新できなくなる。通常の環境では、ブートローダを修復するにはポータブルコンピュータを分解し、プリント基板（ＰＣＢ）をテストフィクスチャに取り付けなければならない。ブートローダの修復後に、残りのシステムソフトウェアをダウンロード可能である。

さらに、ＰＣＢ上には典型的には特別のプログラミングピンを介してしかプログラミングできないプログラム可能論理集積回路（ＩＣ）がある。これらのピンは通常は外部からのアクセスはできない。したがって、プログラム可能論理を更新し、またはフラッシュメモリに記憶された壊滅的に破損したソフトウェアを回復するには、製品のケースを開けなければならない。

コンピュータのケースの外側から特定のプログラミング接点にアクセスできるようにする方法が必要である。

本明細書に開示され、特許請求されている本発明はその１つの態様では、コンピュータデバイス内の破損した命令を更新するアーキテクチャを含んでいる。コンピュータデバイスはブートローダルーチンを記憶するためのフラッシュメモリを格納するためのハウジングと、コンピュータデバイス内にあり、バウンダリスキャンバス上に作用的に配置された、ブートローダルーチンを処理するための少なくとも１つのバウンダリスキャンデバイスとを含んでいる。ハウジングは、更新された命令がそれを経て伝送され、電力が供給されるバウンダリスキャンポートを含んでいる。このポートはラベル、カバーの下、またはバッテリウェルのようなデバイスのオーナーによるアクセスが制限される位置に隠されている。

本発明の別の態様では、コンピュータデバイス内のバウンダリスキャンデバイスをプログラムするためのアーキテクチャが提供される。バウンダリスキャンデバイスはコンピュータデバイスのハウジング内のバウンダリスキャンバス上に配置される。バウンダリスキャンバスは開かれないハウジングを経てバウンダリスキャンポートを介してアクセスされ、これを横切ってプログラム命令がバウンダリスキャンデバイスに伝送される。コンピュータデバイスに電力を供給し、これにプログラム命令を伝送するために、バウンダリスキャンポートを介してインターフェースモジュールがコンピュータデバイスにインターフェースされ、インターフェースモジュールはコンピュータデバイスのバッテリウェル内およびバッテリウェル外の少なくとも一方でコンピュータデバイスにインターフェースする。

本発明のさらに別の態様では、コンピュータにより実行可能な命令を記憶するためのメモリを格納するハウジングと、コンピュータにより実行可能な命令を処理するための、ハウジング内部にあり、バウンダリスキャンバス上に作用的に配置された少なくとも１つのバウンダリスキャンデバイスとを含むコンピュータデバイス内の命令を更新するためのシステムが提供される。このシステムはコンピュータデバイスにインターフェースして、これを横切ってコンピュータにより実行可能な命令の更新バージョンをフラッシュメモリ内に記憶するために伝送するインターフェースモジュールと、インターフェースモジュールと作用的に通信する制御モジュールとを含んでいる。制御モジュールは命令がコンピュータデバイス内で更新されている間にインターフェースモジュールを介してコンピュータデバイスに電力を供給することができる。あるいは、インターフェースモジュールはコンピュータデバイスに電力を供給し、かつこれにプログラム命令を伝送するためにバウンダリスキャンポートを介してコンピュータデバイスにインターフェースすることによって、更新工程中にそれだけでコンピュータデバイスに電力を供給し、インターフェースモジュールはコンピュータデバイスのバッテリウェル内およびバッテリウェル外の少なくとも一方で前記ピュータデバイスにインターフェースする。

上記の目的およびそれに関連する目的を達成するため、以下の説明および添付図面に関連して本発明のある例示的な態様が本明細書に記載される。しかし、これらの態様は本発明の原理を利用できる様々な方法の幾つかを示すだけに過ぎず、本発明はこれらの態様およびこれらと同等の態様のすべてを含むことを意図するものである。本発明のその他の利点および新規の特徴は、図面と共に検討すれば本発明の以下の詳細な説明から明らかになろう。

ここで図面を参照して本発明を詳細に説明するが、全体を通して同様の参照番号は同様の要素を示すために用いられる。下記の記述では説明目的のため、本発明の完全な理解をもたらすために多くの特定の細部が開示される。しかし、本発明はこれらの特定の細部がなくても実施できることは明らかである。別の例では、本発明の説明をし易くするため、公知の構造およびデバイスはブロック図で示されている。

本発明はコンピュータのケースの外側から特定のプログラミング接点のセットにアクセスできるようにすることによって上記の課題を解決する。これはラベル、溝、またはその他の防護ドアの下にピン接点を配置することによって達成可能である。このような配置によって、技術者がコンピュータのケースを開けなくても災害時のリカバリを促進する信号のセットにアクセスすることが可能になろう。

ほとんどのポータブルコンピュータはＪＴＡＧ（ジョイントテストアクショングループ）のデバッグ能力を備えたプロセッサを含んでいる。ＪＴＡＧは稠密にパックされた回路の１つまたは複数のチップをソフトウェア制御ベースでテストアクセスポイントを経てテストできるようにオンボードのチップ入力／出力テスト能力を開発した北米チップ企業共同体である。バウンダリスキャンとしても知られている１９８０年代に開発され、現在はＩＥＥＥ １１４９．１標準規格として１９９０年に既定されたＪＴＡＧによって、デジタルデバイスの内部レジスタへの完全なアクセスが可能である。内部チップレジスタ（すなわちＴＤＩ（テストデータイン）、ＴＤＯ（テストデータアウト）、ＴＣＫ（テストクロック）、ＴＭＳ（テストモード選択）、およびＴＲＳＴ（パワーアップリセットの代わりのテストリセット））にアクセスするためにバウンダリスキャンインターフェースには５本の信号線しか必要ない。さらに、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）およびＣＰＬＤ（コンプレックスプログラマブルロジックデバイス）のような多くのプログラム可能な論理デバイスはプログラミングおよび構成のためにＪＴＡＧアーキテクチャを使用している。ＪＴＡＧはさらに縦列接続トポロジーをもサポートする。このように、すべてのマイクロプロセッサおよびＣＰＬＤのような他の幾つかのデバイスを単一のＪＴＡＧチェーンに含めることができる。このようにして、技術者はピンおよびその他のポートにアクセスするためにデバイスのケースを開けずに、ＪＴＡＧ接点を介して（すなわち５個のＪＴＡＧピン＋アース）コンピュータデジタルシステム内の全てではないにせよほとんどのチップにアクセスすることが可能である。

最初に図面を参照すると、図１はリカバリ可能なコンピュータデバイスのバッテリウェル内に機械的かつ電気的に適合するリカバリインターフェースモジュール１００内に本発明を実装した斜視図を示している。背面から図示されているように、インターフェースモジュール１００はバッテリコンポーネントカバー１０４で囲われたバッテリコンパートメント１０２を含んでいる。バッテリコンパートメント１０２は外部電源を使用できないような用途で備えられる。リカバリ動作が外部電源を使用できる場合は、電力および通信信号をリカバリモジュール１００に、またリカバリ可能なデバイス（図示せず）にも伝導可能な電力および信号ケーブル１０６も備えられる。ケーブル１０６は電力および信号をリカバリ可能なデバイスにインターフェースするための幾つかの電力および信号ピン１１０を有するインターフェースコネクタ１０８を含んでいる。インターフェースモジュール１００から出るケーブル１０６はＪＴＡＢ制御モジュール（図示せず）に接続して、双方の間で信号をインターフェースする。インターフェースモジュール１００に実装されたバッテリからバッテリ電力を供給する代わりに、インターフェースモジュール１００は、バッテリ電力をリカバリ可能なデバイスのバッテリシステムに直接送るように構成できる。

モジュール１００のバッテリを再充電可能である場合、モジュール１００はモジュールのバッテリを再充電するための再充電回路を含むことができることが分かる。この実装では、その後、ケーブル１０６はモジュール１００の充電回路にＡＣ電力を供給する。あるいは、充電回路はバッテリがそこから充電されるＪＴＡＧ制御モジュールのような外部モジュールである。モジュール１００がバッテリを含んでいる場合、コンピュータのサービス施設は、外部電源が使用できることを確実にする必要なく、プログラム可能論理ＩＣ内にコードをリライトするために内部デジタル論理に容易かつ迅速にアクセスできる。この構造によってさらに、整備のためにデバイスをサービス施設に運ぶ代わりに技術者がデバイスの据付け場所に出向く必要がある現場環境での動作も容易になる。

ここで図２を参照すると、図１のリカバリモジュール１００の前面斜視図が示されている。モジュール１００はリカバリ可能なデバイスに電力を伝導するためのバッテリインターフェースコネクタ２００を含んでいる。モジュール１００はさらにＪＴＡＧインターフェースピンコネクタ２０２を含んでいる。ピンコネクタ２０２はリカバリ可能なデバイスのＪＴＡＧパッドの組合せコネクタに接触するための幾つかのピン２０４を含んでいる。使用されるピン２０４の種類はポゴ形式のピンまたはリカバリデバイスのＪＴＡＧ組合せコネクタと互換性があるどのような形式のピンでもよい。

ここで図３を参照すると、モジュール１００が適合するリカバリ可能なコンピュータデバイス３００の斜視図が示されている。この特定の実施形態では、モジュール１００のモジュールＪＴＡＧコネクタ２０２は、開かれないハウジングのポート開口内に構成され、リカバリ可能デバイス３００のバッテリウェル３０８内のラベル（またはシール）３０６の下に隠された（ＪＴＡＧポートまたはバウンダリスキャンポートとも呼ばれる）デバイスのＪＴＡＧコネクタ３０２と結合する。フラッシュメモリのコンテンツを更新またはリカバリするためにＪＴＡＧ回路へのアクセスを得るために、既存の標準型のバッテリパック（図示せず）が取り外される。次にラベル３０６が剥がされて、その必要はないがバッテリウェル３０８の構造と適合してもよい特定の災害時リカバリモジュール１００へのＪＴＡＧポートコネクタ３０２のアクセス接点３０４が露出される。このように、コンピュータデバイスのハウジングが開かれる必要はない。ＪＴＡＧポートコネクタ３０２はアクセス接点３０４を露出したモジュールハウジングを貫いて延びている。モジュール１００は、バッテリウェルの構造３０８と適合する場合にはさらに、バッテリコンパートメント３０８内に適切に取り付けられると、リカバリ可能なデバイス３００へのバッテリ電力をバッテリ接点２００を介して組合せのデバイスバッテリ接点３１０へと供給するようにできることが分かる。

あるいは、デバイスのＪＴＡＧコネクタ３０２を、バッテリウェル３０８の外側にある、その後でさらにラベル（またはシール）３１４の下に隠してもよいねじロックハッチまたはカバー３１２で隠し、またはデバイスのオーナーにかなりアクセスし難くしてもよい。

ここで図４を参照すると、バウンダリスキャンコンポーネント、リカバリモジュール１００、および外部のリカバリ制御モジュール４００を有するコンピュータデバイス３００の典型的なボードを備えたシステムのブロック図が示されている。コンピュータデバイス３００はシステムボード４０４を格納するハウジング４０２を含んでいる。バウンダリスキャンデバイスと共に製造されたシステムボード４０４は下記の主要コンポーネントを含んでいる。すなわち、１つまたは複数のバウンダリスキャンＣＰＬＤ４０６、１つまたは複数のＦＰＧＡ４０８、およびバウンダリスキャンパス４１２を経て縦列接続された１つまたは複数のプロセッサ４１０である。さらに、（クラスタとも呼ばれる）非バウンダリスキャンコンポーネント４１４、第１の種類のメモリコンポーネント４１６、および第２の種類のメモリコンポーネント、すなわちフラッシュメモリ４１８も含まれている。直列抵抗またはバッファのような他のデバイスはユーザに見えないコンポーネント（ｔｒａｎｓｐａｒｅｎｔ ｃｏｍｐｏｎｅｎｔ）４２０と呼ばれるブロックに区分けされている。デバイス３００はコンピュータデバイス３００の内部コンポーネントの全てではないにせよほとんどがそれを経て信号およびデータを伝送するシステムバス４２２を使用している。

デバイス３００はそれらに限定されるものではないが、大量のデータおよび／またはコンピュータにより実行可能な命令を記憶するための、バス４２２を介して通信する大量記憶メモリ４２４と、ユーザに視覚的インターフェースを提供するためにバス４２２を介して１つまたは複数のシステム処理デバイスにディスプレー４２８をインターフェースするためのディスプレーインターフェース４２６と、（例えばバーコードを読取るための光学スキャナ、磁気データ形式を読取るための磁気読取り器、トランスポンダを読取るためのＲＦシステムなどの）データ形式を読取り、このようなデータ形式情報をバス４２２を介して通信するデータ読み取りサブシステム４３０と、ユーザがそれを介してバス４２２に情報を入力するためのキーボード、キーパッド、またはその他の従来のＩ／Ｏ機構のようなユーザＩ／Ｏインターフェース４３２、およびＵＳＢ（汎用シリアルバス）、ＩＥＥＥ１３９４、カードバス、ＰＣＭＣＩＡなどのようなアーキテクチャを使用した外部ポート通信を促進する、バス４２２から１つまたは複数のポート４３６へと信号およびデータを伝送するための通信インターフェース４３４とを含む他の幾つかのコンポーネントを備えることができる。

システムボード４０４のバウンダリスキャンバス４１２によって相互接続された連鎖バウンダリスキャンデバイス（４０６、４０８および４１０）はさらに、内部の相互接続線４３８を経て内部のエッジコネクタポート（４４０および４４２）を介して付加的なデータＩ／Ｏを受信できる。内部の相互接続線４３８はさらに、最終的にはバス４２２に接続する。クラスタデバイス４１４およびユーザには見えないデバイス４２０はデバイスの両端側でデバイスにデータを付与し、分析することによって他のデバイスと共に問い合わせることが可能であることに留意されたい。

バウンダリスキャンバス４１２はシステムボードのＪＴＰＡポート４４４を介してシステムボード４０４から内部アクセス可能にされている。次にバウンダリスキャンバス４１２はバッテリウェルコネクタ３０２へのハウジング４０２へと延長される。これは適宜の帯域および電力容量を有するフレキシブル回路またはケーブル４４６によって、または、ポート４４４をポート２０４に直接インターフェース可能であるようにケーブル４４６を先送りすることによっても達成可能である。ウェルコネクタ３０２（または直接アクセス可能にされている場合はポート４４４）のカバーが一旦外されると、コネクタ３０２がモジュールコネクタ２０４と結合可能であるようにリカバリモジュール１００をバッテリウェル３０８に挿入可能である。次に、リカバリ制御モジュール４００は必要ならば、ケーブル１０６を介してリカバリモジュール１００に接続してこれに電力を結合し、双方の間でデータおよび信号を伝送する。制御モジュール４００およびインターフェースモジュール１００は単一のユニットへと組み合わせることができることが分かる。

フラッシュメモリ４１８に伝送される災害時リカバリデータは損傷したブートローダルーチン命令の更新バージョンを含んでいる。更新バージョンは目下フラッシュメモリ４１８内にある破損したバージョンに上書きするために伝送される。プログラム可能なバウンダリスキャンデバイス（４０６、４０８および４１０）はさらに、ポート３０２を介してバウンダリスキャンバスを横切って再プログラム可能であることに留意されたい。このようなプログラム可能デバイス（４０６、４０８および４１０）は、デバイス（４０６、４０８および４１０）の再プログラミングのためのプログラム可能命令を記憶する内部メモリと連結されていてもよい。

現在多数の電子デバイスがある種のプロセッサを含んでおり、これらのプロセッサは典型的には顧客がデバイスを受け取る前に有効で信頼できる製品テストのバウンダリスキャンアーキテクチャを伴って設計されているので、コンピュータデバイス３００が持つ性質は上記のような多様なデバイスを含むことができる。このようにコンピュータデバイス３００には、それらに限定されるものではないが携帯電話、ページャ、ポータブルコンピュータ、ＰＤＡ、走査デバイス、および事実上バウンダリスキャンアーキテクチャを含むあらゆるデバイスが含まれる。なすべきことは、ハウジングポート３０２を経てバウンダリスキャンバス４１２に外部からアクセスできるようにすることだけである。

ここで図５を参照すると、ワイヤレスバウンダリスキャンバス接続を備えたバウンダリスキャンシステム５００のシステムブロック図が示されている。ラベル（３０６および３１４）および／またはカバー３１２の主要な目的は隠匿技術によってデバイスのオーナーがＪＴＡＧまたはバウンダリスキャンポート３０２にアクセスしようとすることを防ぐことである。それを促進するため、デバイスのオーナーが内部のバウンダリスキャンアーキテクチャにアクセスすることを防ぐための他の多くの技術を利用できよう。この特定の実施形態では、リカバリインターフェースモジュール５０２はワイヤレスリンク５０５を介して信号およびデータをコンピュータデバイスのハウジング４０２の内部の適合するワイヤレストランシーバ５０６に伝送するワイヤレストランシーバ５０４を含むようにされている。

内部ワイヤレストランシーバ５０６は、バス４１２を介してデータおよび信号をバウンダリスキャンデバイス５０８に伝送可能であるようにバウンダリスキャンバス４１２へと連絡している。したがって、図４の物理的なＪＴＡＧポート３０２および／または４４４はもはや必要ない。ワイヤレストランシーバ対（５０４および５０６）の帯域幅電力は、リカバリインターフェースモジュール５０２をハウジング４０２に密接することで信頼できる双方の通信が確実になるように調整可能であろう。インターフェースモジュール５０２がコンピュータデバイスのバッテリウェル３０８内で使用されるように設計されている場合は、コンピュータデバイスに給電するために依然として必要ないずれかのＤＣ電力をバッテリポート（２００および３１０）を介して供給可能である。そうではない場合は、コンピュータデバイスとインターフェースモジュール５０２との間に別個の電力接続を備えることができる。このように、それに限定されるものではないが更新されたブートローダルーチンを含む災害時リカバリ信号をインターフェースモジュール５０２からワイヤレスリンク５０５を介してバウンダリスキャンバス４１２に、また最終的にはシステムバス４２２を横切ってフラッシュメモリ４１８にワイヤレスで伝送される。コンピュータデバイスは図４にさらに詳細に記載されているコンポーネントの全てまたは幾つかを含んでいてもよい。

上記に記載したことは本発明の実施例を含んでいる。勿論、本発明を説明する目的でコンポーネントまたは方法論の考えられる全ての組合せを記載することは不可能であるが、本発明のさらに別の組合せおよび置換えが可能であることが当業者には理解されよう。したがって、本発明は添付の特許請求の範囲の趣旨と範囲内のそのような変更、修正および変形のすべてを包含することを意図するものである。さらに、「含む」（ｉｎｃｌｕｄｅｓ）という用語が詳細な説明または特許請求の範囲のいずれかで使用される場合、この用語は特許請求の範囲で伝統的な用語として用いられる「備える」と（ｃｏｍｐｒｉｓｉｎｇ）いう用語と同様の意味を含むことを意図するものである。

リカバリ可能なコンピュータデバイスのバッテリウェル内に機械的かつ電気的に結合するリカバリモジュールへの本発明の実装の斜視図である。 図１のリカバリモジュールの前面の斜視図である。 モジュールが適合するリカバリ可能デバイスの斜視図である。 バウンダリスキャンコンポーネント、リカバリモジュールおよび外部のリカバリ制御モジュールを有するコンピュータデバイスの典型的なボードを備えるシステムのブロック図である。 ワイヤレスバウンダリスキャンバス接続を備えるバウンダリスキャンシステムのシステムブロック図である。 本発明の構成に含まれるポータブル端末デバイスの正面を示す図である。 本発明の構成に含まれるポータブル端末デバイスの背面を示す図である。

Claims (32)

1. コンピュータデバイスにおける災害時リカバリを促進する方法であって、
   前記コンピュータデバイス内のメモリに命令を記憶するステップと、
   バウンダリスキャンバス上に作用的に配置された少なくとも１つのバウンダリスキャン処理デバイスで前記命令を処理するステップと、
   前記コンピュータデバイスのハウジングを経て前記バウンダリスキャンバスにアクセスし、これを横切って前記命令の更新バージョンを前記メモリ内に記憶されるように伝送するステップとを含むことを特徴とする方法。
2. 前記アクセスステップで前記命令の前記更新バージョンを伝送するようにされた外部インターフェースリカバリモジュールを備えるステップをさらに含むことを特徴とする請求項１に記載の方法。
3. 前記インターフェースリカバリモジュールは前記コンピュータデバイスのバッテリウェルに収めることを特徴とする請求項２に記載の方法。
4. 前記インターフェースリカバリモジュールは、前記コンピュータデバイスのバッテリウェルに収めて、電力を前記コンピュータデバイスに供給し、前記命令の前記更新バージョンを伝送することを特徴とする請求項２に記載の方法。
5. 前記バウンダリスキャンバスは前記アクセスステップで前記ハウジング内のバウンダリスキャンポートを経てアクセスされることを特徴とする請求項１に記載の方法。
6. 前記バウンダリスキャンポートは、ラベルとカバーの少なくとも一方によって隠されて前記コンピュータデバイス上の前記ポートの位置を隠すことを特徴とする請求項５に記載の方法。
7. 前記メモリは前記命令の前記更新バージョンを受けるフラッシュメモリであることを特徴とする請求項１に記載の方法。
8. 前記メモリが前記少なくとも１つのバウンダリスキャンデバイスに関連付けされて前記命令の前記更新バージョンが前記バウンダリスキャンバスを横切って伝送され、少なくとも１つのバウンダリスキャンデバイスをリプログラムすることを特徴とする請求項１に記載の方法。
9. 前記命令は前記メモリに記憶されたブートローダルーチンを含み、メモリはフラッシュメモリであることを特徴とする請求項１に記載の方法。
10. コンピュータデバイス内の破損した命令を更新する方法であって、
    前記コンピュータデバイスのハウジング内部のフラッシュメモリにブートローダルーチンを記憶するステップと、
    前記ブートローダルーチンを、前記ハウジング内部の、およびバウンダリスキャンバス上に作動的に配置された少なくとも１つのバウンダリスキャンデバイスで処理するステップと、
    前記ブートローダルーチンが破損状態になるとこれに応答して、前記ハウジングを経て前記バウンダリスキャンバスにアクセスし、これを横切って前記ブートローダルーチンの更新バージョンを伝送して前記フラッシュメモリ内に記憶するステップとを含み、
    それによって前記コンピュータデバイスが動作状態になることを特徴とする方法。
11. 外部インターフェースリカバリモジュールを供給して前記アクセスステップで前記ブートローダルーチンの前記更新バージョンを伝送するステップをさらに含むことを特徴とする請求項１０に記載の方法。
12. 前記バウンダリスキャンバスは前記アクセスステップで前記ハウジング内のバウンダリスキャンポートを経てアクセスされることを特徴とする請求項１０に記載の方法。
13. 前記メモリは前記ブートローダルーチンの前記更新バージョンを受けるフラッシュメモリであることを特徴とする請求項１０に記載の方法。
14. コンピュータデバイス用の災害時リカバリ装置であって、
    命令を記憶するための前記コンピュータデバイス内のメモリと、
    前記命令を処理するための、バウンダリスキャンバス上に作動的に配置された少なくとも１つのバウンダリスキャン処理デバイスと、
    前記メモリおよび少なくとも１つのバウンダリスキャンデバイスを格納するためのハウジングであって、前記バウンダリスキャンバスが、前記ハウジングを経てアクセスされ、これを横切って前記命令の更新バージョンを伝送して前記メモリ内に記憶するハウジングとを備えることを特徴とする災害時リカバリ装置。
15. 前記命令の前記更新バージョンを伝送するようにされた外部インターフェースリカバリモジュールをさらに備えることを特徴とする請求項１４に記載の装置。
16. 前記インターフェースリカバリモジュールは前記コンピュータデバイスのバッテリウェルに収めることを特徴とする請求項１５に記載の装置。
17. 前記インターフェースリカバリモジュールは、前記コンピュータデバイスのバッテリウェルに収めて、電力を前記コンピュータデバイスに供給し、前記命令の更新バージョンを伝送することを特徴とする請求項１５に記載の装置。
18. 前記バウンダリスキャンバスは前記ハウジング内のバウンダリスキャンポートを経てアクセスされることを特徴とする請求項１４に記載の装置。
19. 前記バウンダリスキャンポートはラベルとカバーの少なくとも一方によって隠されて前記コンピュータデバイス上の前記ポートの位置を隠すことを特徴とする請求項１８に記載の装置。
20. 前記メモリは前記命令の前記更新バージョンを受けるフラッシュメモリであることを特徴とする請求項１４に記載の装置。
21. 前記メモリが前記少なくとも１つのバウンダリスキャンデバイスに関連付けされて、前記命令の前記更新バージョンが前記バウンダリスキャンバスを横切って伝送され、少なくとも１つの前記バウンダリスキャンデバイスをリプログラムすることを特徴とする請求項１４に記載の装置。
22. 前記命令は前記メモリに記憶されたブートローダルーチンを含み、メモリはフラッシュメモリであることを特徴とする請求項１４に記載の装置。
23. コンピュータデバイス内の破損した命令を更新するアーキテクチャであって、
    ブートローダルーチンを記憶する、前記コンピュータデバイス内のフラッシュメモリと、
    前記コンピュータデバイス内にあり、バウンダリスキャンバス上に作動的に配置された、前記ブートローダルーチンを処理する少なくとも１つのバウンダリスキャンデバイスと、
    前記メモリおよび少なくとも１つのバウンダリスキャンデバイスを格納するコンピュータデバイスのハウジングであって、前記バウンダリスキャンバスが、前記ハウジングを経てアクセスされ、前記ハウジングを横切って前記ブートローダルーチンの更新バージョンを伝送して前記フラッシュメモリ内に記憶するハウジングとを備えることを特徴とするアーキテクチャ。
24. 前記ブートローダルーチンの前記更新バージョンを伝送する外部インターフェースリカバリモジュールを供給するステップをさらに含むことを特徴とする請求項２３に記載のアーキテクチャ。
25. 前記バウンダリスキャンバスは前記ハウジング内のバウンダリスキャンポートを経てアクセスされることを特徴とする請求項２３に記載のアーキテクチャ。
26. 前記メモリは前記ブートローダルーチンの前記更新バージョンを受けるフラッシュメモリであることを特徴とする請求項２３に記載のアーキテクチャ。
27. コンピュータデバイス内のバウンダリスキャンデバイスをプログラムする方法であって、 前記コンピュータデバイスのハウジング内のバウンダリスキャンバス上に配置されるバウンダリスキャンデバイスを供給するステップと、
    開かれない前記ハウジングを経てバウンダリスキャンポートを介して前記バウンダリスキャンバスにアクセスして、これを横切ってプログラム命令を前記バウンダリスキャンデバイスに伝送するステップとを含むことを特徴とする方法。
28. 前記バウンダリスキャンポートを介してインターフェースモジュールを前記コンピュータデバイスにインターフェースして、前記コンピュータデバイスに電力を供給し、これに前記プログラム命令を伝送するステップであって、前記インターフェースモジュールが前記コンピュータデバイスのバッテリウェル内および前記バッテリウェル外の少なくとも一方で前記コンピュータデバイスにインターフェースするステップを備えることを特徴とする請求項２７に記載の方法。
29. コンピュータにより実行可能な命令を記憶するメモリを格納するハウジングと、前記ハウジング内部にあり、バウンダリスキャンバス上に作動的に配置され、前記コンピュータにより実行可能な命令を処理する少なくとも１つのバウンダリスキャンデバイスとを含むコンピュータデバイス内の命令を更新するためのシステムであって、
    前記コンピュータデバイスにインターフェースして、これを横切ってコンピュータにより実行可能な命令の更新バージョンを伝送して前記フラッシュメモリ内に記憶するインターフェースモジュールと、
    前記インターフェースモジュールと作動的に通信する制御モジュールとを備えることを特徴とするシステム。
30. 前記制御モジュールは前記命令が前記コンピュータデバイス内で更新されている間に前記インターフェースモジュールを介してコンピュータデバイスに電力を供給することを特徴とする請求項２９に記載のシステム。
31. 前記インターフェースモジュールは前記更新中に前記コンピュータデバイスに電力を供給することを特徴とする請求項２９に記載のシステム。
32. 前記インターフェースモジュールはバウンダリスキャンポートを介して前記コンピュータデバイスにインターフェースされて、前記コンピュータデバイスに電力を供給し、これに前記プログラム命令を伝送し、前記コンピュータデバイスのバッテリウェル内および前記バッテリウェル外の少なくとも一方で前記コンピュータデバイスにインターフェースすることを特徴とする請求項２９に記載のシステム。
    

Images