JP2006505896A5 - - Google Patents

Description

プラズマディスプレイパネル電極及び蛍光体構造

本発明は、第１基板及びこの第１基板に平行な第２基板を有するプラズマディスプレイパネルであって、この第１基板上には、第１方向に延在する一組の共通電極と、前記共通電極と交互に同じ方向に延在する一組の走査電極とが形成されており、これら共通電極及び走査電極間の空間が行を規定しており、前記第２基板上には、双方とも前記第１方向に対して垂直に延在する一組のアドレス電極及び一組のバリアリブが形成されており、１対の隣接する前記バリアリブによって境界を定められた空間が列を規定し、前記行及び前記列の交点における空間がセルを規定しているプラズマディスプレイパネル、より具体的には、その電極構造及び蛍光体構造に関するものである。

本発明は、表面放電型のＡＣプラズマディスプレイパネルに関する。

本発明は、プラズマディスプレイパネル及び駆動回路を具えるプラズマパネルディスプレイ装置にも関する。

プラズマディスプレイパネル及びこのようなパネルを駆動する方法は、当該技術分野において既知である。プラズマディスプレイパネルは、行及び列の交点によって規定される個々のセルを具えるマトリクス装置である。欧州特許出願公開明細書第０７６２３７３号から既知のパネル１の構造を、図１の前面図により図式的に示す。図２ａ及び２ｂは、単独のセル２の各々詳細な斜視図及び側面図である。このパネルは、透明材料から成る前面プレート３と、背面プレート４とを具える。第１の組の平行アドレス電極５ ａ１，ａ２，ａ３，．．．，ａｎ，ａｎ＋１．．．は、前記背面プレートにおいて第１方向と垂直方向に配置される。背面プレート４において、アドレス電極５と平行に配置されたバリアリブ６は、近傍にある列からセル２を分離する機能を果たす。第２の組の電極は、共通電極７及び走査電極８を具える。これらの電極は、前面プレート３において、背面プレート４におけるアドレス電極５と向かい合って配置される。この例において、共通電極７は、２つのグループ、すなわちｃ１及びｃ２に分割されている。走査電極８ ｓ１，ｓ２，ｓ３．．． は、別々にアドレス可能である。前記第２の組の電極は、第１方向、この図においては水平方向に向けられており、この方向は、実質的にアドレス電極５に垂直である。背面プレート４上に置かれた蛍光体９は、共通電極７と走査電極８との間のガス放電ＧＤによって生じた紫外線ＵＶを可視光ＶＬに変換する機能を行う。所望の色、例えば、赤、緑、青の光は、異なった形式の蛍光体９を選択することによって発生される。

当該技術分野において既知の共通電極及び走査電極は、金属部分１０及び透明部分１１から形成することができる。金属部分１０は、電極を流れる電流の導通を保証する。電極に印加された電圧は、導電透明部１１を経て、セル２の所望の領域の両端間に存在する。透明部分１１は、金属酸化物（ＩＴＯ）の薄い層から形成されてもよい。

このようなプラズマディスプレイパネルにおける連続するピクチャフレームの表示において、１つのフレームは、奇数フィールドと、それに続く偶数フィールドとに分割される。奇数行、すなわち、図１における電極ｃ１とｓ１、ｃ２とｓ２、ｃ１とｓ３との間の行は、奇数フィールドの間に光を発生し、偶数行、ｓ１とｃ２、ｓ２とｃ１の間の行は、偶数フィールドの間に光を発生する。

既知のプラズマディスプレイパネルにおいて、各々の列は、１つのアドレス電極を必要とする。６４０行を具えるＶＧＡディスプレイは、１９２０のアドレス電極（各々の色に関して１つ）を必要とする。行を追加して画像解像度を増大させることにより、アドレス電極の数は更に増えることになり、それにより、ディスプレイパネル及び関連する駆動電子部品にかかる費用が大きくなる。

本発明の目的は、減少した数の電極を有し、したがって、コストを減少し、それにもかかわらず良好なピーク輝度を可能にするプラズマディスプレイパネルを提供することである。

本発明の他の目的は、減少した数の電極を有し、良好なピーク輝度を可能にするプラズマディスプレイパネルを有するプラズマディスプレイパネル装置を提供することである。

本発明は、請求項１において規定されるプラズマディスプレイパネルを提供する。あるアドレス電極は、２つ以上の列に渡って延在し、ある行における第２の列におけるセルの少なくとも一部と、すぐ下の行における他の列におけるセルの一部とを覆い、他のアドレス電極は、第１セルのすぐ下のセル上にも、第２セルのすぐ上のセル上にも延在しない。アドレス電極の数は、したがって、既知の形式のプラズマディスプレイパネルに対して半分に減少される。列ドライバの数も、二分の一に減少され、したがって、合計のコスト減少は、多大なものとなる。本プラズマディスプレイパネルは、チェッカーボードに見え、２セルごとに１セルがアドレス可能になっている。更に、本発明によるプラズマディスプレイパネルにおいて、各々のセルは、同じアドレス電極上であるが、近傍の列及び近傍の行にある同じ色の近傍セルを有する。近傍という言葉は、列又は行が他の列又は行の隣にある必要はなく、いくつかの他の列又は行が間に配置されてもよいことを示すのに使用される。隣接という言葉は、２つの隣接する列又は２つの隣接する行の間に他の列又は行がないことを示すのに使用される。

このことにより、プラズマディスプレイパネルを、サブフィールドにおいてセルをアドレスする駆動回路であって、サブフィールドの少なくとも１つにおいて前記近傍のセルを同時にアドレスするよう構成された当該駆動回路と組合わせて用い得るようになる。（異なった列及び異なった行における）２つのセルを、ここで同時にアドレスし得るようになり、これは、アドレス時間を減少し、したがって、持続時間を増加する。

本発明によるプラズマディスプレイパネル装置は、請求項１において規定されたプラズマディスプレイパネルを具え、前記サブフィールドの１つにおいて、前記近傍のセルが同時にアドレスされるように構成された駆動回路を有する。

上述されたようなマトリクスディスプレイパネル形式に関して、光の発生は、ＣＲＴディスプレイに関する場合のように異なったレベルのグレイスケールを形成するのに強度において変調することができない。前記マトリクスディスプレイパネル形式において、グレイレベルは、時間において変調することによって形成され、より高い強度に関して、発光期間の持続時間を増加させる。輝度データは、一組のサブフィールドにおいて符号化され、各サブフィールドが、ゼロレベルと最大レベルとの間の光強度の範囲を表示する適切な持続時間又は重みを有するようにする。異なるサブフィールドを組み合わせることにより、異なったグレイレベルが得られる。グレイスケールに関してここに記載されたこのようなサブフィールド分解は、以後に説明する、カラーディスプレイの個々の色に対しても適合するものである。

１フレームを表示するのに必要な時間を減少するために、多行アドレッシング方法が用いられてもよい。この方法においては、２つ以上、通常２つの近傍の好適には隣接する行が、同時にアドレスされ、これによって、同じデータを受け、表示する。

このいわゆるライン二重アドレッシング方法（２つのラインが同時にアドレスされる場合）は、各々のフレームの必要とするアドレッシング動作がより少なくなるため、発光のための時間をより多くしたり、フレームのアドレス速度を高速化したり、又はこれらの双方を行うことを可能にする。

解像度の損失を減少するために、まだ時間を得ている間、ライン二重化は、同じサブフィールドのみに関して行われることができる。結果として生じる部分的ライン二重化（ＰＬＤ）は、解像度における少ない損失を与える。

本発明の範囲内で、ライン二重化及びＰＬＤは可能であるが、好適には、ＰＬＤを行う、すなわち、複数の最下位ビットに対して行うのが好適である。

好適実施例において、共通電極及び走査電極は、導電性の好適には金属の部分と、一組の透明部分とを具える。これらの透明部分は、前記パネルの２セルごとに１セルにおいて放電を可能にするように、すなわち、チェッカーボード式に形成される。

前記透明部分は、金属酸化物（ＩＴＯ）の薄膜の領域で形成されてもよい。他の好適実施例において、共通電極及び走査電極は、薄い金属グリッドの領域で形成された透明部分を有する。これは、電極の前記導電性の好適には金属の部分と前記透明部分との製造が、単一のプロセスステップにおいて行われることができるという利点を有する。

２つのバリアリブごとに１つのバリアリブの下にストレートストリップとして形成されたアドレス電極は、製造するのが特に容易で且つ頑丈でもある。チェッカーボード式の前記透明部部のレイアウトにより、所望のセルのみが光を発生するようになる。

ジグザグアドレス電極は、各々の連続する行における隣接する列のセルに達しうるものであるが、依然として狭いままである。狭い電極は、減少したキャパシタンスの利点を有し、したがって、あまり電力を必要としない。ジグザグ電極の周期は、２つ又はそれ以上の行を含んでもよい。アドレス電極は、さらに、前記パネルの高さ全体を横切る対角線に形成されてもよい。ジグザグ電極は、放電が望まれるセルのみを覆い、これによって、偽放電の危険性を減少するという追加の利点を有する。

共通電極及び走査電極の透明部分は、同じ列におけるすぐ上又は下のセルをわずかに覆って延在してもよい。これによって、放電空間は、縦方向においてさらに拡大される。これは、前記パネルの表面の光を発生する部分を増加し、これによって、輝度が上昇する。

前記透明部分は、セルの幅の一部のみを覆って延在してもよい。これによって、電極のキャパシティは減少され、したがって、前記パネルを駆動するのに必要な電流は減少される。前記透明部分は、ギャップの近くでより広い部分を有してもよい。これは、前記透明部分の対の間に生じる放電の品質を改善する。

２つの透明部分は、並んで延在してもよく。これら２つの透明部分間のギャップは前記セルに渡って縦方向に延在する。これら２つの透明部分間の表面ガス放電は、増加されたギャップ長に渡って生じ、したがって品質が改善される。

前記アドレス電極は、ギャップを実質的に覆って延在する延長部を具えてもよい。この延長部は、所望のセルへのアドレス電極の適用範囲を増加する。これらの延長部は、ストレートアドレス電極並びにジグザグアドレス電極に用いることができる。

好適実施例において、前記バリアリブは、光を発生するのに使用される拡大されたセル、すなわちアクティブセルと、残りの光を発生しない幅が減少されたセル、すなわちインアクティブセルとを形成する形状を有する。光を発生する領域の光を発生しない領域に対する比は、したがって増加され、前記パネルの輝度は大きく改善される。この実施例におけるアドレス電極は、ストレートタイプのものであってもよく、又は、ジグザグタイプのものであってもよい。前記幅が減少されたセルは、ゼロ領域又はゼロ領域の近くまで減少されてもよい。

前記共通電極及び走査電極の透明部分は、連続的なストリップとして形成されてもよい。これによって、前記パネルの製造コストは減少される。前記前面プレートを前記背面プレートに対して水平方向に正確に整列させる必要はない。

前記第１方向に対して９０度以外の角度の列を有することによって、ある列におけるすべてのセルが同じ色になるセルのパターンを得ることもできる。これは、２つのバリアリブ間の列において、１つの色のみの蛍光体を適用すればよいため、製造するのがより容易である。

前記アドレス電極は、ジグザグ形状を有してもよく、これによって、同じ色のセルを覆うその後の行に延長することができる。このような配置は、同じ電極に接続された近傍の行における２つのセルが同じ色のものであるためＰＬＤ法を適用可能にする。

本発明のこれら及び他の態様は、以下に記載された実施例への参照によって明らかになる。図面は、一定の比例で描かれていない。一般的に言って、図面において、同一の構成要素は同じ参照数字によって示される。

図１及び２Ａ、２Ｂは、すでに説明されている。

標準的な蛍光体パターンを有するプラズマディスプレイパネル１２は、図３Ａにおいて示され、本発明によるプラズマディスプレイパネル１２は、図３Ｂにおいて示される。共通電極７ Ｃ１、Ｃ２と、これらと交互にある走査電極８ Ｓ１、Ｓ２、Ｓ３は、水平方向において延在する。アドレス電極５ Ａ１、Ａ２、Ａ３、Ａ４は、２列ごとに背面パネル上にストリップとして形成される。バリアリブ６は、前記背面パネルにおいて形成され、２つのバリアリブ６ごとに１つのバリアリブ６は、アドレス電極５の上に形成される。アドレス電極５及びバリアリブ６の幅は、アドレス電極５ Ａ１．．．Ａ４がバリアリブ６の両側において現れるようなものとする。共通電極７及び走査電極８は、チェッカーボード式に、２つのセル２ごとに１つのセル１を覆って延在する透明部分１１を具える。したがって、アドレッシング段階中にアドレス電極５に印加される電圧は、走査されている行の２つの近傍のセルに印加される。走査されている共通電極７及び走査電極８の透明部分は、書き込み放電が透明部分１１によって覆われているセルにおいてのみ生じ、近傍のセルにおいては生じないことを保証する。図３のアドレス電極５ Ａ１は、アドレス電極５ ａ１及びａ２の融合とみなすことができ、アドレス電極５ Ａ２は、ａ３及びａ４の融合とみなすことができる。電極Ａ１に印加される電圧は、奇数行の走査中にはａ１に印加される電圧となり、偶数行の走査中にはａ２に印加される電圧となる。

図４は、奇数列電極７ Ｃ１が単独のドライバに接続され、偶数列電極７ Ｃ２が他の単独のドライバに接続される方法を示す。各々の走査電極８ Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５は、単独のドライバに接続される。プラズマディスプレイパネル（ＰＤＰ）に関するこの新規なレイアウトは、必要なアドレス電極の数を二分の一に減少する。列ドライバの数も二分の一に減少され、したがって全体のコスト減少は大きくなる。これは、図３Ａ及び３Ｂの双方に適用される。しかしながら、図３Ａにおいて示されるような標準蛍光体パターンを部分的ライン二重化（ＰＬＤ）と組み合わせた場合、画質は最適にはならない。異なった色、例えば、各々文字Ｒ、Ｇ及びＢによって示される赤、緑及び青を有するセルのパターンは、２つの隣接する行の間でかなりシフトされるため、部分的ライン二重化は、２つの隣接する行に用いると画質の低下を生じるおそれがある。この場合において、ＰＬＤを、例えば、２つの順次の偶数行又は２つの順次の奇数行に用いることがより適切であろう。しかしながら、２つのこのような行の間の距離がより大きくなると、ＰＬＤを用いる場合に画質がいくらか低下する。ＰＬＤを用いないと、結果として比較的長いアドレス時間が生じることになり、光出力に利用可能な時間が短くなることを意味し、したがって、より低いピーク輝度を招くことになる。標準蛍光体パターンレイアウトを使用する場合には、隣接する行における近傍のセルが異なった色を有するのに対して、本発明によるプラズマディスプレイパネルにおいて、図３Ｂにおいて示されるように各々のセルは、同じアドレス電極上であるが隣接する列及び隣接する行において同じ色を有する近傍のセルを有する。標準蛍光体パターンを使用すると、各々のセルは、異なった色の近傍のセルを有する、すなわち、アドレス電極に沿って一続きのセルは、Ｒ−Ｇ−Ｒ−Ｇ−Ｒ、Ｂ−Ｒ−Ｂ−Ｒ−Ｂ及びＧ−Ｂ−Ｇ−Ｂ−Ｇになる。本発明によるプラズマディスプレイパネルにおいて、アドレス電極に沿った蛍光体素子は、Ｒ−Ｒ−Ｇ−Ｇ−Ｒ−Ｒ等のように配置される。したがって、各々のセルは、隣接する列及び隣接する行（行はラインとも呼ばれる）において同じアドレス電極上に同じ色の近傍のセルを有する。これは、ＰＬＤ又はビットライン反復（ＢＬＲ）を用いることによりセルをアドレスするのに必要な時間の減少を可能にする。ＰＬＤを用いることができるセルの対の例として、いくつかの対のＲ１、Ｒ２；Ｇ１、Ｇ２；及びＢ１、Ｂ２が示されており、楕円が対Ｒ１、Ｒ２の周りに描かれている。

図５は、フレーム時間中の異なった周期を図式的に示す。プラズマディスプレイパネルは、三原色、すなわち赤、緑及び青のセルから成る。これらのセルは、オン又はオフのいずれかになる。多グレイレベルを表示するために、パルス幅変調の原理が使用される。全体のフレーム時間は、多数のいわゆるサブフィールドに分割される。これらのサブフィールドは、異なった持続時間のものである。各々のサブフィールドにおいて、セルはオン又はオフのいずれかになる。異なったグレイレベルは、サブフィールドの適切な組み合わせを選択し、発光することによって形成することができる。スクリーン全体におけるすべてのセルは、同じ方法において作用し、サブフィールドごとに、各々のセルに関して、発光すべきか否かが決定される。これらのセルは、ここで、一度に１ラインを基本にアドレスされ、垂直アドレス電極において、第１ラインに関して情報が設定される。次に、パルスが水平電極に印加され、この第１ラインを実際にアドレスする。その後、前記アドレスラインにおける情報は変化され、第２ライン等を描写する。この原理のため、パネル全体のアドレッシングは、かなりの時間をとる。

図５は、単一のフレーム時間のすべての部分を示し、黒い長方形は消去期間を表しており、グレイの三角形はアドレス期間を表しており、白い長方形は保持期間を表している。アドレッシングは、かなりの時間、すなわち、通常、合計フレーム時間の約６０−７０％をとる。光は、保持段階においてのみ放射される。アドレス時間が減少することにより、保持段階、すなわち発光に利用可能なより多くの時間を残すことができることが分かる。本発明は、各々のセルが、近傍の行に同じアドレス電極上の同じ色の近傍のセルを有するため、このようなアドレス時間の減少を可能にする。

図６ａないし６ｇは、本発明によるプラズマディスプレイパネルにおける電極の透明部分１１の異なった形態を示す。図６ａの形態において、透明部分１１は、すぐ上又は下のセルを部分的に覆って延在する。したがって、光発生領域は拡大され、輝度が改善される。

図６ｂないし６ｅは、アドレス電極５がセルの幅の一部のみを覆って延在する実施例を示す。図６ｃにおいて、狭いアドレス電極５は、ギャップ１３の近くでより広い部分を有する。図６ｄないし６ｇにおいて示されたすべての実施例は、ギャップ１３の長さの増加を可能にする。走査電極８と共通電極７との間の表面ガス放電は、これによって改善される。

図７ａ及び７ｂは、アドレス電極５がジグザグ形状を有する実施例を示す。図７ａにおいて、ジグザグの垂直周期性は２行であるが、図７ｂにおいては４行である。前記パネルの２つのセルごとに１つのセルがチェッカーボード式にアドレス電極５によって横切られるようにするならば、アドレス電極５を、前記パネルの上部から下部まで斜めに延在する直線とする例を含む他の形態も可能である。

図７ｃにおいて、アドレス電極５は、延長部１４を具える。これらの延長部１４は、２セルごとに１セルを部分的に、透明部分１１に関して、好適には２つの透明部分１１間のギャップ１３領域にも関して被覆する。アドレス電極５の主な部分は、より狭くなってもよく、バリアリブ６によって完全に覆われてもよい。

図８は、本発明の好適実施例を示す。バリアリブ６は、列が、第１幅と第２幅との間で変化する幅を有するような形状において形成される。奇数列は、奇数行のより大きい幅１５と、偶数行のより小さい幅１６とを有し、偶数列は、偶数行のより大きい幅と、奇数行のより小さい幅とを有する。したがって、パネル１２は、蜂の巣状の全体構造を有する。アドレス電極５は、この好例の実施例において、直線垂直ストリップである。上述したより大きい列幅、より小さい列幅、及びアドレス電極５の幅は、光発生が望まれるセルのみがアドレス電極５によって部分的に覆われるようなものである。より狭いセルは、アドレス電極５によって覆われない。透明部分１１は、光の発生が望まれないセルも覆って延在してもよく、前記走査電極及び共通電極の長さに沿って単純な直線ストリップとして形成されてもよい。この実施例は、きわめて高い輝度が得られるという利点を有する。前記共通電極及び走査電極は、垂直ラインによってリンクされた一組の水平の細いラインによって形成されてもよく、これによって金属の薄いグリッドのストリップを形成することができる。

本発明をＲＧＢディスプレイに適用する場合、画素、すなわち、赤いセル、緑のセル及び青いセルの組み合わせは、図示した例において三角形の形状を有する。図３Ａ及び３Ｂにおいて見られるように、１対の行を考える場合、その頂点が下を向く第１ＲＧＢ三角形と、それに続く、その頂点が上を向く隣接する三角形とを有することが分かる。これは、いわゆるデルタ−ナブラ構造を与える。図３Ｂは、２つのこのような三角形を明示して示す。

本発明は、好適実施例を参照して説明されたが、上述した本発明の範囲内で変更が可能であることは当業者に明らかであり、したがって、本発明は、好適実施例に限定されず、これらの変更例を包含するよう意図されたものであることを理解されたい。水平及び垂直方向は交換されてもよい。本発明は３色（赤、緑、青）を使用するカラーディスプレイを参照して説明されたが、本発明は、他の色の組み合わせを使用するディスプレイに適用されてもよい。本発明は、各々の新たな特徴及びこれら特徴の各々の組み合わせにおいて具体化される。どの参照符号も、請求項の範囲を限定しない。“具える”という言葉は、請求項において列挙されたもの以外の他の要素の存在を除外しない。要素に先立つ“１つの”という言葉は、複数のこのような要素の存在を除外しない。特定の手段が相互に異なる従属請求項において列挙されていても、このことは、これら手段の組み合わせがよい利点を得るのに使用することができないことを示すものではない。

明瞭にするために、図面は、限られた数の行及び列を示す。しかしながら、本発明は、より多くの数の行及び列を有するプラズマディスプレイパネルに適合する。‘列方向’は、ここでは、明瞭にするために、‘垂直方向’として記載され、‘行又はライン方向’は、‘水平方向’として記載される。前の図面において示された例は、デルタ−ナブラ構造を有するが、本発明は、このような構造のみに限定されない。図９は、ある色の蛍光体素子が平行の対角線になるよう配置された実施例を示し、この例において、画素は長方形を形成し、その１つは図９において図式的に示される。

図９におけるバリアリブ６は、前記第１方向に対して実質的に９０度の角度の下に配置される。バリアリブ６は、図１０において示されるように、前記第１方向に対して９０度と異なる角度の下で配置されてもよい。この場合の図９において示される実施例と比べた利点は、２つのバリアリブ６間の列に１つの色の蛍光体のみが存在することであり、製造するのがより容易になることである。異なった色は、文字Ｒ、Ｇ、Ｂで示される。

図１１は、ある角度の下で配置されたバリアリブ６を有する本発明の他の実施例を示す。この場合も、２つのバリアリブ６間に１つの色の蛍光体のみが存在する。しかしながら、図１０と比べて、アドレス電極Ａ１．．．Ａ４は、ジグザグ形状を経て、共通電極Ｃ１、Ｃ２に実質的に垂直な方向において延在する。この実施例の場合も、図１１において２つの三角形によって示されるようなデルタ−ナブラ構造が得られる。

ある角度の下で配置されたバリアリブ６を有する更に他の実施例を、図１２に示す。アドレス電極Ａ１．．．Ａ４の各々は、２つの順次の奇数行における同じ色の２つのセルと、２つの順次の奇数行における同じ色（この色は前記奇数行における２つのセルの色と異なってもよい）の２つのセルとを覆って延在する。このアドレス電極構造は、製造するのが容易である。ＰＬＤは、順次の偶数行の対又は順次の奇数行の対を同時にアドレスすることによって、適用することができる。

最後に、図１３は、本発明によるプラズマパネルディスプレイ装置を図式的に例示する。プラズマパネルディスプレイ装置１７は、プラズマディスプレイパネル１と、駆動回路２２とを有し、この駆動回路は、この例において、アドレスドライバ１９と、ｙドライバ２０と、ｘドライバと２１、これらのドライバに結合された制御回路１８とを具える。この駆動回路２２は、部分的ライン二重化（ＰＬＤ）若しくはライン二重化又はビットライン反復（ＢＬＲ）が行われる、すなわち、サブフィールドの少なくとも１つにおいて又はこれに対して、近傍のセル（Ｒ１、Ｒ２；Ｇ１、Ｇ２；Ｂ１、Ｂ２）が同時にアドレスされるように構成されている。

‘プラズマディスプレイパネル装置’は、本発明の範囲内において、プラズマディスプレイパネル及びこのディスプレイパネルから分離された駆動回路を有するＴＶセットであろうが、駆動回路が取り付けられた又は物理的に結合された又は集積されたディスプレイパネルから成るモジュールであろうが、任意の他の形式の装置であろうが、前述した要素を有する任意の装置を含むものである。

本発明は、以下のように要約されることができる。本発明は、表面放電型のＡＣプラズマディスプレイパネル１２、より具体的には、前記パネルのアドレス電極５及び蛍光体素子の構造、並びにこのようなパネルを具えるディスプレイパネル装置に関する。本発明によれば、１つのアドレス電極５のみが、２つの列ごとに１つの列に関して使用される。走査電極８及び共通電極７は、透明部分１１を具えてもよい。これらの部分１１は、チェッカーボード式に、２つのセルごとに１つのセルを覆って延在してもよい。図７において示されるような好適実施例において、列は、交互に広い（１５）セル２及び狭い（１６）セル２を有してもよい。さらに、各々のセルは、同じアドレス電極上であるが隣接する列及び隣接する行において同じ色の近傍のセルを有する。前記ディスプレイパネル装置は、サブフィールドの少なくともいくつかにおいて、前記近傍のセルが同時にアドレスされるように構成された、セルをアドレスするための駆動回路２２を具える。

先行技術において既知のプラズマディスプレイパネルの前面図である。 Ａ及びＢは、先行技術において既知のプラズマディスプレイパネルの単一のセルの各々斜視図及び側面図である。 Ａは、標準蛍光体パターンを有するプラズマディスプレイパネルの前面図であり、Ｂは、本発明によるプラズマディスプレイパネルの前面図である。 共通電極がどのようにグループ化されているかを示す同じプラズマディスプレイパネルの前面図である。 単一フレーム時間におけるアドレス期間、消去期間及び保持期間を示す線図である。 ａないしｇは、走査電極及び共通電極の透明部分の種々の実施例を示す本発明によるプラズマディスプレイパネルの前面図である。 ａ及びｂは、アドレス電極がジグザグタイプのものである本発明によるプラズマディスプレイパネルの前面図であり、ｃは、アドレス電極が延長部を有する本発明によるプラズマディスプレイパネルの前面図である。 本発明の好適実施例によるプラズマディスプレイパネルの前面図である。 本発明の他の実施例を示す線図である。 ある角度の下で配置されたバリアリブを有する本発明の一実施例を示す線図である。 ある角度の下で配置されたバリアリブを有する本発明の他の実施例を示す線図である。 ある角度の下で配置されたバリアリブを有する本発明の更に他の実施例を示す線図である。 本発明によるプラズマディスプレイ装置を図式的に示す線図である。

Claims (16)

1. 第１基板及びこの第１基板に平行な第２基板を有するプラズマディスプレイパネルであって、この第１基板上には、第１方向に延在する一組の共通電極と、前記共通電極と交互に同じ方向に延在する一組の走査電極とが形成されており、これら共通電極及び走査電極間の空間が行を規定しており、前記第２基板上には、双方とも前記第１方向とある角度をなして延在する一組のアドレス電極及び一組のバリアリブが形成されており、１対の隣接する前記バリアリブによって境界を定められた空間が列を規定し、前記行及び前記列の交点における空間がセルを規定しているプラズマディスプレイパネルにおいて、
   あるアドレス電極は、１つよりも多い列に渡って延在し、ある行の第１の列における第１のセルの少なくとも一部と、すぐ下の行の第２の列における第２のセルの一部とを覆っており、前記第１のセルのすぐ下のセルにも、前記第２のセルのすぐ上のセルにも他のアドレス電極が延在しておらず、各々のセルには、同じアドレス電極上であるが近傍の列及び近傍の行にある同じ色の近傍のセルが存在することを特徴とするプラズマディスプレイパネル。
2. 請求項１に記載のプラズマディスプレイパネルにおいて、
   前記角度は実質的に９０度であり、前記近傍の列は隣接する列であり、前記近傍の行は隣接する行であることを特徴とするプラズマディスプレイパネル。
3. 請求項２に記載のプラズマディスプレイパネルにおいて、
   前記共通電極及び前記走査電極は、導電性部分と一組の透明部分とを具え、各々の透明部分は、対応する導電性部分の一方の側に延在しており、共通電極の透明部分と、隣接する走査電極の透明部分とは、チェッカーボード式に、２つのセルごとに１つのセルを覆って互いの方に向かって延在しており、これら２つの透明部分間にはギャップが残されており、前記２つのセルごとに１つのセルがアドレス電極によって覆われることを特徴とするプラズマディスプレイパネル。
4. 請求項３に記載のプラズマディスプレイパネルにおいて、
   前記透明部分の少なくともいくつかは、金属グリッドで形成されたことを特徴とするプラズマディスプレイパネル。
5. 請求項３に記載のプラズマディスプレイパネルにおいて、
   前記アドレス電極は、２つの隣接する行を分離する前記バリアリブの下に形成されたストレートストリップであることを特徴とするプラズマディスプレイパネル。
6. 請求項１に記載のプラズマディスプレイパネルにおいて、
   前記アドレス電極は、ジグザグ形状に形成されたことを特徴とするプラズマディスプレイパネル。
7. 請求項３に記載のプラズマディスプレイパネルにおいて、
   前記透明部分は、前記導電性部分の他方の側を覆って延在していることを特徴とするプラズマディスプレイパネル。
8. 請求項３に記載のプラズマディスプレイパネルにおいて、
   前記透明部分は、セルの幅の一部のみを覆って延在することを特徴とするプラズマディスプレイパネル。
9. 請求項８に記載のプラズマディスプレイパネルにおいて、
   前記透明部分は、前記ギャップの近くでより太い部分を有することを特徴とするプラズマディスプレイパネル。
10. 請求項８に記載のプラズマディスプレイパネルにおいて、
    前記２つの透明部分は並んで延在し、これら２つの透明部分間のギャップは、前記セルを覆って前記第１方向に垂直に延在することを特徴とするプラズマディスプレイパネル。
11. 請求項３に記載のプラズマディスプレイパネルにおいて、
    前記アドレス電極は、実質的に前記ギャップを覆って延在する延長部を具えることを特徴とするプラズマディスプレイパネル。
12. 請求項１に記載のプラズマディスプレイパネルにおいて、
    前記バリアリブはジグザグ構造を有し、それにより列の幅は第１幅と第２幅との間で変化しており、第１の列は、偶数行上ではより大きい幅を有し、奇数行上ではより小さい幅を有しており、前記第１の列に隣接する列は、奇数行上に延在する部分では前記第１の幅及び第２の幅のうちより大きい方を有し、偶数行上に延在する部分では前記第１の幅及び第２の幅のうちより小さい方を有することを特徴とするプラズマディスプレイパネル。
13. 請求項３に記載のプラズマディスプレイパネルにおいて、
    前記透明部分は、対応する導電性部分の長さに沿って延在するストリップであることを特徴とするプラズマディスプレイパネル。
14. 請求項１に記載のプラズマディスプレイパネルにおいて、
    ある列におけるセルは同じ色のものであることを特徴とするプラズマディスプレイパネル。
15. 請求項１に記載のプラズマディスプレイパネルにおいて、
    あるアドレス電極が延在しているセルの色が同じ色であることを特徴とするプラズマディスプレイパネル。
16. 請求項１に記載のプラズマディスプレイパネルを具えるプラズマディスプレイパネル装置において、
    このプラズマディスプレイパネル装置は、サブフィールドにおいて前記セルをアドレスする駆動回路を具え、この駆動回路は、前記サブフィールドの少なくとも１つにおいて前記近傍のセルが同時にアドレスされるように構成されたことを特徴とするプラズマディスプレイパネル装置。