JP4111359B2 - プラズマディスプレイパネルの階調表示方法 - Google Patents

プラズマディスプレイパネルの階調表示方法 Download PDF

Info

Publication number
JP4111359B2
JP4111359B2 JP23165498A JP23165498A JP4111359B2 JP 4111359 B2 JP4111359 B2 JP 4111359B2 JP 23165498 A JP23165498 A JP 23165498A JP 23165498 A JP23165498 A JP 23165498A JP 4111359 B2 JP4111359 B2 JP 4111359B2
Authority
JP
Japan
Prior art keywords
pixels
display
gradation
pixel
pdp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23165498A
Other languages
English (en)
Other versions
JP2000066637A (ja
Inventor
則之 淡路
Original Assignee
株式会社日立プラズマパテントライセンシング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立プラズマパテントライセンシング filed Critical 株式会社日立プラズマパテントライセンシング
Priority to JP23165498A priority Critical patent/JP4111359B2/ja
Publication of JP2000066637A publication Critical patent/JP2000066637A/ja
Application granted granted Critical
Publication of JP4111359B2 publication Critical patent/JP4111359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、プラズマディスプレイパネル(PDP)の階調表示方法に関し、さらに詳しくは、マトリクス表示方式のPDPの階調表示方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
従来のPDP(プラズマディスプレイパネル)の階調表示方法としては、1フレームまたは1フィールド(以後単に「1フィールド」という)の表示期間を、輝度の重み付けの異なる複数のサブフィールドに分割し、分割したサブフィールドの期間の点灯、非点灯によって各画素の輝度をコントロールし階調表示する方法(フィールド内時分割駆動法)や、表示の単位画素を複数のサブ画素で構成し、それらサブ画素の点灯、非点灯によって各単位画素の輝度をコントロールし階調表示する方法(ディザ法)が知られている。
【0003】
この発明は、より有効な階調表示の実現のためになされたもので、最小単位画素を複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルの階調表示方法を提供するものである。
【0004】
【課題を解決するための手段】
この発明は、一画素を構成するR,G,Bの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うプラズマディスプレイパネルの階調表示方法であって、R,G,Bの最小単位画素が、それぞれ2つの画素からなり、2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させることを特徴とするプラズマディスプレイパネルの階調表示方法である。
【0005】
【発明の実施の形態】
本発明の階調表示方法は、マトリクス表示方式のPDPであれば、DC型、AC型、面放電型、対向放電型、2電極構造、3電極構造等、いずれのPDPであっても適用可能である。
【0006】
この発明においては、一画素を構成するR,G,Bの最小単位画素を、それぞれ複数の画素で構成する。この場合、最小単位画素を2画素、3画素、あるいはそれ以上の多数の画素で構成することができるが、最小単位画素を多数の画素で構成する場合、画素の縮小化に限界があるため、必然的に解像度が低下する。したがって、最小単位画素は2画素程度で構成することが望ましい。
【0007】
例えば、最小単位画素を2画素で構成した場合、フィールド内時分割駆動法を用いないとすると、階調は、「両方の画素を点灯する(明明)」、「一方の画素のみ点灯する(明)」、「両方の画素を消灯する(暗)」の3階調とすることができる。
【0008】
一方、従来においては、通常、R,G,Bの最小単位画素は、それぞれ1画素で構成されているため、フィールド内時分割駆動法を用いないとすると、階調は、「画素を点灯する(明)」、「画素を消灯する(暗)」の2階調しかとれない。
【0009】
このように、本発明においては、画素の点灯数を段階的に制御することにより、従来よりも多くの階調を表示することができる。
【0010】
上記階調表示方法は、1フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いることができる。
【0011】
R,G,Bの最小単位画素が、それぞれ2つの画素からなる場合、フィールド内時分割による階調表示時に、2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させて、画面のチラつきを抑えるようにすることが望ましい。
【0012】
以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
【0013】
図1は本発明に係るプラズマ表示装置の構成図である。
プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面(スクリーン)SCを構成する縦横に並んだセルCを選択的に点灯させるための駆動ユニット80とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【0014】
PDP1は、対をなす第1及び第2の主放電用電極としてのサステイン電極X,Yが平行配置され、各セルCにおいてサステイン電極X,Yと第3の電極としてのアドレス電極Aとが交差する3電極面放電構造のPDPである。サステイン電極X,Yは画面の行方向(水平方向)に延び、一方のサステイン電極Yはアドレッシングに際して行単位にセルCを選択するためのスキャン電極として用いられる。アドレス電極Aは列方向(垂直方向)に延びており、列単位にセルCを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面SCである。
【0015】
駆動ユニット80は、コントローラ81、フレームメモリ82、データ処理回路83、サブフィールドメモリ84、電源回路85、Xドライバ87、Yドライバ88、及びアドレスドライバ89を有している。駆動ユニット80には、TVチューナ、コンピュータなどの外部装置からR,G,Bの各色の輝度レベル(階調レベル)を示す画素単位のフィールドデータDfが各種の同期信号とともに入力される。
【0016】
フィールドデータDfは、フレームメモリ82に一旦格納された後、データ処理回路83へ送られる。データ処理回路83は、階調表示を行うために1フィールドを所定数のサブフィールドに分割し、その内の点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータDfに応じたサブフィールドデータDsfを出力する。サブフィールドデータDsfはサブフィールドメモリ84に格納される。サブフィールドデータDsfの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。
【0017】
Xドライバ87はサステイン電極Xに駆動電圧を印加し、Yドライバ88はサステイン電極Yに駆動電圧を印加する。アドレスドライバ89は、サブフィールドデータDsfに応じてアドレス電極Aに駆動電圧を印加する。これらドライバには電源回路85から所定の電力が供給される。
【0018】
図2はPDPの内部構造を示す斜視図である。
PDP1は、前面側のガラス基板11の内面に、行L毎に二対ずつサステイン電極X,Yが配列されている。行Lは画面における水平方向のセル列である。サステイン電極X,Yは、それぞれがITOからなる透明導電膜41とCr−Cu−Crからなる金属膜(バス導体)42で形成され、低融点ガラスからなる厚さ30μm程度の誘電体層17で被覆されている。誘電体層17の表面にはマグネシア(MgO)からなる厚さ数千オングストロームの保護膜18が設けられている。アドレス電極Aは、背面側のガラス基板21の内面を覆う下地層22の上に配列されており、厚さ10μm程度の誘電体層24によって被覆されている。誘電体層24の上には、高さ150μmの平面視直線帯状の隔壁29が、各アドレス電極Aの間に1つずつ設けられている。これらの隔壁29によって放電空間30が行方向にサブピクセル(単位発光領域)毎に区画され、且つ放電空間30の間隙寸法が規定されている。そして、アドレス電極Aの上方及び隔壁29の側面を含めて背面側の内面を被覆するように、カラー表示のためのR,G,Bの3色の蛍光体層28R,28G,28Bが設けられている。3色の配置パターンは、1列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。なお、隔壁形成に際しては、コントラストを高めるために頂上部を暗色に着色し、他の部分を白色に着色して可視光の反射率を高めるのが望ましい。着色は材料のガラスペーストに所定色の顔料を添加することにより行う。
【0019】
放電空間30には主成分のネオンにキセノンを混合した放電ガスが充填されており(封入圧力は500Torr)、蛍光体層28R,28G,28Bは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の1ピクセル(画素)は行方向に並ぶ3個のサブピクセルの2行分の集合で構成される。各サブピクセル内の構造体がセル(表示素子)Cである。隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は全ての行Lに跨がって列方向に連続している。そのため、隣接する行Lどうしの電極間隙(逆スリットと呼称されている)の寸法は各行Lの面放電ギャップ(例えば80〜140μmの範囲内の値)より十分に大きく、列方向の放電結合を防ぐことのできる値(例えば200〜500μmの範囲内の値)に選定されている。なお、逆スリットには非発光の白っぽい蛍光体層を隠す目的で、ガラス基板11の外面側又は内面側に図示しない遮光膜が設けられる。
【0020】
図3はPDPの詳細構成を示す説明図である。
この図に示すように、一単位画素は、横方向においては、R,G,Bの3色の蛍光体層28R,28G,28Bで構成し、縦方向においては、第1のサステイン電極対X1,Y1と、第2のサステイン電極対X2,Y2との2本のサステイン電極対で構成する。したがって、一単位画素は、2つのRサブピクセル,2つのGサブピクセル,2つのBサブピクセルからなる6個のサブピクセルで構成される。
【0021】
なお、ここでは2本の表示電極対の例を示したが、1単位画素を3本、4本、あるいはそれ以上の本数の表示電極対で構成することもできる。
【0022】
この電極配置では、個々の放電を小さくできるため、従来の1本の表示電極対で表示する構成のPDPよりも、発光効率が高くなる。
【0023】
図4は各R,G,Bの2つのサブピクセルにおける点灯状態を示す説明図であり、この図に示すように、各R,G,Bの2つのサブピクセルについては、2セルを点灯させる場合(輝度レベル2)(図4(a)参照)、1セルを点灯させる場合(輝度レベル1)(図4(b)参照)、点灯させない場合(輝度レベル0)(図4(c)参照)の3段階の輝度レベルを設定することができる。
【0024】
このように、3段階の輝度レベルを設定することができるので、従来の単位画素をR,G,Bの3個のサブピクセルで構成したPDPでフィールド内時分割駆動を行う場合と比較して、多くの階調レベルで表示を行うことができる。
【0025】
すなわち、従来のフィールド内時分割駆動では、1フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比1:2:4:8:16……の重み付けをし、これにより、サブフィールド数がnのときには、2n 段階の階調数を得るようにしている。
【0026】
一方、本PDPのフィールド内時分割駆動では、1フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比1:3:9:27:81……の重み付けをし、これにより、サブフィールド数がnのときには、3n 段階の階調数を得る。例えば、1フィールドを4サブフィールドに分割した場合には81階調、5サブフィールドに分割した場合には243階調、6サブフィールドに分割した場合には729階調でそれぞれ表示を行うことができる。
【0027】
その場合、ディザ法を適用した場合と同様の効果が生じるのであるが、ディザ法を使用した場合、複数の画素で階調表示を行うため、画面の解像度が低下する不具合があるが、本発明では、1画素内で行うため、画面の解像度の低下はない。
【0028】
図5はサブピクセルの点灯状態を示す説明図である。
図4(b)で示したように、同色の2つのサブピクセルの内、一方のサブピクセルを点灯させる場合には、「上側:点灯、下側:非点灯」の状態と、「上側:非点灯、下側:点灯」の状態との2通りの点灯状態がある。このため、フィールド内時分割駆動を行うときに、一方のサブピクセルを点灯させる場合には、あるサブフィールドでの点灯状態が図5(a)で示した状態であれば、次のサブフィールドでは図5(b)で示した点灯状態にする、というように、サブフィールド毎に点灯状態を入れ換えることにより、画面のチラつきを抑えるようにする。
【0029】
放電電極の数が増加した場合、従来の単位画素をR,G,Bの3個のサブピクセルで構成したPDPと比較して、1サブフィールドの書き込み時間が長くなる。したがって、フィールド内時分割駆動を行う場合には、サブフィールド数を従来よりも少なくしなければならず、階調数が少なくなってしまうが、本発明では、サブフィールド数を少なくしても、画素内での階調表示により、階調数は減少することがない。また、点灯点の密度が高くなるため、画像の空間周波数が増加し、見かけ上の画質の向上にも貢献できる。
【0030】
なお、以上の説明においては、3電極構造の面放電型のAC−PDPの例を示したが、本発明の階調表示方法は、これに限らず、対向放電型のAC−PDPでも、DC−PDPでも応用することが可能である。
【0031】
また、説明では、1単位画素を2本の表示電極対で構成した例を示したが、上述したように、1単位画素を3本、4本、あるいはそれ以上の本数の表示電極対で構成することも可能である。
【0032】
【発明の効果】
この発明によれば、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルを実現することができる。
【図面の簡単な説明】
【図1】本発明に係るプラズマ表示装置の構成図である。
【図2】本発明のPDPの内部構造を示す斜視図である。
【図3】本発明のPDPの詳細構成を示す説明図である。
【図4】本発明の各R,G,Bの2つのサブピクセルにおける点灯状態を示す説明図である。
【図5】本発明のサブピクセルの点灯状態を示す説明図である。
【符号の説明】
1 AC型のPDP
11 前面側のガラス基板
17 誘電体層
18 保護膜
21 背面側のガラス基板
22 下地層
24 誘電体層
28R,28G,28B 蛍光体層
29 隔壁
30 放電空間
41 透明導電膜
42 金属膜
80 駆動ユニット
81 コントローラ
82 フレームメモリ
83 データ処理回路
84 サブフィールドメモリ
85 電源回路
87 Xドライバ
88 Yドライバ
89 アドレスドライバ
100 プラズマ表示装置
A アドレス電極
C セル
L 行
SC 画面
X,Y サステイン電極
X1,Y1 第1のサステイン電極対
X2,Y2 第2のサステイン電極対

Claims (2)

  1. 一画素を構成するR,G,Bの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うプラズマディスプレイパネルの階調表示方法であって、
    R,G,Bの最小単位画素が、それぞれ2つの画素からなり、
    2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させることを特徴とするプラズマディスプレイパネルの階調表示方法。
  2. 1フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いられることを特徴とする請求項1記載のプラズマディスプレイパネルの階調表示方法。
JP23165498A 1998-08-18 1998-08-18 プラズマディスプレイパネルの階調表示方法 Expired - Fee Related JP4111359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23165498A JP4111359B2 (ja) 1998-08-18 1998-08-18 プラズマディスプレイパネルの階調表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23165498A JP4111359B2 (ja) 1998-08-18 1998-08-18 プラズマディスプレイパネルの階調表示方法

Publications (2)

Publication Number Publication Date
JP2000066637A JP2000066637A (ja) 2000-03-03
JP4111359B2 true JP4111359B2 (ja) 2008-07-02

Family

ID=16926889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23165498A Expired - Fee Related JP4111359B2 (ja) 1998-08-18 1998-08-18 プラズマディスプレイパネルの階調表示方法

Country Status (1)

Country Link
JP (1) JP4111359B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003131615A (ja) * 2001-10-30 2003-05-09 Sharp Corp プラズマディスプレイ装置及びその駆動方法
JP4076367B2 (ja) 2002-04-15 2008-04-16 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネル、プラズマ表示装置及びプラズマディスプレイパネルの駆動方法
KR100482333B1 (ko) * 2002-08-14 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조 제어장치 및 방법
US10281805B2 (en) 2015-07-17 2019-05-07 Nec Display Solutions, Ltd. Image display device and image display method
WO2017013744A1 (ja) * 2015-07-21 2017-01-26 Necディスプレイソリューションズ株式会社 画像表示装置及び画像表示方法

Also Published As

Publication number Publication date
JP2000066637A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4076367B2 (ja) プラズマディスプレイパネル、プラズマ表示装置及びプラズマディスプレイパネルの駆動方法
KR19990029159A (ko) Ac형 pdp의 구동방법 및 플라즈마 표시장치
KR100778813B1 (ko) 화상 표시 방법 및 표시 장치
KR100511522B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR20030091662A (ko) 플라즈마 디스플레이 패널의 구동 방법
US6992645B2 (en) Method and apparatus for driving plasma display panel
US20050151704A1 (en) Plasma display panel electrode and phosphor structure
JP4089759B2 (ja) Ac型pdpの駆動方法
JPH11272232A (ja) プラズマディスプレイパネル及びそれを利用した装置
US20050073479A1 (en) Display apparatus and method for driving display panel
JP2000223034A (ja) プラズマディスプレイパネル
US20020175922A1 (en) Method and apparatus for eliminating flicker in plasma display panel
US20030025708A1 (en) Method for displaying color images
JP4111359B2 (ja) プラズマディスプレイパネルの階調表示方法
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
JPH11238462A (ja) プラズマディスプレイパネル
JP3476234B2 (ja) プラズマディスプレイパネル及び駆動方法
JPH08339766A (ja) プラズマパネル、その製造方法及び画像表示装置
JP3179817B2 (ja) 面放電型プラズマディスプレイパネル
JP2008076515A (ja) プラズマディスプレイパネルおよびカラー表示装置
JP4482703B2 (ja) プラズマディスプレイパネルの駆動方法及び装置
JP2000100332A (ja) プラズマディスプレイパネル
JP3606861B2 (ja) Ac型pdpの駆動方法
KR100514260B1 (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees