JP2005017411A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2005017411A JP2005017411A JP2003178882A JP2003178882A JP2005017411A JP 2005017411 A JP2005017411 A JP 2005017411A JP 2003178882 A JP2003178882 A JP 2003178882A JP 2003178882 A JP2003178882 A JP 2003178882A JP 2005017411 A JP2005017411 A JP 2005017411A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- pdp
- electrode
- pixel
- discharge cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【解決手段】1画素が2種類以上の放電セルから成るプラズマディスプレイ装置において、画素が他の画素と共有する放電セルをもつ構成とした。
【撰択図】図1
Description
【発明の属する技術分野】
本願発明は、プラズマディスプレイパネル(Plasma Display Panel:以下、PDPと称する)を用いたプラズマディスプレイ装置に関するものである。本願発明は、特に、解像度を向上させる際に有効である。
【0002】
【従来の技術】
最近、プラズマディスプレイパネル(PDP)を用いたプラズマディスプレイ装置の1種であるプラズマテレビ(PDP−TV)が大画面テレビ市場で急速に普及しつつある。
【0003】
図7は従来のac3電極面放電型PDPの例を示す斜視図である。図7に示すac面放電型PDPでは、2枚のガラス基板、即ち、前面基板51および背面基板58が対向配置され、それらの間隙が放電空間63となる。放電空間63には、放電ガスが通常数百Torr以上の圧力で封入されている。放電ガスとしては、例えばNe、Xeの混合ガスを用いる。
【0004】
表示面としての前面基板51の下面には、主に表示発光のためのサステイン放電を行なうサステイン電極対が形成されている。このサステイン電極対はX電極、Y電極と称される。通常、X電極及びY電極は、透明電極と透明電極の導電性を補う不透明電極から構成される。即ち、X電極64は、X透明電極52と、不透明なXバス電極54とから構成され、Y電極65は、Y透明電極53と、不透明なYバス電極55とから構成される。
【0005】
これらサステイン電極は、前面誘電体56によって被覆され、この誘電体56の表面には酸化マグネシウム(MgO)等の保護膜57が形成される。MgOは耐スパッタ性、二次電子放出係数が高いため、前面誘電体56を保護し、放電開始電圧を低下させる。
【0006】
一方、背面基板58の上面には、サステイン電極(X電極、Y電極)と直交方向に、アドレス放電のためのアドレス電極59が設けられている。このアドレス電極59は背面誘電体60によって被覆される。この背面誘電体60の上には隔壁61がA電極59の間の位置に設けられている。更に、隔壁61の壁面と背面誘電体60の上面によって形成される凹領域内には蛍光体62が塗布されている。この構成において、サステイン電極対とアドレス電極との交差部が1つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤色(R)、緑色(G)、青色(B)の各蛍光体が塗布された3種の放電セルを一組として1画素66を構成する。図8は、図7のD3方向から見た放電セルの配列であり、PDPの放電セルと画素の関係を示している。従来のPDPでは、i−1列目の画素1とi列目の画素2とi+1列目の画素はそれぞれR、G、Bの3種の放電セルから成り、隣接画素は互いに共有する放電セルを持たない。
【0007】
次に、この例のPDPの動作について説明する。
【0008】
PDPの発光の原理は、X、Y電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。
【0009】
図9はPDP装置の基本構成を示すブロック図である。上記PDP(プラズマディスプレイパネル、又はパネルとも呼ぶ)91は、プラズマディスプレイ装置100に組み込まれる。PDP91は駆動回路98に接続され、駆動回路98は画像源99から表示画面の画像信号を受取り、駆動電圧に変換してPDP91の各電極に供給する。
【0010】
PDPの階調表示方式として通常ADS(Address Display−Period Separation)が用いられる。この方式では、PDPに1枚の画を表示するのに要する1TVフィールド期間を複数の異なる発光回数を持つサブフィールドに分割し、各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、2進法に基づく輝度の重みをもった8個のサブフィールドを設けた場合、3原色表示用放電セルはそれぞれ28(=256)階調の輝度表示が得られ、約1678万色の色表示ができる。各サブフィールドは、放電セルを初期状態に戻すリセット期間、発光する放電セルを選択するアドレス期間、および選択した放電セルを発光表示するサステイン期間の3つの放電期間から成る。すなわち、1TVフィールドの全サステイン期間での全発光回数を画像信号の輝度信号に比例するように設定し、その全発光回数をサブフィールドに振り分ける。
以上が、従来のPDP装置の基本構成及びその駆動方法の概略である。
【0011】
また、上記のような従来技術に関する文献は数多くあるが、例えば特許文献1および特許文献2等がある。
【特許文献1】
特開平10−149132号公報
【特許文献2】
特開平11−7264号公報
【0012】
【発明が解決しようとする課題】
PDPの高画質化のためには解像度の向上が重要である。しかし、PDPは、プラズマ放電が狭い空間において発光効率が低いこと、放電セルを規定するリブの幅を狭くすることが困難なこと等から、画素を小さくすることが困難であるため、解像度を上げることが困難である。特に、1画素がリブで区画される少なくとも2種類の矩形の放電セルから成るPDPにおいて、リブの幅の制限のためにリブと直行方向の解像度を向上させることが困難であった。
【0013】
本発明は、プラズマディスプレイパネル(PDP)を用いたプラズマテレビ(PDP―TV)等のプラズマディスプレイ装置において、主に輝度信号の処理によりPDPの製作限界以上の高解像度のPDPを得ることが出来る技術を提供することにある。
【0014】
【課題を解決するための手段】
従来のPDPの1画素は、図8に示したように隣接画素と重なりを持たない構成である。このため、PDPの放電セルの大きさで決まる1画素の大きさで解像度の限界が決まっていた。この限界を超えるための本発明の基本的考え方は、1画素が2種類以上の放電セルから成るPDPにおいて、画素が他の画素と共有する放電セルをもつ構成とすることである。これにより、1つの画素が少なくとも隣接画素と重なりを持つので、同じ大きさの放電セルとPDPに対して重なり分だけ画素数を多くすることが出来、高解像度のPDPが得られる。
【0015】
本願において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。
【0016】
本願発明の骨子は次のようなプラズマディスプレイ装置である。
1画素が2種類以上の放電セルから成るプラズマディスプレイパネル(PDP)であって、1つの画素が他の画素と共有する放電セルをもつことを特徴とするプラズマディスプレイ装置。
【0017】
また、同じ色の放電セルをストレートに並べて配列したカラーPDPであって、
1画素がA、B、Cの順に配列された3色の放電セルから成り、画素内の両端のA、Cの放電セルが隣接画素と共有されることを特徴とするプラズマディスプレイ装置。
【0018】
また、同じ色の放電セルをストレートに並べて配列したカラーPDPであって、
1画素がA、B、Cの順に配列された3色の放電セルから成り、画素内の両端のA、Bの放電セルが隣接画素と共有され、かつB、C放電セルが他の隣接画素と共有されることを特徴とするプラズマディスプレイ装置。
【0019】
また、上記共有される色の放電セルに対する輝度信号は、その放電セルを共有する複数の画素に対する輝度信号の和とする上記記載のプラズマディスプレイ装置。
【0020】
また、R、G、B放電セルの少なくとも1つの幅が他と異なる上記記載のプラズマディスプレイ装置。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。尚、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施の形態1]
図1は、本発明の実施の形態1の例1のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。1つの放電セルの構造は従来技術の図7と同様の構造であり、R、G、B3色の放電セルが従来技術の図8とほぼ同様に配列されている。R、G、Bの3色の放電セルにより1画素を構成するのは従来の図8と同じであるが、1つのの画素が隣接画素と重なりあっている点が図8と異なる。すなわち、例えばi列目の画素2はR、G、Bの3色の放電セルから成る。左隣りのi−1列目の画素1はG、B、Rの3色の方セルから成り、境界のRの放電セルがi列目の画素2と共有される。また、右隣りのi+1列目の放電セル3はB、R、Gの3色の放電セルから成り、境界のBの放電セルがi列めの画素2と共有される。言い換えれば、R、G、Bの放電セルから成るi列目の画素のうち、両端のR、Bの放電セルが隣接画素と共有される。これにより、画素間距離4が従来技術のPDPの2/3となり、横方向の解像度が3/2倍になる。さらに縦方向の画素間距離を横方向と一致させるために、縦方向の放電セルサイズを2/3に縮小すれば、縦横とも解像度を1.5倍にすることが出来る。逆に同じ解像度のPDPならば、横方向の放電セル幅を3/2倍とすることが出来、発光効率において有利になる。
【0022】
実際の放電セル幅はPDPのサイズと設計画素数から決まるが、その放電セル幅は従来技術の構成による放電セル幅と比べて3/2倍に大きくすることが出来る。したがって、放電セル製作限界の3/2倍の横方向解像度を有するPDPを達成できる。例えば、XGAなみの放電セルの横幅でUXGAの解像度を持つPDPが実現できる。
【0023】
図2は、本発明の実施の形態1の例1のプラズマディスプレイ装置の基本構成を示すブロック図である。本例のプラズマディスプレイ装置100aの基本構成は次の通りである。すなわち、図2に示すように、本実施の形態1の例1は、基本的に上記のような放電セルと画素構成を有するパネル91aと、パネル内の電極群と外部回路の接続部となるX電極端子部92、Y電極端子部93、及びA電極端子部94と、これらに電圧を印加して駆動するX駆動回路95、Y駆動回路96、及びA駆動回路97からなる駆動回路98aと、表示画面の画像信号を与える画像源99と、画像源99からの画像信号から1TVフィールドの表示画面の各放電セルへの輝度信号に変換する輝度信号変換器101、1TVフィールドの全サステイン期間での全発光回数を前記各放電セルへの輝度信号に比例するように設定し、その全発光回数をサブフィールドに振り分け、駆動回路98aへの入力信号を与える論理回路102から構成されている。
【0024】
図4は輝度信号変換器101の輝度信号変換の例を示す図である。画像源99からの各画素へのR、G、Bの輝度信号5が輝度信号変換器101に入り、各放電セルへの輝度信号変換処理6aをして、論理回路102のR、G、B信号になる。画素に対する輝度信号5aに示すように、i−2列目の画素に対する信号源99からのGの輝度信号をSgi−2、i−1列目の画素に対する信号源99からのG、B、Rの輝度信号をSgi−1、Sbi−1、Sri−1、i列目列目の画素に対する信号源99からのR、G、Bの輝度信号をSri、Sgi、Sbi、i+1列目の画素に対する信号源99からのB、G、Rの輝度信号をSbi+1、Sgi+1、Sri+1、i+2列目の画素に対する信号源99からのGの輝度信号をSgi+2とする。これらの入力輝度信号を輝度信号変換処理6aに示すように変換して各放電セルの輝度信号とする。例えば、i列目の画素に対するR、G、B放電セルに対する輝度信号をそれぞれ(Sri−1)+Sri、Sgi、Sbi+(Sbi+1)に変換する。すなわち、共有される放電セルに対する輝度信号を、その放電セルを共有する画素のその放電セルに対する輝度信号の和とする。この変換された各放電セルに対する輝度信号を論理回路102のR、G、Bの輝度信号7aとする。
【0025】
図3は、本発明の実施の形態1の例1のプラズマディスプレイ装置のPDPに1枚の画を表示する1TVフィールド期間の駆動回路の動作を示す図である。階調表示方式としてADS(Address Display−Period Separation)を用いた駆動電圧の具体的な例を図3に示す。図3の(a)は、図1に示したPDPに1枚の画を表示するのに要する1TVフィールド期間の駆動電圧のタイムチャートを示す図である。図3の(b)は、図3の(a)のアドレス期間80においてA電極59、X電極64およびY電極65に印加される電圧波形を示す図である。X電極、Y電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図3の(c)は、図3の(a)のサステイン期間81の間に、サステイン電極であるX電極とY電極の間に一斉に印加されるサステインパルス電圧とアドレス電極に印加される電圧(アドレス電圧)を示す図である。
【0026】
1TVフィールド期間70は複数の異なる発光回数を持つサブフィールド71〜78に分割されている。この状態を、図3の(a)中の(I)に示す。
【0027】
各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、2進法に基づく輝度の重みをもった8個のサブフィールドを設けた場合、3原色表示用放電セルはそれぞれ28(=256)階調の輝度表示が得られ、約
1678万色の色表示ができる。
【0028】
各サブフィールドは、図3の(II)に示すように、次の3つの期間を有する。第1は放電セルを初期状態に戻すリセット期間79、第2は発光する放電セルを選択するアドレス期間80、および第3はサステイン期間81である。
【0029】
図3の(b)は、図3の(a)のアドレス期間80においてA電極59、X電極64、およびY電極65に印加される電圧波形(サステインパルス電圧波形)を示す図である。波形82はアドレス期間80に於ける1本のA電極59に印加する電圧波形(A電圧波形)、波形83はX電極64に印加する電圧波形(X電圧波形)、84、85はそれぞれY電極65のi番目と(i+1)番目に印加する電圧波形(Y電圧波形)である。これに対する、それぞれの電圧はV0、V1、V21およびV22(V)である。
【0030】
図3の(b)に示すように、Y電極65のi行目にスキャンパルス86が印加された時、電圧V0のA電極59との交点に位置するセルではY電極とA電極の間、次いでY電極とX電極の間にアドレス放電が起こる。グランド電位のA電極59との交点に位置するセルではアドレス放電は起こらない。Y電極の(i+1)行目にスキャンパルス87が印加された場合も同様である。
【0031】
アドレス放電が起こった放電セルでは、放電で生じた電荷(壁電荷)が図7のX、Y電極を覆う誘電体膜56および保護膜57の表面に形成され、X電極とY電極との間に壁電圧Vw(V)が発生する。この壁電荷の有無が、次に続くサステイン期間81でのサステイン放電の有無を決める。
【0032】
図3の(c)は、図3の(a)のサステイン期間81の間に、サステイン電極であるX電極とY電極の間に一斉に印加されるサステインパルス電圧を示す図である。X電極には電圧波形88のサステインパルス電圧が、Y電極には電圧波形89のサステインパルス電圧が印加される。いずれも、電圧値はV3(V)である。A電極59には、電圧波形90の駆動電圧が印加され、サステイン期間内は一定電圧(V4)に保持される。V3の電圧のサステインパルス電圧が交互に印加されることにより、X電極とY電極との間の相対電圧は反転を繰り返す。このV3の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。
【0033】
アドレス放電が起こった放電セルの1番目の電圧パルスにおいて、放電が起り逆極性の壁電荷がある程度蓄積するまで放電は続く。この放電の結果、蓄積された壁電圧は2番目の反転した電圧パルスを支援する方向に働き、再び放電が起こる。3番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのX電極とY電極の間には、印加電圧パルス数分の維持放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、本実施の形態1の例1のPDP装置の基本構成及びその駆動方法である。
【0034】
以上で述べた放電セルの構造、および駆動波形は一つの具体例であり、他の駆動波形を用いてもよいことは言うまでもない。
以上のようなPDP装置と駆動方法により、主に輝度信号の処理によりPDPの放電セルの製作限界以上の高解像度のPDPを得ることが出来る。
【0035】
図5は、本発明の実施の形態1の例2のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。本発明の実施の形態1の例1と異なる点のみを述べる。R、G、Bの放電セルの配列の仕方とBの放電セルが他より幅が広くなっている。これにより、放電セルの製作限界以上の高解像度のPDPを得ることが出来ると共に、Bの強度を相対的に大きく出来るので色温度改善を行うことが出来る。
[実施の形態2]
図6は本発明の実施の形態2のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。本発明の実施の形態1の例1と異なる点のみを述べる。実施の形態1の例1では図1に示すように、画素距離4が横方向に2放電セル分であり、1つの画素の両端の放電セルが隣接画素と共有される。これに対し実施の形態2では図6に示すように、画素距離4が横方向に1放電セル分であり、1放電セルは連続する3つの画素に共有される。すなわち、i−2列目の画素5はG、B、Rの3色の放電セルから成り、i−1列目の画素1はB、R、Gの3色の放電セルから成り、i列目の画素2はR、G、Bの3色の放電セルから成り、i+1列目の画素3はG、B、Rの3色の放電セルから成り、i+2列目の画素6はB、R、Gの3色の放電セルから成る。例えば、i列目の画素のR放電セルは、i−2、i−1、i列目の画素に共有され、G放電セルはi−1、i、i+1列目の画素に共有され、B放電セルはi、i+1、i+2列目の画素に共有される。
【0036】
図10は輝度信号変換器101の輝度信号変換の例を示す図である。画像源99からの各画素へのR、G、Bの輝度信号5が輝度信号変換器101に入り、各放電セルへの輝度信号変換処理6bをして、論理回路102のR、G、B信号になる。5bに示すように、i−3列目の画素に対する信号源99からのBの輝度信号をSbi−3、i−2列目の画素に対する信号源99からのB、Rの輝度信号をSbi−2、Sri−2、i−1列目の画素に対する信号源99からのB、R、Gの輝度信号をSbi−1、Sri−1、Sgi−1、i列目列目の画素に対する信号源99からのR、G、Bの輝度信号をSri、Sgi、Sbi、i+1列目の画素に対する信号源99からのG、B、Rの輝度信号をSgi+1、Sbi+1、Sri+1、i+2列目の画素に対する信号源99からのB、Rの輝度信号をSbi+2、Sri+2、i+3列目の画素に対する信号源99からのRの輝度信号をSri+3とする。これらの入力輝度信号を輝度信号変換処理6bに示すように変換して各放電セルの輝度信号とする。例えば、i列目の画素に対するR、G、B放電セルに対する輝度信号をそれぞれ(Sri−2)+(Sri−1)+Sri、(Sgi−1)+Sgi+(Sgi+1)、Sbi+(Sbi+1)+(Sbi+2)に変換する。すなわち、1つの放電セルに対する輝度信号を、その放電セルが中央となる画素を中心とする連続する3画素のその放電セルに対する輝度信号の和とする。この変換された各放電セルに対する輝度信号を論理回路102のR、G、Bの輝度信号7bとする。
以上のような画素構成を有するPDPと駆動方法により、画素間距離4が従来技術のPDPの1/3となり、横方向の解像度が3倍になる。さらに縦方向の画素間距離を横方向と一致させるために、縦方向の放電セルサイズを1/3に縮小すれば、縦横とも解像度を3倍にすることが出来る。逆に同じ解像度のPDPならば、横方向の放電セル幅を3倍とすることが出来、発光効率において有利になる。
【0037】
実際の放電セル幅はPDPのサイズと設計画素数から決まるが、その放電セル幅は従来技術の構成による放電セル幅と比べて3倍に大きくすることが出来る。したがって、放電セル製作限界の3倍の横方向解像度を有するPDPを達成できる。例えば、VGAなみの放電セルの横幅でQXGAなみの解像度を持つPDPが実現できる。
【0038】
以上のように本発明によるPDPによれば、輝度信号の処理により画面の画素数を増大させることが出来るので、PDPの製作限界以上の画像の高解像度化を図ることが出来る効果がある。
【0039】
また、前述した各実施の形態の諸組み合わせで、可能なもの全てが本発明として実施可能であることは言うまでもない。
【0040】
以上、前記諸実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0041】
【発明の効果】
本願発明は、PDPを用いたプラズマディスプレイ装置において、主に輝度信号の処理によりPDPの放電セルの製作限界以上の高解像度のPDPを得ることが出来る効果がある。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態1の例1のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。
【図2】図2は、本発明の実施の形態1の例1のプラズマディスプレイ装置の基本構成を示すブロック図である。
【図3】図3は、本発明の実施の形態1の例1のプラズマディスプレイ装置のPDPに1枚の画を表示する1TVフィールド期間の駆動回路の動作を示す図である。
【図4】図4は、本発明の実施の形態1の例1のプラズマディスプレイ装置のPDPの輝度信号変換器の輝度信号変換の例を示す図である。
【図5】図5は、本発明の実施の形態1の例2のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。
【図6】図6は、本発明の実施の形態2のプラズマディスプレイ装置のPDPの放電セルと画素の関係を示す図である。
【図7】図7は、従来のac3電極面放電型PDPの例を示す斜視図である。
【図8】図8は、従来のPDPの放電セルと画素の関係を示す図である。
【図9】図9は、PDP装置の基本構成を示すブロック図である。
【図10】図10は、本発明の実施の形態2のプラズマディスプレイ装置のPDPの輝度信号変換器の輝度信号変換の例を示す図である。
【符号の説明】
1…本放電、2…前置放電、3…負荷率検出器、4…負荷率対応器、5a、5b…画素に対する輝度信号、6a、6b…輝度信号変換処理、7a、7b…論理回路のR、G、Bの輝度信号、51…前面基板、52…X透明電極、53…Y透明電極、54…Xバス電極、55…Yバス電極、56…前面誘電体、57…保護膜、58…背面基板、59…アドレス電極、60…背面誘電体、61…隔壁、62…蛍光体、63…放電空間、64…X電極、65…Y電極、66…1画素、70…TVフィールド、71〜78…サブフィールド、79…リセット放電期間、80…アドレス期間、81…サステイン期間、82…A電極59に印加する電圧波形(A電圧波形)、83…X電極64に印加する電圧波形(X電圧波形)、84…Y電極65のi番目に印加する電圧波形(Y電圧波形)、85…Y電極65の(i+1)番目に印加する電圧波形(Y電圧波形)、86、87…スキャンパルス、88…X電極電圧波形、89…Y電極電圧波形、90…A電極電圧波形、91…パネル(プラズマディスプレイパネル、PDPとも呼ぶ)、92…X電極端子部、93…Y電極端子部、94…A電極端子部、95…X駆動回路、96…Y駆動回路、97…A駆動回路、98…駆動回路、99…画像源、100、100a…プラズマディスプレイ装置、101…輝度信号変換器,102…論理回路。
Claims (5)
- 1画素が2種類以上の放電セルから成るプラズマディスプレイパネル(PDP)であって、1つの画素が他の画素と共有する放電セルをもつことを特徴とするプラズマディスプレイ装置。
- 同じ色の放電セルをストレートに並べて配列したカラーPDPであって、1画素がA、B、Cの順に配列された3色の放電セルから成り、画素内の両端のA、Cの放電セルが隣接画素と共有されることを特徴とするプラズマディスプレイ装置。
- 同じ色の放電セルをストレートに並べて配列したカラーPDPであって、1画素がA、B、Cの順に配列された3色の放電セルから成り、画素内の両端のA、Bの放電セルが隣接画素と共有され、かつB、C放電セルが他の隣接画素と共有されることを特徴とするプラズマディスプレイ装置。
- 上記共有される色の放電セルに対する輝度信号は、その放電セルを共有する複数の画素に対する輝度信号の和とすることを特徴とする請求項2または3に記載のプラズマディスプレイ装置。
- R、G、B放電セルの少なくとも1つの幅が他と異なることを特徴とする請求項2または3に記載のプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003178882A JP2005017411A (ja) | 2003-06-24 | 2003-06-24 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003178882A JP2005017411A (ja) | 2003-06-24 | 2003-06-24 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005017411A true JP2005017411A (ja) | 2005-01-20 |
Family
ID=34180338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003178882A Pending JP2005017411A (ja) | 2003-06-24 | 2003-06-24 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005017411A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008598A (ja) * | 2008-06-25 | 2010-01-14 | Funai Electric Co Ltd | 映像表示装置 |
JP2012037715A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 立体映像表示装置および表示方法 |
US8537205B2 (en) | 2010-08-06 | 2013-09-17 | Kabushiki Kaisha Toshiba | Stereoscopic video display apparatus and display method |
-
2003
- 2003-06-24 JP JP2003178882A patent/JP2005017411A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008598A (ja) * | 2008-06-25 | 2010-01-14 | Funai Electric Co Ltd | 映像表示装置 |
JP2012037715A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 立体映像表示装置および表示方法 |
US8537205B2 (en) | 2010-08-06 | 2013-09-17 | Kabushiki Kaisha Toshiba | Stereoscopic video display apparatus and display method |
US8605139B2 (en) | 2010-08-06 | 2013-12-10 | Kabushiki Kaisha Toshiba | Stereoscopic video display apparatus and display method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100331908B1 (ko) | Ac 방전형 플라즈마 표시 패널 및 동 장치를 구동하는 방법 | |
KR100825344B1 (ko) | 표시 디바이스 및 플라즈마 표시 장치 | |
US6768478B1 (en) | Driving method of AC type plasma display panel | |
KR20010091006A (ko) | 화상 표시 방법 및 표시 장치 | |
US6803722B2 (en) | Plasma display panel | |
US7123217B2 (en) | Method for driving plasma display panel | |
US8009124B2 (en) | Plasma display and driving method thereof | |
US20060214884A1 (en) | Plasma display panel driving method and plasma display apparatus | |
US20100020049A1 (en) | Plasma display panel | |
JP2000294154A (ja) | プラズマディスプレイ装置 | |
JP3578543B2 (ja) | Pdpの駆動方法 | |
KR100337742B1 (ko) | 표시장치및그구동방법 | |
JP2002251165A (ja) | プラズマディスプレイパネル、プラズマディスプレイパネル用駆動装置、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
JP2005017411A (ja) | プラズマディスプレイ装置 | |
JP3179817B2 (ja) | 面放電型プラズマディスプレイパネル | |
US20040251847A1 (en) | Plasma display panel apparatus and driving method thereof | |
US20040239589A1 (en) | Plasma display panel apparatus and drive method thereof | |
JPH11329252A (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
US6911783B2 (en) | Drive method for plasma display panel and drive device for plasma display panel | |
JPWO2007023568A1 (ja) | プラズマディスプレイパネル及びプラズマディスプレイ装置 | |
JP2008076515A (ja) | プラズマディスプレイパネルおよびカラー表示装置 | |
JP3656645B2 (ja) | 表示装置 | |
KR100421490B1 (ko) | 3전극 트리거-유지 전극구조를 가지는 플라즈마디스플레이 패널 | |
KR100359573B1 (ko) | 플라즈마 디스플레이 패널의 컬러필터 | |
KR101373416B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |