KR101373416B1 - 플라즈마 디스플레이 패널 구동 방법 - Google Patents

플라즈마 디스플레이 패널 구동 방법 Download PDF

Info

Publication number
KR101373416B1
KR101373416B1 KR1020120040061A KR20120040061A KR101373416B1 KR 101373416 B1 KR101373416 B1 KR 101373416B1 KR 1020120040061 A KR1020120040061 A KR 1020120040061A KR 20120040061 A KR20120040061 A KR 20120040061A KR 101373416 B1 KR101373416 B1 KR 101373416B1
Authority
KR
South Korea
Prior art keywords
waveform
sustain
electrode
pulse
plasma
Prior art date
Application number
KR1020120040061A
Other languages
English (en)
Other versions
KR20130117175A (ko
Inventor
강정원
박종선
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020120040061A priority Critical patent/KR101373416B1/ko
Publication of KR20130117175A publication Critical patent/KR20130117175A/ko
Application granted granted Critical
Publication of KR101373416B1 publication Critical patent/KR101373416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마를 이용한 영상장치에서 고휘도와 저전류 구현을 통해 고효율 특성을 달성하고자 새로운 형태의 서스테인 파형이 인가되는 플라즈마 디스플레이 패널 구동방법에 관한 것으로, 기존 방전유지 파형과는 달리 한번의 서스테인 펄스 인가 시 두 번의 발광이 이루어질 수 있으므로 동일한 전압레벨을 적용할 경우 소모전류, 휘도 및 효율 부분에서 우수한 결과를 얻을 수 있다.

Description

플라즈마 디스플레이 패널 구동 방법{PLASMA DISPLAY PANEL DRIVING METHOD}
본 발명은 플라즈마 디스플레이 패널 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널(이하 PDP(Plasma Display Panel)라 함)은 He+Xe, Ne+Xe 또는 He+Ne+Xe 가스의 방전시 발생하는 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상 및 동영상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근, 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3-전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 유전체층을 이용하여 벽전하를 축적하여 방전에 필요한 전압을 낮추게 되며, 플라즈마의 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 3전극 교류 면방전형 PDP의 구조를 나타낸 사시도이다.
PDP는 X 전극과 Y 전극이 형성된 전면기판(10)과 어드레스 전극(A)이 형성된 후면기판(20)이 일정거리를 사이에 두고 평행하게 봉합되어 있다.
전면기판(10)에는 하나의 화소에서 상호간 방전에 의해 후술하는 셀의 발광을 유지하기 위한 X 전극(서스테인전극)과 Y 전극(스캔전극)이 구성되고, X 전극과 Y 전극은 투명한 ITO 물질로 형성된 투명전극(또는 ITO 전극)(X1, Y1)과 금속재질로 제작된 버스전극(X2, Y2)으로 이루어진다. X 전극 및 Y 전극은 방전전류를 제한하며 전극 쌍 간을 절연시켜주는 유전체층(12)에 의해 덮혀지며 그 상면에는 산화마그네슘(MgO)막과 같은 보호막(13)이 형성된다.
후면기판(20)은 복수 개의 방전공간, 즉, 셀(C)을 형성시키기 위한 스트라이프 타입(또는 도트 타입)의 격벽(21)이 평행을 유지하며 세로로 배열되고, 전극들(X, Y)과 교차되게 어드레스 전극(A)이 격벽(21)에 대해 평행하게 배치되며 그 상측에는 유전체층(23)이 형성된다. 또한, 후면기판(20)의 상측면은 격벽(21)의 상단면만을 제외한 곳에 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R.G.B 형광층(24)이 도포된다.
이러한 PDP의 구동파형은 도 2에 도시된 바와 같이 표시 화소를 결정하는 어드레스(Address) 기간과 선택된 화소(Pixel)에서 플라즈마가 유지되어서 가시광을 방출시킬 수 있는 서스테인(Sustain) 방전기간, 선택되거나 선택되지 않은 화소를 초기화하는 삭제(Erase) 및 리셋(Reset) 영역으로 구성된다. 어드레스 영역에서의 파형은 전면기판(10)의 스캔(Scan) 전극(Y, 전면기판(10) 투명전극 중 하나)과 후면기판(20)의 어드레스 전극(A)에 인가된다.
선택된 화소에서는 인가된 파형에 따라서 플라즈마가 발생하게 되고, 발생된 플라즈마에 따라서 전면기판(10) 전극(X,Y) 표면에 벽전하들(Wall charge)이 쌓이게 된다. 서스테인 방전기간에는 도 3의 그래프 내부의 사각형 내부의 파형과 같이 전면기판(10)의 스캔 전극(Y)과 서스테인 전극(X)에 교차하는 파형이 인가되며, 선택된 화소의 경우 전면기판에 축적된 전하에 의한 벽 전압(Wall voltage)과 인가된 전압에 의해서 플라즈마가 발생되나, 선택되지 않은 화소는 축적된 전하가 형성되지 않았기 때문에 벽 전압의 부재로 일정전압에 이르지 못해서 플라즈마가 발생되지 않게 된다.
도 2는 종래 기술의 AC PDP 패널을 구동하기 위하여 사용되는 한 방법을 예시한다. AC PDP 패널을 구동하기 위해서는, 도 2에 도시된 바와 같이, 일반적으로 단위 화상을 나타내는 1 TV 필드 동안 밝기가 각기 다른 복수개(예를 들어, 8개)의 서브 필드를 두며, 각각의 서브 필드는 리셋 기간(R), 어드레스 기간(또는 기입 기간)(W)및 서스테인 방전기간(S)으로 구성된다. 예를 들어, 상기 각각의 서브 필드는 20, 21, 22, 23, 24, 25, 26, 27에 해당하는 만큼의 서스테인 방전기간의 길이를 갖고, 이들 서브 필드의 조합으로 구현하고자 하는 계조(예를 들어, 256=28)의 표현이 가능하게 된다.
PDP에서는 계조(Grey Level)를 표현하기 위하여 위에 언급된 것과 같이 어드레스 영역과 서스테인 영역이 분리된 파형을 연속해서 패널에 인가하게 된다. 도 2에 도시된 바와 같이 TV의 1 프레임(16.7ms) 동안 서스테인 기간이 다르게 설정된 파형을 8개~12개 조합하여 밝기의 고/저를 조절한다. 1 프레임 내의 8개~12개의 조합을 모두 선택하게 되면 최고의 밝기를 구현할 수 있게 된다.
이러한 PDP는 화상의 계조를 구현하기 위하여 16.67㎳(1/60 초)의 한 프레임을 복수 개의 서브필드들로 구분하며, 각 서브필드들을 다시 패널의 모든 셀의 방전 특성을 균일하게 해주기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 어드레스기간에서 선택된 셀들의 방전을 유지시켜 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 구분하여 시분할 구동하고 있다.
이때, 리셋기간의 파형을 설계하는데 있어서 중요한 점은 셀 간의 방전 조건의 차이를 최소화하여 균일하고 안정된 어드레스 조건을 만들어 주는 것이다. 그리고, 높은 명암비를 얻기 위해서는 리셋기간에서의 방전을 최소화하여 블랙(패널내 모든 셀을 선택하지 않은 경우)에서의 휘도가 최소화되어야 하며, 서스테인 기간에 최대한 많은 시간을 할당하여 높은 휘도를 내는 것이 중요한다.
종래의 기술은 도 3의 그래프 내부의 사각형의 파형으로 표시한 부분과 같이 PDP의 상판에 위치한 스캔 전극(Y)과 서스테인 전극(X)에 양극의 극성을 갖는 펄스가 교차하면서 인가되고, 펄스 인가에 따라 PDP 셀 내에 플라즈마가 활성화되면서 발생된 자외선이 셀 내의 형광체에 전달되어서 가시광이 발생 된다. 즉, 도 3은 플라즈마 서스테인기간 중 전면기판(10)의 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 파형의 예로, 이전 단계의 상태를 초기화시켜주는 초기화 기간과 온 셀과 오프셀을 선택하는 어드레스 기간을 거친 후에 온 셀에서 지속적으로 플라즈마를 활성화하여 가시광이 발생하도록 한다. 일반적으로 한번 펄스를 인가하면 한번 플라즈마가 형성되기 때문에 펄스의 개수가 증가하면 플라즈마 생성 횟수가 증가하게 되며 이에 따라 PDP에서 발생되는 밝기 역시 증가하게 된다.
그런데, PDP의 경우 해상도가 증가됨에 따라 어드레스 기간에 필요한 시간이 증가되고 한정된 시간 내의 어드레스에 소요되는 시간의 증가로 인해 서스테인 기간이 감소되는 문제점이 있다. 이러한 서스테인 기간의 감소는 PDP의 휘도를 감소시키며, 이를 증가시키기 위하여 패널 내에 주입되는 Xe 함량을 증가시킬 경우, 어드레스 특성이 불안정해지며 구동전압이 올라가는 문제점이 발생하게 된다.
본 발명은 휘도 증가를 위해 플라즈마 서스테인 파형의 변화를 통하여 일반적으로 한 번의 펄스 인가시 한 번의 플라즈마를 활성화하여 가시광을 발생시키는 것이 아닌, 두 번의 플라즈마를 활성화하여 가시광 생성량을 증가시키며 이때 동일한 전압레벨에서 소모되는 전류를 감소시킴으로서 효율 역시 상승시킬 수 있는 플라즈마 디스플레이 패널 구동방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 하나의 프레임이 리셋 기간, 어드레스 기간, 서스테인 기간으로 분리되는 복수의 서브필드로 구분되고 상기 복수의 서브필드의 방전에 의해 패널의 계조를 표현하는 플라즈마 디스플레이 구동방법에 있어서, 상기 서스테인 기간에서, 입력 전압(Vs)을 제 1 파형과 제 2 파형으로 분리하여 각각 스캔 전극과 서스테인 전극에 동시에 인가하는 플라즈마 디스플레이 패널 구동방법을 제공한다.
상기 스캔 전극에 인가되는 상기 제 1 파형은 양극성 펄스가 인가된 후 음극성 펄스가 인가되는 것이고, 상기 서스테인 전극에 인가되는 상기 제 2 파형은 음극성 펄스가 인가된 후 양극성 펄스가 인가되는 것이고, 상기 제 1 파형과 상기 제 2 파형은 동시에 인가될 수 있다.
상기 제 1 파형은 T1 시간동안 양극성 펄스를 인가한 후 T1+T2 시간동안 음극성 펄스를 인가할 수 있고, 상기 제 2 파형은 T1+T2 시간동안 음극성 펄스를 인가한 후 T1 시간동안 양극성 펄스를 인가할 수 있다.
상기 제 1 파형은 T1+T2 시간동안 양극성 펄스를 인가한 후 T1 시간동안 음극성 펄스를 인가하는 것이고, 상기 제 2 파형은 T1 시간동안 음극성 펄스를 인가한 후 T1+T2 시간동안 양극성 펄스를 인가할 수 있다.
상기 Vs는 Vs1 +Vs2이고, 상기 제 1 파형과 상기 제 2 파형의 상기 양극성 펄스의 최고 전압은 Vs1 이고 상기 음극성 펄스의 최저 전압은 -Vs2이다.
상기 Vs는 Vs1 +Vs2이고, 상기 제 1 파형과 상기 제 2 파형의 상기 양극성 펄스의 최고 전압은 Vs2이고 상기 음극성 펄스의 최저 전압은 -Vs1이다.
상기 Vs1, Vs2는, Vs2≤Vs1이다.
상기 T1:T2는 1:2 또는 1:3 중 어느 하나를 선택할 수 있다.
본 발명의 다른 측면에 따르면, 하나의 프레임이 리셋 기간, 어드레스 기간, 서스테인 기간으로 분리되는 복수의 서브필드로 구분되고 상기 복수의 서브필드의 방전에 의해 패널의 계조를 표현하는 플라즈마 디스플레이 구동방법에 있어서, 상기 서스테인 기간에서, 입력 전압(Vs)을 제 1 파형과 제 2 파형으로 분리하여 각각 스캔 전극과 서스테인 전극에 순차적으로 인가하는 플라즈마 디스플레이 패널 구동방법을 제공한다.
상기 스캔 전극에 먼저 양극성 펄스가 인가된 후 순차적으로 상기 서스테인 전극에 양극성 펄스가 인가될 수 있다.
상기 서스테인 전극에 먼저 음극성 펄스가 인가된 후 순차적으로 스캔 전극에 음극성 펄스가 인가될 수 있다.
상기 양극성 펄스 T1+T2의 시간 동안 Vs1+Vs2까지 상승한 후 Vs2로 다운하는 계단형 펄스이고, 상기 음극성 펄스는 T1+T2의 시간 동안 -(Vs1+Vs2)까지 다운한 후 -Vs2로 상승하는 계단형 펄스인 것을 특징으로 한다.
상기 Vs=Vs1 + Vs2이고, Vs2≤Vs1를 특징으로 한다.
상기 T1:T2는 1:2 또는 1:3 중 어느 하나를 선택할 수있다.
본 발명은 플라즈마 디스플레이 패널의 상면기판 내의 두 개의 전극에 인가되는 전압레벨을 둘로 분리하여 동시에 파형을 인가함으로써, 동일한 전압을 인가할 경우 플라즈마 디스플레이 패널의 휘도가 상승되고 전류가 감소하는 효과를 얻을 수 있다.
도 1 은 일반적인 3-전극 면방전형 AC PDP의 패널 구조를 개략적으로 나타낸 분리 사시도,
도 2 는 8개의 서브필드 ADS 구동방식의 일 실시예를 나타낸 도면,
도 3 은 종래의 AC PDP에 적용되는 플라즈마 서스테인기간의 파형을 나타낸 도면,
도 4 는 본 발명의 일 실시예에 따른 플라즈마 서스테인 기간의 파형을 나타낸 도면,
도 5 는 본 발명의 다른 실시예에 따른 플라즈마 서스테인기간의 파형을 나타낸 도면,
도 6 은 본 발명에 따른 실시예의 휘도 특성을 나타낸 도면,
도 7 은 종래 플라즈마 파형과 본 발명에 따른 4가지 실시예 파형의 휘도 특성 비교하는 도면,
도 8 은 본 발명에 따른 플라즈마 서스테인 파형 인가 시 플라즈마에서 발생되는 IR 파형의 비교도,
도 9 는 본 발명에 따른 플라즈마 서스테인 파형 인가 시 생성되는 전류량을 나타낸 도면,
도 10 은 본 발명에 따른 플라즈마 서스테인 파형과 인가전압 변화에 따른 휘도 변화를 나타낸 도면, 및
도 11은 본 발명에 따른 플라즈마 서스테인 파형과 인가전압에 따른 상대효율의 변화를 나타낸 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본 명세서에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1에 도시된 3-전극 면방전형 PDP를 예로 들어, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법을 설명하기로 한다.
도 1은 3-전극 면방전형 PDP의 구조의 일 실시예를 개략적으로 나타낸 도면으로, 도시되는 바와 같이, PDP는 서스테인 전극(X)과 스캔 전극(Y)이 형성된 전면기판(10)과 어드레스 전극(A)이 형성된 후면기판(20)이 일정거리를 사이에 두고 평행하게 봉합된다.
전면기판(10)에는 하나의 화소에서 상호간 방전에 의해 후술하는 셀의 발광을 유지하기 위한 스캔 전극(Y)과 서스테인 전극(X)이 구성되고, X 전극과 Y 전극은 투명한 ITO로 형성되는 투명 전극(X1,Y1)과 금속 재질로 제작된 버스전극(X2,Y2)으로 이루어진다. X 전극과 Y 전극은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 유전체층(12)에 의해 덮혀지며 그 상면에는 산화마그네슘 막과 같은 보호막(13)이 형성된다.
후면기판(20)은 복수개의 방전공간인 셀(C)을 형성하기 위해 격벽(21)이 평행을 유지하며 세로로 배열되고, 전극들과 교차되게 어드레스 전극(A)이 격벽(21)에 평행하게 배치되며 그 위에는 유전체층(23)이 형성된다. 후면기판(20)의 상측면은 격벽의 상단면을 제외한 곳에 어드레스 방전시 화상 표시를 위한 가시광선을 방출하는 RGB 형광층(24)이 도포된다.
이러한 PDP의 경우, 일반적으로 초기화(Reset)/어드레스(Address)/플라즈마 서스테인(Sustain) 기간으로 구성된 ADS (Address Display Separated) 기법을 사용하여 이미지와 계조를 표현한다.
도 4 및 도 5는 본 발명의 실시예에 따른 4개의 상이한 서스테인 파형을 도시한다. 도 4 및 도 5의 실시예에서 10 쌍의 서스테인 펄스가 매 1.67㎳ 동안 패널에 인가된다. 한 쌍의 구간은 12㎲이고 그 듀티는 83%이다.
도 4는 본 발명의 실시예에 따른 플라즈마 서스테인 기간 중 상부기판의 스캔 전극(Y)과 서스테인 전극(X)에 인가되는 파형을 도시한다. 도 4(a)의 파형이 인가되는 것을 제 1 실시예, 도 4(b)의 파형이 인가되는 것을 제 2 실시예라 한다. 도면중 검은색 파형은 스캔 전극에 인가되는 파형이고, 회색은 서스테인 전극에 인가되는 파형이다.
도시되는 바와 같이, 도 4(a)와 도 4(b)의 실시예에서 한 쌍의 서스테인 파형은 펄스가 스캔 전극과 서스테인 전극에 순차적으로 인가된다. 도 4(a)의 제 1 실시예에서, 스캔 전극에 먼저 양의 구간이 인가된 후 순차적으로 서스테인 전극에 양의 구간이 인가되고, 도 4(b)의 제 2 실시예에서 한 쌍의 서스테인 펄스는 서스테인 전극에 먼저 음의 구간이 인가된 후 순차적으로 스캔 전극에 음의 구간이 인가된다.
인가 전압(Vs)이 Vs1+Vs2일 때, 12㎲ 동안 제 1 실시예에서, 스캔 전극에 인가되는 펄스는 T1 동안 Vs1+Vs2까지 전압이 상승한 후 Vs2로 다운하고, T2 동안 Vs2를 유지한 후 0으로 다운한다. 서스테인 전극에 인가되는 펄스는 스캔 전극에 인가되는 펄스가 0으로 다운한 후 1 ㎲ 경과 후 T1 동안 Vs1+Vs2까지 전압이 상승한 후 Vs2로 다운하고, T2 동안 Vs2를 유지한 후 0으로 다운한다.
제 2 실시예에서, 서스테인 전극에 인가되는 펄스는 T1 동안 -(Vs1+Vs2)으로 다운된 후 -Vs2로 상승하고 T2 동안 -Vs2를 유지한 후 0으로 상승한다. 스캔 전극에 인가되는 펄스는 서스테인 전극에 인가되는 펄스가 0으로 상승한 후 1 ㎲ 경과 후 T1 동안 -(Vs1+Vs2)까지 전압이 다운한 후 -Vs2로 상승하고, T2 동안 -Vs2를 유지한 후 0으로 다운한다
도 5 는 본 발명의 다른 실시예에 따른 플라즈마 서스테인 기간 중 상부기판의 스캔 전극(Y)과 서스테인 전극(X)에 인가되는 파형을 도시한다. 도 5(a)의 파형이 인가되는 것을 제 3 실시예, 도 5(b)의 파형이 인가되는 것을 제 4 실시예라 한다. 도면 중 검은색 펄스는 스캔전극에 인가되는 펄스이고, 회색은 서스테인 전극에 인가되는 펄스이다.
도시되는 바와 같이, 도 5(a)와 도 5(b)의 실시예에서 한 쌍의 서스테인 펄스는 스캔 전극과 서스테인 전극에 동시에 인가된다.
인가 전압(Vs)이 Vs1+Vs2일 때, 도 5(a)의 제 3 실시예에서, 12㎲ 동안 스캔 전극에 양의 구간이 인가된 후 다운되고 동시에 서스테인 전극에 음의 구간이 인가된 후 양의 구간이 인가된다. 도 5(b)의 제 4 실시예는 제 3 실시예와 반대로, 서스테인 펄스는 서스테인 전극에 먼저 음의 구간이 인가된 후 순차적으로 스캔 전극에 음의 구간이 인가된다.
즉, 도 5(a)의 제 3 실시예에서 12㎲ 동안 스캔 전극에 인가되는 펄스는 T1+T2 동안 Vs2 까지 램프 업 한 후 다운하고 1 ㎲ 경과 후 T1 동안 -Vs1로 램프다운한다. 서스테인 전극에 인가되는 펄스는 T1 동안 Vs1으로 램프다운 한 후 T2 + 1㎲ 후 T1+T2 동안 램프 업 한 후 다운한다.
도 5(b)의 제 4 실시예에서 12㎲ 동안 스캔 전극에 인가되는 펄스는 T1 동안 Vs1으로 램프업 한 후 T2+1㎲ 후 T1+T2 동안 -Vs2로 램프다운 한 후 업하고, 서스테인 전극에 인가되는 펄스는 T1+T2 동안 -Vs2 까지 램프다운 한 후 업하고 1 ㎲ 경과 후 T1 동안 Vs1로 램프업한다.
제 1 실시예와 제 3 실시예의 파형의 경우 패널에 인가된 전압 레벨은 제 1 실시예의 경우 초기단계에서 Vs1+Vs2 이후 Vs2, 제 3 실시예의 경우 초기단계에서 Vs1-(-Vs2) = Vs1+Vs2 이후 -(-Vs2) = Vs2이므로 동일하다. 제 1 실시예은 전압이 하나의 전극에 인가되고, 제 3 실시예의 경우와 두 전극에 전압레벨을 나뉘어서 인가되는 것이다. 제 2 실시예와 제 4 실시예도 동일한 관계를 나타내고 있다.
제 1 내지 제 4 실시예에서 T1과 T2의 합은 5 ㎲이고, Vs1과 Vs2의 합은 220V이다.
도 6 내지 도 11은 위에서 설명되는 제 1 내지 제 4 실시예의 결과를 나타내는 그래프이다.
도 6 은 제 1 실시예에서 Vs2를 55V, 110V, 220V로 변화시키고, T1:T2의 비를 1:3, 1:2, 1:1, 2:1, 3:1로 변화시키며 이에 따른 밝기의 변화를 나타내는 그래프이다. 도시된 바와 같이, Vs2가 55W이고 T1과 T2 사이의 비는 1:2일때 가장 밝기가 뛰어나 다는 것을 알 수 있다.
도 7 은 Vs2를 상이하게 변화시키면서, 상기 도 4의 (a)와 (b) 및 도 5의 (a)와 (b)의 파형을 스캔 전극(Y)과 서스테인 전극(X)에 인가하는 경우, PDP의 휘도를 나타낸 그래프이다. 주기는 T1:T2의 비를 1:2로 설정하였다. 도시되는 바와 같이, 도 5(a)의 제 3 실시예의 파형이 인가되는 경우 Vs2의 크기와 관계없이 가장 높은 휘도를 보여주고, 최고 휘도는 89.9cd/m2이다.
외부에서 인가된 전압레벨이 같더라도 각 전극에 표면에 축적된 전하 (통상적으로 벽전하라고 부름)의 극성이나 분포가 다르기에 이에 따라 셀 전체에 인가된 전압도 다르게 나타날 수 있다. Vcell = Vs (외부에서 인가된 전압) + Vw (벽전하에 의해 형성된 표면전압)로 표시할 수 있다. 이에 따라 도 5에 나타난 파형을 인가 시에 다른 특성을 보일 수 있다.
Vs=Vs1+Vs2 (도 5에 표시된 전압레벨)를 210V에 고정시키고, T1:T2=1:2 (도 5에 표시된 시간)로 고정시킬 경우 일반적인 파형 및 도 5에 나타난 4가지 다른 경우의 플라즈마 서스테인파형을 16.7 ms 동안 100회 인가한 경우 모든 경우에서 Vs2 전압을 상대적으로 Vs1 전압보다 낮게 인가할 때 상대적으로 높은 휘도 특성을 보였으며, 특히, 전압을 분리해서 스캔 전극과 서스테인 전극에 나누어서 인가한 제 3 실시예와 제 4 실시예가 제 1 실시예나 제 2 실시예 그리고 종래의 플라즈마 서스테인 파형을 인가한 경우(도 6, 7에서 일점쇄선으로 표시됨)에 비하여 높은 휘도 특성을 보인다.
즉, 즉, 제 3 실시예와 제 4 실시예의 파형의 경우 종래 기술에 따른 서스테인 펄스가 하나의 전극에 모든 전압레벨이 인가되는 것과는 달리 양쪽의 전극에 전압레벨을 분리하여 인가하되, 효과를 최대화하기 위해서는 도 5에 나타난 Vs2를 Vs1에 비하여 상대적으로 낮거나 유사한 값을 적용하여야 하며, T1:T2 = 1:2 ~ 1:3이 바람직하다.
종래 제1실시예 제3실시예
적외선 합 146.25 157.27 163.04
휘도 74.9 80.2 89.9
표 1 및 도 8은 플라즈마 서스테인 파형 인가 시 플라즈마에서 발생되는 IR (Infra-red)영역의 파장을 측정한 결과를 보여주고 있으며 도 8(a)의 경우 일반적인 파형과 제 1 실시예 및 제 3 실시예의 파형이 패널에 인가 시 플라즈마에서 생성되는 IR 파장의 시간에 따른 변화 특성을 나타낸다. 일반 서스테인 파형과 제 1 실시예의 서스테인 파형의 경우 플라즈마가 한번 생성되고 이후 소멸되는 과정을 거치므로 한 번의 피크가 형성된 후 이후 감소하는 경향을 보이는 데 반해, 제 3 실시예의 경우 IR 파장이 한번 생성된 후 감소하다가 다시 재생성되는 뚜렷한 더블- 피크 형태를 보여주고 있음.
도 8(b)는 IR 영역의 측정이 가능한 고속카메라를 사용하여 패널 내의 화소에서 서스테인 기간 중 발생되는 IR 파장의 분포를 나타낸 것으로, 제 3 및 4 실시예와 같이 전압을 분리하여 스캔 전극과 서스테인 전극에 인가한 경우에 셀 내에서 발생되는 IR 파장의 세기가 큰 영역(이미지 상에서 붉은색과 하얀색으로 나타나는 영역)이 초기에 생성되었다가 이후 다시 나타나는 현상을 보이며 다른 경우들은 모두 한번 만 나타나는 것을 알 수 있다.
따라서, 본 발명의 제 3 실시예와 제 4 실시예의 경우 한 번의 서스테인 펄스 인가 시 두 번의 IR 파장이 생성됨을 알 수 있고 이를 통해 플라즈마에서 생성되는 가시광 역시 두 번 생성될 수 있다는 것을 알 수 있다.
도 9는 플라즈마 서스테인 파형 인가 시 생성되는 전류량을 나타내는 그래프이다. 도면 중 case 1 ~ 4는 제 1 내지 제 4 실시예를 나타낸다. 도 9는 전술한 플라즈마 서스테인 파형 인가 시 인가전압의 변화에 따른 소모전류(플라즈마 생성에 따른)를 측정한 결과를 나타내고 있으며, 도시된 바와 같이, 인가전압의 증가에 따라서 소모전류는 증가하고 제 3 실시예와 제 4 실시예의 경우 상대적으로 낮은 소모전류 특성을 보이는 것을 알 수 있다.
도 10 및 11은 플라즈마 서스테인 파형과 인가전압 변화에 따른 휘도와 상대효율의 변화를 나타낸 그래프이다. 도면 중 case 1 ~ 4는 제 1 내지 제 4 실시예를 나타낸다. 도 9와 동일조건 하에서 휘도와 상대효율(= 휘도/(소모전류*전압))을 측정한 결과 제 3 실시예와 제 4 실시예가 우수한 특성을 나타내고 있음을 알 수 있다.
즉, 전술한 바와 같이 본 발명의 제 3 실시예와 제 4 실시예의 경우, 소모전류, 휘도 및 효율 측면에서 우수한 결과를 얻었으며 이는 도 8을 참조로 설명한 바와 한 번의 플라즈마 서스테인 펄스 인가를 통해 두 번의 가시광 발생을 통하여 얻을 수 있으므로 동일한 전압레벨을 적용할 경우 소모전류, 휘도 및 효율 부분에서 우수한 결과를 나타낸다는 것을 알 수 있다.
실제로 다양한 플라즈마 서스테인파형의 출력이 가능한 장비를 활용하여 실제 PDP 패널에 본 발명의 제 1 내지 제 4 실시예의 파형을 인가할 경우, 전체전압을 220V에 고정시킬 경우 20% 이상의 휘도 향상과 56% 수준의 효율이 향상하는 결과를 얻을 수 있다는 것을 상기 실험 결과로 알 수 있다.
하나의 파형을 상면기판(10) 내의 하나의 전극에 인가되고 이후 다른 파형이 상면기판(10) 내의 다른 전극에 인가되는 종래의 플라즈마 서스테인 파형과는 달리 하나의 파형을 분리시켜서, 예를 들어 + 200 V 전압의 펄스가 한 전극에 인가되는 것이 아니라 이를 + 100 V 전압과 - 100 V 전압으로 나누어서 두 개의 전극에 인가하면, 휘도가 상승되고 전류가 감소하는 효과를 증가시킬 수 있다.
10 : 전면기판 20 : 후면기판
X : 서스테인 전극 Y : 스캔 전극
A : 어드레스 전극 C : 셀

Claims (14)

  1. 하나의 프레임이 리셋 기간, 어드레스 기간, 서스테인 기간으로 분리되는 복수의 서브필드로 구분되고 상기 복수의 서브필드의 방전에 의해 패널의 계조를 표현하는 플라즈마 디스플레이 구동방법에 있어서,
    상기 서스테인 기간에서, 입력 전압(Vs)을 제 1 파형과 제 2 파형으로 분리하여 각각 스캔 전극과 서스테인 전극에 동시에 인가하는 플라즈마 디스플레이 패널 구동방법.
  2. 제 1 항에 있어서,
    상기 스캔 전극에 인가되는 상기 제 1 파형은 양극성 펄스가 인가된 후 음극성 펄스가 인가되는 것이고, 상기 서스테인 전극에 인가되는 상기 제 2 파형은 음극성 펄스가 인가된 후 양극성 펄스가 인가되는 것이고, 상기 제 1 파형과 상기 제 2 파형은 동시에 인가되는 플라즈마 디스플레이 패널 구동방법.
  3. 제 2 항에 있어서,
    상기 제 1 파형은 T1 시간동안 양극성 펄스를 인가한 후 T1+T2 시간동안 음극성 펄스를 인가하는 것이고, 상기 제 2 파형은 T1+T2 시간동안 음극성 펄스를 인가한 후 T1 시간동안 양극성 펄스를 인가하는 플라즈마 디스플레이 패널 구동 방법.
  4. 제 2 항에 있어서,
    상기 제 1 파형은 T1+T2 시간동안 양극성 펄스를 인가한 후 T1 시간동안 음극성 펄스를 인가하는 것이고, 상기 제 2 파형은 T1 시간동안 음극성 펄스를 인가한 후 T1+T2 시간동안 양극성 펄스를 인가하는 플라즈마 디스플레이 패널 구동방법.
  5. 제 3 항에 있어서,
    상기 Vs는 Vs1 +Vs2이고,
    상기 제 1 파형과 상기 제 2 파형의 상기 양극성 펄스의 최고 전압은 Vs1 이고 상기 음극성 펄스의 최저 전압은 -Vs2인 플라즈마 디스플레이 패널 구동방법.
  6. 제 4 항에 있어서,
    상기 Vs는 Vs1 +Vs2이고,
    상기 제 1 파형과 상기 제 2 파형의 상기 양극성 펄스의 최고 전압은 Vs2이고 상기 음극성 펄스의 최저 전압은 -Vs1인 플라즈마 디스플레이 패널 구동방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 Vs1, Vs2는, Vs2≤Vs1인 플라즈마 디스플레이 패널 구동 방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 T1:T2는 1:2 또는 1:3 중 선택된 어느 하나인 플라즈마 디스플레이 패널 구동 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020120040061A 2012-04-18 2012-04-18 플라즈마 디스플레이 패널 구동 방법 KR101373416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120040061A KR101373416B1 (ko) 2012-04-18 2012-04-18 플라즈마 디스플레이 패널 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120040061A KR101373416B1 (ko) 2012-04-18 2012-04-18 플라즈마 디스플레이 패널 구동 방법

Publications (2)

Publication Number Publication Date
KR20130117175A KR20130117175A (ko) 2013-10-25
KR101373416B1 true KR101373416B1 (ko) 2014-03-14

Family

ID=49635999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120040061A KR101373416B1 (ko) 2012-04-18 2012-04-18 플라즈마 디스플레이 패널 구동 방법

Country Status (1)

Country Link
KR (1) KR101373416B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019352A (ko) * 2000-09-05 2002-03-12 김영남 플라즈마 디스플레이 패널의 구동방법
KR20030079489A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 그의 어드레스전극
KR20070043162A (ko) * 2005-10-20 2007-04-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20080111960A (ko) * 2007-06-20 2008-12-24 엘지전자 주식회사 플라즈마 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019352A (ko) * 2000-09-05 2002-03-12 김영남 플라즈마 디스플레이 패널의 구동방법
KR20030079489A (ko) * 2002-04-04 2003-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 그의 어드레스전극
KR20070043162A (ko) * 2005-10-20 2007-04-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20080111960A (ko) * 2007-06-20 2008-12-24 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20130117175A (ko) 2013-10-25

Similar Documents

Publication Publication Date Title
US8471786B2 (en) Plasma display device and plasma display panel driving method
KR100679098B1 (ko) 플라즈마 디스플레이 패널의 위치별 게인 조정방법 및 장치
JP5000983B2 (ja) プラズマディスプレイ装置
KR101373416B1 (ko) 플라즈마 디스플레이 패널 구동 방법
JP2011081335A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011074213A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20060132389A1 (en) Plasma display apparatus and driving method thereof
JP5170322B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US7583242B2 (en) Plasma display panel, and apparatus and method for driving the same
JP2006251624A (ja) プラズマディスプレイ装置
US20120299981A1 (en) Plasma display device and method for driving a plasma display panel
JP4646989B2 (ja) プラズマディスプレイパネルの駆動方法および表示装置
US20100220115A1 (en) Method for driving plasma display panel, and plasma display device
JP2005017411A (ja) プラズマディスプレイ装置
KR100692042B1 (ko) 플라즈마 디스플레이 패널
KR100570659B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP4844624B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR100599644B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100824674B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2011248268A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009042728A (ja) ディスプレイパネルの駆動装置及びその駆動方法
WO2012049840A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003142001A (ja) プラズマディスプレイパネル
JP2007133345A (ja) プラズマディスプレイ装置及びその駆動方法
JP2010151859A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee