JP2010151859A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2010151859A JP2010151859A JP2008326799A JP2008326799A JP2010151859A JP 2010151859 A JP2010151859 A JP 2010151859A JP 2008326799 A JP2008326799 A JP 2008326799A JP 2008326799 A JP2008326799 A JP 2008326799A JP 2010151859 A JP2010151859 A JP 2010151859A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- load factor
- cycle
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】プラズマディスプレイ装置において、特に小表示負荷率において発光効率向上、消費電力低減できる技術を提供することにある。
【解決手段】サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%における最小維持電圧Vsmin(100%)からの最小維持電圧の変化ΔVsmin1が4%以下となるサステイン周期を含む、ことを特徴とするプラズマディスプレイ装置。
【選択図】図1
【解決手段】サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%における最小維持電圧Vsmin(100%)からの最小維持電圧の変化ΔVsmin1が4%以下となるサステイン周期を含む、ことを特徴とするプラズマディスプレイ装置。
【選択図】図1
Description
本発明は、プラズマディスプレイパネル(Plasma Display
Panel:以下、PDPと称する)を用いたプラズマディスプレイ装置及びその駆動方法に関するものである。本発明は、特に、発光効率の向上、消費電力低減に有効である。
Panel:以下、PDPと称する)を用いたプラズマディスプレイ装置及びその駆動方法に関するものである。本発明は、特に、発光効率の向上、消費電力低減に有効である。
現在、プラズマディスプレイパネル(PDP)を用いたプラズマディスプレイ装置の一種であるプラズマテレビ(PDP−TV)は薄型大画面テレビ市場で、液晶その他競合デバイスとの競争が激化している。
図7は従来の3電極構造のac面放電型PDPの例を示す斜視図である。図7に示すac面放電型PDPでは、2枚のガラス基板、即ち、前面基板51および背面基板58が対向配置され、それらの間隙が放電空間63となる。放電空間63には、放電ガスが通常数百Torr以上の圧力で封入されている。放電ガスとしては、He、Ne、Xe、或いはAr等の混合ガスを用いるのが一般的である。
表示面としての前面基板51の下面には、主に表示発光のための放電を行なうサステイン電極対が形成されている。このサステイン電極対はX電極、Y電極と称される。通常、X電極及びY電極は、透明電極及びこの透明電極の導電性を補う不透明電極から構成される。即ち、X電極64は、X透明電極52−1、52−2・・・と、不透明なXバス電極54−1、54−2・・・とから構成され、Y電極65は、Y透明電極53−1、53−2・・・と、不透明なYバス電極55−1、55−2・・・とから構成される。又、X電極を共通電極、Y電極を独立電極とする場合が多い。通常、X、Y電極の放電間隙(スリット、または正スリット)Ldgは放電開始電圧が高くならないように狭く、隣接間隙(逆スリット)Lngは隣接放電セルとの誤放電を防止するように広く設計される。
これらサステイン電極は、前面誘電体56によって被覆され、この誘電体56の表面には酸化マグネシウム(MgO)等の保護膜57が形成される。MgOは耐スパッタ性、二次電子放出係数が他の物質に比べて高いため、前面誘電体56を保護し、放電開始電圧を低下させる。
一方、背面基板58の上面には、サステイン電極(X電極、Y電極)と直交する方向に、アドレス放電のためのアドレス電極(A(Address)電極とも呼ぶ)59が設けられている。このA電極59は背面誘電体60によって被覆される。この背面誘電体60の上には、リブ61が、隣接するA電極59の間に設けられている。更に、リブ61の壁面と背面誘電体60の上面によって形成される凹領域内には蛍光体62が塗布されている。この構成において、サステイン電極対とA電極との交差部が1つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤、緑、青色の各蛍光体が塗布された3種の放電セルを一組として1画素を構成する。
図7中の矢印D1の方向から見た放電セル1個分の断面図を図8に、図7中の矢印D2の方向から見た放電セル1個分の断面図を図9に示す。尚、図9において、セルの境界は概略点線で示す位置である。図9中、符号66は電子、67は正イオン、68は正の壁電荷、69は負の壁電荷を示す。
次に、この例のPDPの動作について説明する。
PDPの発光の原理は、X、Y電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。
図10はPDP装置の基本構成を示すブロック図である。上記PDP(プラズマディスプレイパネル、又はパネルとも呼ぶ)91は、プラズマディスプレイ装置100に組み込まれる。PDP91はパネル内の電極群と外部回路の接続部となるX電極端子部92、Y電極端子部93、及びA電極端子部94を通じてX、Y、A各電極に電圧を与えるX駆動回路95、Y駆動回路96、及びA駆動回路97からなる駆動回路98に接続される。駆動回路98は、画像源99から表示画面の画像信号を受取り、駆動電圧に変換してPDP91の各電極に供給する。
階調表示方式としてADS(Address Display-Period Separation)を用いた駆動電圧の具体的な例を図11(a)〜11(c)に示す。図11(a)は、図7に示したPDPに1枚の画を表示するのに要する1TVフィールド期間の駆動電圧のタイムチャートを示す図である。図11(b)は、図11(a)のアドレス期間80においてA電極59、X電極64およびY電極65に印加される電圧波形を示す図である。X電極、Y電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図11(c)は、図11(a)のサステイン期間81の間に、サステイン電極であるX電極とY電極の間に一斉に印加されるサステインパルス電圧(サステイン電圧またはサステインパルスとも呼ぶ)とアドレス電極に印加される電圧(アドレス電圧)を示す図である。
1TVフィールド期間70は複数の異なる発光回数を持つサブフィールド71〜78に分割されている。この状態を、図11(a)中の(I)に示す。
そして、各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、2進法に基づく輝度の重みをもった8個のサブフィールドを設けた場合、3原色表示用放電セルはそれぞれ28(=256)階調の輝度表示が得られ、約1678万色の色表示ができる。
各サブフィールドは、図11(a)中の(II)に示すように、次の3つの期間を有する。第1は放電セルを初期状態に戻すリセット期間79、第2は発光する放電セルを選択するアドレス期間80、そして、第3は選択した放電セルを発光させるサステイン期間81である。
図11(b)は、図11(a)のアドレス期間80においてA電極59、X電極64、およびY電極65に印加される電圧波形(サステインパルス電圧波形)を示す図である。波形82はアドレス期間80に於ける1本のA電極59に印加する電圧波形(A波形)、波形83はX電極64に印加する電圧波形(X波形)、84、85はそれぞれY電極65のi番目と(i+1)番目に印加する電圧波形(Y波形)である。これに対する、それぞれの電圧はV0、V1、V21およびV22(V)である。
図11(b)に示すように、Y電極65のi行目にスキャンパルス86が印加された時、Y電極65のi行目と電圧V0のA電極59との交点に位置するセルではY電極とA電極の間、次いでY電極65のi行目とX電極の間にアドレス放電が起こる。Y電極65のi行目とグラウンド電位のA電極59との交点に位置するセルではアドレス放電は起こらない。Y電極の(i+1)行目にスキャンパルス87が印加された場合も同様である。
アドレス放電が起こった放電セルでは、図9に示すように、放電で生じた電荷(壁電荷)がX、Y電極を覆う誘電体膜56および保護膜57の表面に形成され、X電極とY電極との間に壁電圧Vw(V)が発生する。前述したように、図9中、符号66は電子、67は正イオン、68は正壁電荷、69は負壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間81でのサステイン放電の有無を決める。
図11(c)は、図11(a)のサステイン期間81の間に、サステイン電極であるX電極とY電極の間に一斉に印加されるサステインパルス電圧を示す図である。X電極には電圧波形88のサステインパルス電圧が、Y電極には電圧波形89のサステインパルス電圧が印加される。いずれも、電圧値はV3(V)である。A電極59には、電圧波形90の駆動電圧が印加され、サステイン期間内は一定電圧(V4)に保持される。尚、この電圧V4は、グラウンド電位の場合もある。V3の電圧のサステインパルス電圧が交互に印加されることにより、X電極とY電極との間の相対電圧は極性反転を繰り返す。このV3の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。
アドレス放電が起こった放電セルにおいて、1番目のサステイン電圧パルスにおいて、放電が起こり近似的には逆極性の壁電荷が印加電圧を打ち消すまで蓄積する。この放電の結果、蓄積された壁電圧は、2番目の反転した電圧パルスと同極性であるため、再び放電が起こる。3番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのX電極とY電極の間には、印加電圧パルス数だけサステイン放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、従来のPDP装置の基本構成及びその駆動方法である。
薄型大画面テレビ市場における競争、環境問題から要求される低消費電力化のため、PDPの発光効率向上、はますます重要な課題となっている。特に年間消費電力の観点からは、テレビ放送における再頻出表示負荷率である10〜20%での低消費電力化がとりわけ重要である。PDPの発光効率向上手段として、パネル封入ガス中のXe分圧を、従来に比べて高くする方法が知られている。しかし、この高Xe化によって高効率化を図っても十分とは言えず、表示負荷率10〜20%での低消費電力化、または高輝度化がさらに求められている。特許文献1では、サステインパルス周期変更手段を設けて、サステインパルス数を増減させている。表示負荷率の低いところでサステイン周期を短くしてサステインパルス数を増加させることにより、ピーク輝度を高くしている。しかし、発光効率、消費電力については考慮されていなかった。
発光効率の向上はPDPの最重要課題の一つである。本発明の目的は、プラズマディスプレイパネルを用いたプラズマテレビ(PDP―TV)等のプラズマディスプレイ装置において、特に小負荷率の表示において発光効率向上、消費電力低減できる技術を提供することにある。
本明細書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。
(1) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%における前記サステイン電極対間の最小維持電圧Vsmin(100%)からの最小維持電圧の変化ΔVsmin1が4%以下となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(2) 前記最小維持電圧を、横方向の表示負荷率100%の横帯表示パターンで判定して、前記各サブフィールドごとにサステイン周期を変更することを特徴とする(1)に記載のプラズマディスプレイ装置。
(3) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%と同じサステイン周期での放電を発生させるための前記サステイン電極対間の最小維持電圧に対し、サステイン周期を変更したときの最小維持電圧の変化ΔVsmin2が、2.8%以上となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(4) 前記サステイン周期変更手段は、前記最小維持電圧の変化ΔVsmin2が5.6%以上となるサステイン周期を含むようにサステイン電圧を設定する、ことを特徴とする(3)に記載のプラズマディスプレイ装置。
(5) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、前記サステイン周期変更手段は、2μs以上、3.5μs以下のサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(6) 前記サステイン周期変更手段は、2μs以上、3μs以下のサステイン周期を含む、ことを特徴とする(5)に記載のプラズマディスプレイ装置。
(7) 前記サステイン周期変更手段は、2μs以上、2.5μs以下のサステイン周期を含む、ことを特徴とする(5)に記載のプラズマディスプレイ装置。
(8) 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/3以下であることを特徴とする(5)に記載のプラズマディスプレイ装置。
(9) 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/4以下であることを特徴とする(5)に記載のプラズマディスプレイ装置。
(1) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%における前記サステイン電極対間の最小維持電圧Vsmin(100%)からの最小維持電圧の変化ΔVsmin1が4%以下となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(2) 前記最小維持電圧を、横方向の表示負荷率100%の横帯表示パターンで判定して、前記各サブフィールドごとにサステイン周期を変更することを特徴とする(1)に記載のプラズマディスプレイ装置。
(3) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%と同じサステイン周期での放電を発生させるための前記サステイン電極対間の最小維持電圧に対し、サステイン周期を変更したときの最小維持電圧の変化ΔVsmin2が、2.8%以上となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(4) 前記サステイン周期変更手段は、前記最小維持電圧の変化ΔVsmin2が5.6%以上となるサステイン周期を含むようにサステイン電圧を設定する、ことを特徴とする(3)に記載のプラズマディスプレイ装置。
(5) 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、前記サステイン周期変更手段は、2μs以上、3.5μs以下のサステイン周期を含むことを特徴とするプラズマディスプレイ装置。
(6) 前記サステイン周期変更手段は、2μs以上、3μs以下のサステイン周期を含む、ことを特徴とする(5)に記載のプラズマディスプレイ装置。
(7) 前記サステイン周期変更手段は、2μs以上、2.5μs以下のサステイン周期を含む、ことを特徴とする(5)に記載のプラズマディスプレイ装置。
(8) 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/3以下であることを特徴とする(5)に記載のプラズマディスプレイ装置。
(9) 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/4以下であることを特徴とする(5)に記載のプラズマディスプレイ装置。
本発明は、特に小負荷率の表示に対して高輝度、高発光効率、または低消費電力なプラズマディスプレイ装置を提供出来る効果がある。
基本的な考え方を最初に述べる。サステイン周期を短くすると、特に表示負荷率を小さくするほどPDPの発光効率が向上することを見出した。サステイン周期を短くすると、壁電荷が少なくなり放電空間に実際にかかる実効電圧が低下して放電時プラズマの電子温度が低くなるため発光効率が向上すると考えられる。一方、サステイン周期を短くすると、放電を発生させるためのサステイン電極対間の最小維持電圧が上昇する。しかし、一つのサステインパルスの放電によるプライミング効果がサステイン周期を短くするほど大きくなるため、この最小維持電圧の上昇は壁電圧の低下から推定される最小維持電圧の上昇より抑制される。また、表示負荷率が小さくなるほど同じサステイン周期での最小維持電圧は低下するので、ちらつきなどの表示不良を起こすことなくサステイン周期を短く出来る。このサステイン周期短縮による高発光効率化と最小維持電圧の上昇、およびプライミング効果による最小維持電圧上昇の抑制、小表示負荷率での最小維持電圧低下をできるだけ利用して、実測データに基づいたデータベースにより、特に小表示負荷率において発光効率を向上させようとするものである。
以下、図面を参照して本発明の実施例を詳細に説明する。
図3は、本発明の実施例1のPDP装置の概略構成を示すブロック図である。このPDP装置はプラズマディスプレイパネル1と、パネルのアドレス電極を駆動する電圧を出力するアドレス電極駆動回路2と、スキャン電極(Y電極)に順次印加するスキャンパルス及びリセットパルスとサステインパルスを出力するスキャン電極駆動回路3と、サステイン電極(X電極)に印加するリセットパルスとサステインパルスを出力するサステイン電極駆動回路4と、映像入力信号をA/D変換するA/D変換回路5と、ディザや誤差拡散などの処理により映像信号の階調数を調整する表示階調調整回路6と、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せを決定する映像信号−SF対応付け回路7と、映像信号−SF対応付け回路7のSF情報からサブフィールドの表示負荷率を検出するSF負荷率検出回路8と、サブフィールド負荷率とサステイン周期の関係を定めるSF負荷率−サステイン周期関係付け回路9と、検出した各サブフィールドの表示負荷率に応じてSF負荷率−サステイン周期対応付け回路9から各サブフィールドのサステイン周期を変更するサステイン周期変更回路10と、映像信号−SF対応付け回路7のSF情報とサステイン周期変更回路10から、サブフィールド表示のため駆動信号を発生するSF処理回路11とを有し、SF処理回路11からアドレス電極駆動回路2とスキャン電極駆動回路3とサステイン電極駆動回路4に駆動信号が供給される。
SF負荷率−サステイン周期対応付け回路の内容について説明する。図1は、サステイン周期を変えたとき(10、8、6、5、4、3,2.4μs)の表示負荷率と最小維持電圧の関係を示す図である。表示負荷率は、1つのサステインパルスによる放電においてパネルの全表示領域に含まれる全セル数に対する点灯セルの割合である。最小維持電圧とはある表示に置いてちらつきなどの表示不良なく正常に表示される最低のサステイン電圧である。図1から、表示負荷率が小さいほど最小維持電圧が低くなり、またサステイン周期を短くするほど最小維持電圧が高くなることがわかる。図1のグラフにおいて用いた表示は、図4に示す横方向の表示負荷率(横負荷率と呼ぶ)が100%の横帯表示である。同じ表示負荷率の場合、横負荷率が大きいほど最小維持電圧が高くなるのでこのパターンを用いた。サステイン電圧は、表示負荷率100%の最小維持電圧(図1のVsmin100%)+10Vに設定する(図1のVs設定)。
図2は、表示負荷率とサステイン効率比の関係を示す図である。サステイン効率とは、サステインに関わる無効電力と放電電力を含む全電力に対する発光効率である。サステイン効率が高いほど、同じ消費電力では輝度が高く、同じ輝度では消費電力が小さくなる。サステイン効率比、は各負荷率におけるサステイン周期10μsのサステイン効率に対する各サステイン周期のサステイン効率の比である。サステイン周期を短くしていくと、表示負荷率を小さくするほどサステイン効率比が大きくなる。したがって、低表示負荷率においてサステイン効率を向上させるためには、サステイン周期を短くすればよい。しかし、短くしすぎると図1に示すように最小維持電圧が高くなりすぎるので、少なくとも負荷率100%、サステイン周期10μsのときの最小維持電圧Vsmin100%を超えない範囲のサステイン周期にする必要がある。また、X,Yサステインパルス対のサステインパルスの立上り、立下り、および設定Vs期間を考慮すると1個のパルスに対してそれぞれ、0.25μs、0.5μs、0.25μs、計1.0μs必要なのでサステインパルス対では最低2.0μs以上である必要がある。すなわち、各表示負荷率におけるサステイン周期は、2μs以上で、その周期における最小維持電圧が負荷率100%、サステイン周期10μsのときの最小維持電圧Vsmin100%を超えない範囲に設定する。
例えば、表示負荷率に対するサステイン周期を図5、図6のように設定する。このときの各表示負荷率におけるサステイン周期と最小維持電圧の関係が図1の太線に示されている。このときの各表示負荷率でのサステイン効率比が図2の太線に示されている。表示負荷率100%、サステイン周期10μsのときの最小維持電圧Vsmin100%は191.4Vであったので、設定サステイン電圧、設定Vsを200Vとする。表示負荷率を60%以下に低くしていったとき、最小維持電圧が前記Vsmin100%よりΔVsmin1以上となるようにサステイン周期を設定している。今の場合ΔVsmin1を6.5Vに設定している。このように、表示品質とサステイン効率を両立するため、ΔVsmin1を7.7V以下に設定することが望ましい。このとき、ΔVsmin1/Vsmin100%=<4%である。パネルの種類によって最小維持電圧は異なるので、後者の表現の方が一般的である。
さらには、特にテレビ放送における再頻出表示負荷率である20%以下の表示負荷率において、表示品質とサステイン効率を両立するため、ΔVsmin1/Vsmin100%=<4%になるようにサステイン周期を設定することが望ましい。
また、表示負荷率20%以下の領域において、負荷率100%と同じサステイン周期での最小維持電圧191.4Vに対し、サステイン周期変更時における最小維持電圧の変化ΔVsmin2が、5.4V以上であることが望ましい。あるいは、表示負荷率20%以下の領域において、負荷率100%と同じサステイン周期での最小維持電圧に対し、サステイン周期変更時における最小維持電圧の変化ΔVsmin2が、2.8%以上であることが望ましい。これにより、表示品質とサステイン効率を両立する事が出来る。
さらには、表示負荷率20%以下の領域において、負荷率100%と同じサステイン周期での最小維持電圧191.4Vに対し、サステイン周期変更時における最小維持電圧の変化ΔVsmin2が、10.8V以上であることが望ましい。あるいは、表示負荷率20%以下の領域において、負荷率100%と同じサステイン周期での最小維持電圧に対し、サステイン周期変更時における最小維持電圧の変化ΔVsmin2が、5.6%以上であることが望ましい。これにより、さらにサステイン効率を向上させることが出来る。
また、サステイン周期の観点からは、2μs以上、3.5μs以下のサステイン周期を含む、ことにより、20%以下の小表示負荷率においてサステイン効率の向上が図られる。
望ましくは、2μs以上、3μs未満のサステイン周期を含む、ことである。
さらには、2μs以上、2.5μs以下のサステイン周期を含む、ことにより、よりサステイン効率の向上が図られる。例えば、図2において表示負荷率6.2%以下でサステイン周期3μsに設定するより、サステイン周期2.4μsに設定する方が、例えば表示負荷率5%のときサステイン効率が約4%向上する。
また、最小のサステイン周期3μsとすると、最大のサステイン周期10μsの1/3以下である。この設定により、表示品質とサステイン効率を両立する事が出来る。
また、最小のサステイン周期2.4μsとすると、最大のサステイン周期10μsの1/4以下である。この設定により、表示品質とサステイン効率を両立する事が出来、とりわけサステイン効率をより向上させることが出来る。
SF負荷率−サステイン周期対応付け回路は以上のLUT(ルックアップテーブル)を備え、SF負荷率検出器にからの負荷率情報に基づきステイン周期変更手段にデータを送る。また、LUTの代わりに適当な関数(例えば一次関数など)を用いてもよい。
本実施例により、特に小表示負荷率の表示に対して高輝度、高発光効率、または低消費電力なプラズマディスプレイ装置を提供出来る効果がある。さらに、小負荷率において従来より最小維持電圧が高くなっているので、放電空間にかかる実効電圧が低下しているので、保護膜長寿命化、焼付き等の緩和抑制の効果がある。
以上、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1…プラズマディスプレイパネル、2…アドレス電極駆動回路、3…スキャン電極駆動回路、4…サステイン電極駆動回路、5…A/D変換回路、6…表示階調調整回路、7…映像信号−SF対応付け回路、8…SF負荷率検出回路、9…SF負荷率−サステイン周期関係付け回路、10…サステイン周期変更回路、11…SF処理回路、
51…前面基板、52…X透明電極、53…Y透明電極、54…Xバス電極、55…Yバス電極、56…前面誘電体、57…保護膜、58…背面基板、59…アドレス電極、60…背面誘電体、61…リブ、62…蛍光体、63…放電空間、64…X電極、65…Y電極、66…電子、67…正イオン、68…正の壁電荷、69…負の壁電荷、70…TVフィールド、71〜78…サブフィールド、79…リセット期間、80…アドレス期間、81…サステイン期間、82…A電極59に印加する電圧波形(A波形)、83…X電極64に印加する電圧波形(X波形)、84…Y電極65のi番目に印加する電圧波形(Y波形)、85…Y電極65の(i+1)番目に印加する電圧波形(Y波形)、86、87…スキャンパルス、88…X電極電圧波形、89…Y電極電圧波形、90…A電極電圧波形、91…パネル(プラズマディスプレイパネル、PDPとも呼ぶ)、92…X電極端子部、93…Y電極端子部、94…A電極端子部、95…X駆動回路、96…Y駆動回路、97…A駆動回路、98…駆動回路、99…画像源、100…プラズマディスプレイ装置
51…前面基板、52…X透明電極、53…Y透明電極、54…Xバス電極、55…Yバス電極、56…前面誘電体、57…保護膜、58…背面基板、59…アドレス電極、60…背面誘電体、61…リブ、62…蛍光体、63…放電空間、64…X電極、65…Y電極、66…電子、67…正イオン、68…正の壁電荷、69…負の壁電荷、70…TVフィールド、71〜78…サブフィールド、79…リセット期間、80…アドレス期間、81…サステイン期間、82…A電極59に印加する電圧波形(A波形)、83…X電極64に印加する電圧波形(X波形)、84…Y電極65のi番目に印加する電圧波形(Y波形)、85…Y電極65の(i+1)番目に印加する電圧波形(Y波形)、86、87…スキャンパルス、88…X電極電圧波形、89…Y電極電圧波形、90…A電極電圧波形、91…パネル(プラズマディスプレイパネル、PDPとも呼ぶ)、92…X電極端子部、93…Y電極端子部、94…A電極端子部、95…X駆動回路、96…Y駆動回路、97…A駆動回路、98…駆動回路、99…画像源、100…プラズマディスプレイ装置
Claims (9)
- 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%における放電を発生させるための前記サステイン電極対間の最小維持電圧Vsmin(100%)からの最小維持電圧の変化ΔVsmin1が4%以下となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。 - 前記最小維持電圧を、横方向の表示負荷率100%の横帯表示パターンで判定して、前記各サブフィールドごとにサステイン周期を変更することを特徴とする請求項1に記載のプラズマディスプレイ装置。
- 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、表示負荷率20%以下の領域において、表示負荷率100%と同じサステイン周期での放電を発生させるための前記サステイン電極対間の最小維持電圧に対し、サステイン周期を変更したときの最小維持電圧の変化ΔVsmin2が、2.8%以上となるサステイン周期を含むことを特徴とするプラズマディスプレイ装置。 - 前記サステイン周期変更手段は、前記最小維持電圧の変化ΔVsmin2が5.6%以上となるサステイン周期を含むようにサステイン電圧を設定することを特徴とする請求項3に記載のプラズマディスプレイ装置。
- 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備え、前記複数の放電セルの前記サステイン電極対間にサステインパルス電圧を印加し、サブフィールド法を用いて階調表示を行うプラズマディスプレイ装置であって、
サブフィールドごとに表示負荷率を検出し、検出した表示負荷率から各サブフィールドのサステイン周期を変更するサステイン周期変更手段を備え、
前記サステイン周期変更手段は、2μs以上、3.5μs以下のサステイン周期を含むことを特徴とするプラズマディスプレイ装置。 - 前記サステイン周期変更手段は、2μs以上、3μs以下のサステイン周期を含むことを特徴とする請求項5に記載のプラズマディスプレイ装置。
- 前記サステイン周期変更手段は、2μs以上、2.5μs以下のサステイン周期を含むことを特徴とする請求項5に記載のプラズマディスプレイ装置。
- 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/3以下であることを特徴とする請求項5に記載のプラズマディスプレイ装置。
- 前記サステイン周期変更手段は、最小のサステイン周期が最大のサステイン周期の1/4以下であることを特徴とする請求項5に記載のプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326799A JP2010151859A (ja) | 2008-12-24 | 2008-12-24 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326799A JP2010151859A (ja) | 2008-12-24 | 2008-12-24 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010151859A true JP2010151859A (ja) | 2010-07-08 |
Family
ID=42571064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008326799A Abandoned JP2010151859A (ja) | 2008-12-24 | 2008-12-24 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010151859A (ja) |
-
2008
- 2008-12-24 JP JP2008326799A patent/JP2010151859A/ja not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4299987B2 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP2001005423A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR20070120084A (ko) | 플라스마 디스플레이 패널장치와 그 구동방법 | |
JP4181959B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP5293736B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP2005092221A (ja) | プラズマディスプレイパネルの駆動装置及び方法 | |
JP2009186715A (ja) | プラズマディスプレイ装置 | |
US20090096719A1 (en) | Method of driving plasma display panel, and plasma display device | |
WO2010055644A1 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP5234192B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
JP2006284729A (ja) | Ac型プラズマディスプレイパネルの駆動方法 | |
JP5170322B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
KR20060085061A (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
JP2010151859A (ja) | プラズマディスプレイ装置 | |
KR20040030316A (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 | |
JP2011257515A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
JP2005107536A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP2007271658A (ja) | プラズマディスプレイ装置 | |
KR100489281B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 방법 | |
KR100486910B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동방법 | |
JP2005148594A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR101373416B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 | |
JP2010282129A (ja) | プラズマディスプレイ装置 | |
JP2014089226A (ja) | 駆動制御装置及び駆動制御方法 | |
JP2010164741A (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110620 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A762 | Written abandonment of application |
Effective date: 20120907 Free format text: JAPANESE INTERMEDIATE CODE: A762 |