JP2006504358A

JP2006504358A - ゼロ−ｉｆアーキテクチャを用いたａｍｐｓレシーバー

Info

Publication number: JP2006504358A
Application number: JP2004555246A
Authority: JP
Inventors: シッカレッリ、スティーブン・シー; ラグパーシー、アルン
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2002-01-25
Filing date: 2003-01-24
Publication date: 2006-02-02
Anticipated expiration: 2023-01-24
Also published as: JP2009153151A; EP1618674B1; EP1618674A2; EP2120351A1; RU2308804C2; HK1091047A1; RU2004125845A; EP2093892A1; CA2474350A1; JP4308145B2; US20030143967A1; DE60333596D1; US7024169B2; ATE476019T1; AU2003302214A1; WO2004049580A2; WO2004049580A3

Abstract

【解決手段】ＺＩＦアーキテクチャーを利用し、デジタルドメインにおいて受信したフォワードリンク信号を処理するＡＭＰＳレシーバーシステム。ＡＭＰＳレシーバーシステムは、ダイレクトコンバーター（１１０）、ハイダイナミックＡ／Ｄコンバーター（１２０、１３０）、ローパスフィルター（１４０、１５０）、位相シフター（１６０）、デジタルＦＭ復調器（１８０）、アキュムレーター（１８５）、およびコントローラー（１９０）を含む。ダイレクトコンバーター（１１０）はさらに低雑音増幅器（１１２）、スプリッター（１１３）、ミクサー（１１４、１１６）およびローパスフィルター（１１８、１１９）を含む。コントローラー（１９０）は、デジタルＶＧＡ（１７０）により出力された信号の平均電力に基づいて低雑音増幅器（１１２）とデジタルＶＧＡ（１７０）のゲインを調節する。

Description

関連出願

この出願は、２００２年１月２５日に出願された仮出願番号６０／３５１，８６８の優先権を主張する。

この出願は、一般に無線通信システムに関し、特に、フォワードリンクＡＭＰＳ信号を受信し、処理するシステムおよび方法に関する。

近年、無線通信システムは数および複雑性が増大してきている。受信地域の重複領域を有する同じ地理的領域で複数の無線サービスプロバイダが動作してもよいことは一般的である。さらに、異なる無線サービスプロバイダがそれらのシステムのために異なる技術を使用していてもよい。いくつかのサービスプロバイダは、符号分割多元接続（ＣＤＭＡ）無線システムを使用してもよいし、その他は、時分割多元無線システムをのようなシステムを使用してもよい。しかしながら、ある領域は、アドバンスト携帯電話サービス(Advanced Mobile Phone Service)（ＡＭＰＳ）システムのようなアナログシステムしか利用できないかもしれない。従って、ＣＤＭＡシステムのために設計された無線通信装置（ＷＣＤ）は、ＡＭＰＳサービスのみを供給する領域において通信することはできないかもしれない。

そのような問題を解決するために、多くの進化したＷＣＤｓは現在、ＷＣＤｓがＣＤＭＡシステムおよびＡＭＰＳシステムの両方で通信することを可能にするデュアルモード能力を有する。ＡＭＰＳシステムは、無線送信のための周波数変調（ＦＭ）を使用する第一世代のアナログセルラシステムである。

一般的なデュアルモードレシーバーアーキテクチャは、受信したフォワードリンク信号（すなわち、基地局（ＢＳ）からＷＣＤへの信号）を処理するために、ＩＦストリップ(IF strip)内に、可変利得増幅器（ＶＧＡ）から構成されるアナログ中間周波数（ＩＦ）自動ゲイン制御（ＡＧＣ）回路を使用するヘテロダインである。一般的なＡＭＰＳレシーバーにおいて、レシーバー内のＲＦ段により検出される無線周波数（ＲＦ）信号は、混合されるかまたは中間周波数に変換される。ＩＦ段は、さらなる増幅および／またはフィルタリングを実行してもよい。しかしながら、無線通信装置特にデュアルモードＣＤＭＡ無線通信装置における新しい傾向は、ゼロＩＦ（ＺＩＦ）アーキテクチャまたは低−ＩＦアーキテクチャにおいて、ＲＦ段の出力を直接混合することである。ＺＩＦアーキテクチャは、部品総数を低減することによりコストと回路スペースを節約する。特に、ＺＩＦアーキテクチャにおいて、フィルタ、ＶＣＯ（電圧制御発振器）等を含むＩＦセクションが除去される。しかしながら、典型的なＡＭＰＳレシーバーにおいて使用されるアナログＡＧＣと結合されるとき伝統的なＣＤＭＡレシーバーにおいてＺＩＦアーキテクチャを使用することは、アナログ回路に関連するＤＣオフセットの問題および不整合のために困難であろう。従って、ＺＩＦアーキテクチャを有するＣＤＭＡレシーバーは、そのような問題を克服するためにデジタルＡＧＣを使用しなければならない。

しかしながら、伝統的なＡＭＰＳレシーバーは、受信したフォワードリンク信号を処理するためにアナログＡＧＣｓを使用するが、デュアルモードＷＣＤにおいてアナログおよびデジタルのＡＧＣｓの両方を持つことは、部品の数、製造コスト、および回路スペースを増大させる。

それゆえ、受信したフォワードリンク信号を処理するためにデジタルＡＧＣを使用することができ、部品点数、製造コスト、および回路スペースを低減するためにＣＤＭＡレシーバーとデジタルＡＧＣを共有することができるＡＭＰＳレシーバーの必要性がある。この発明は、これ、および以下の詳細な記載および添付図面から明白であろう他の利点を提供する。

発明の概要

この開示は、事実上成就した制限を除去し、ＺＩＦアーキテクチャを利用し、デジタルドメイン(digital domain)において受信したフォワードリンク信号を処理するＡＭＰＳレシーバーに向けられている。

この発明の一実施形態によれば、ＡＭＰＳレシーバーは、受信したフォワードリンクＲＦ信号をベースバンド信号に変換するダイレクトコンバーター、ハイダイナミックレンジアナログ−デジタル（Ａ／Ｄ）コンバーター、位相シフター、デジタルＶＧＡ、アキュムレーター、デジタルＦＭ復調器およびＡＭＰＳレシーバーの動作を制御するコントローラーを含む。

ダイレクトコンバーターは、受信したＲＦ信号を増幅するための単一または複数のゲインステップを有する低雑音増幅器、受信したＲＦ信号をベースバンド信号に変換するダウンミクサー、およびローパスフィルタを含む。低雑音増幅器は、コントローラーからのコマンドに基づいて、一方のゲインステップから他方のゲインステップにゲインを変更することによりそのゲインを変化させる。しかしながら、ゲインを変更すると、低雑音増幅器により増幅される受信したＲＦ信号の位相に位相シフトを生じる。

アンテナへの入力電力がプログラマブルな閾値を越えることをコントローラが検出するなら、コントローラは、低雑音増幅器にゲインを変化させることを指示する。さらに、コントローラーは、低雑音増幅器がそのゲインを変更したとき、低雑音増幅器により位相シフトされた信号の位相を変化させるように位相シフタに指示する。位相シフタは、低雑音増幅器により生じた位相シフトをキャンセルする。

デジタルＶＧＡは、位相シフタの出力を受信し、デジタルＦＭ復調器に対して適切なレベルに受信した信号を増幅または減衰する。アキュムレータは、デジタルＶＧＡの出力を受信し、出力信号の平均電力を計算する。コントローラーは、計算された平均電力を用いてデジタルＶＧＡおよび低雑音増幅器のゲインを制御する。最後に、デジタルＦＭ復調器は、メッセージ信号を回復するために受信したフォワードリンク信号を復調する。

この発明の他の特徴および利点は、一例として、この発明の実施形態の種々の特徴を図解する添付図面と共に以下の詳細な説明から明白になるであろう。

図１は、この発明の一実施形態に従うＡＭＰＳレシーバーシステム１００を図解する。レシーバーシステム１００は、種々の基地局からのＲＦフォワードリンク信号を受信するためのアンテナ１０５を含む。アンテナ１０５の動作は、技術的に知られており、ここでは、詳細に記載する必要が無い。アンテナ１０５はダイレクトコンバーター１１０に接続される。ダイレクトコンバーター１１０は、無線周波数（ＲＦ）信号を、中間周波数（ＩＦ）段を通らずに、ベースバンド信号に直接変換する。アンテナ１０５により受信されるフォワードリンク信号は、ダイレクトコンバーターによりベースバンド信号に変換される。この発明の一実施形態において、ベースバンド信号は、ゼロＩＦ信号および低ＩＦ信号を含む。

ダイレクトコンバーター１１０は、低雑音増幅器（ＬＮＡ）１１２、スプリッター１１３、ダウンミクサー１１４および１１６、およびフィルター１１８および１１９を含む。ＬＮＡ１１２は、アンテナ１０５からのフォワードリンク信号を受信し、フォワードリンク信号を増幅する。ＬＮＡ１１２は、異なるゲインを用いて、受信したフォワードリンク信号を増幅するための単一または複数のゲインを有する。ＬＮＡ１１２のゲインは、一般には、−２５ｄＢｍ及至−１２５ｄＢｍのレンジを有する、受信したフォワードリンク信号の強度（すなわち、受信したフォワードリンク信号の電力）に基づいて、一方のゲインステップから他方のゲインステップに変更することにより変更される。受信したフォワードリンク信号の強度（電力）は、レイリーフェージングのような「フェージング」およびレシーバーシステム１００からレシーバーシステム１００をサービスする基地局までの距離の変化のために広いレンジを有する。コントローラー１９０は、以下により詳細に説明するように、ＬＮＡ１１２のための適切なゲインステップを選択する。

モバイル環境においては、信号は、ビル、丘の中腹、樹木、乗り物等を含む信号経路内の障害物により反射され分散される。信号の分散は、受信アンテナに到達する同一信号の複数のコピーを生じる。しかしながら、これらの複数のコピーは、異なる経路を取り、従って、複数のコピーは、時間的にずれて受信アンテナに到達する。このずれは、ある瞬間に信号を破壊的な方法で付加させ、次の瞬間に互いに強め合わさせる。この現象は、「高速フェージング」と呼ばれる。従って、フェージングは、受信した信号の強度に変動を生じる。

さらに、フェージングのレートは、受信した信号の波長および信号を受信するＷＣＤの速度に関連する。例えば、７０m.p.hで移動する車上のＷＣＤは、毎秒２００回のフェージングに直面するかもしれない。それゆえ、ＬＮＡ１１２のゲインは、受信したフォワードリンク信号の強度の変動に適応するように適切なレートで変更する必要がある。

図３は、ＬＮＡ１１２のゲインステップを図解する。曲線２１１はＧ１のゲインを有し、曲線２１３はＧ２のゲインを有し、曲線２１５はＧ３のゲインを有する。さらに、ＬＮＡ１１２は、単位利得（すなわち、｜Ｈ（ｗ）｜dB＝０）を有してもよいし、あるいは、負の利得（すなわち、入力信号が減衰される。（例えば、｜Ｈ（ｗ）｜dB＝−２０ｄＢ）を有してもよい。従って、ＬＮＡ１１２のゲインは、負のゲインから正のゲインに変化することができる。例えば、受信したフォワードリンク信号の電力が弱い、例えば−１２５ｄＢｍならば、ＬＮＡ１１２のゲインは、Ｇ３からＧ１に増大してもよい。他方、受信したフォワードリンク信号の電力が強い、例えば、−２５ｄＢｍならば、ＬＮＡ１１２のゲインは、Ｇ１からＧ２に減少してもよい。ＬＮＡ１１２は、例示を目的とした図３に図解する３つのゲインステップ未満またはそれを超えるゲインステップを持つようにしてもよい。ＬＮＡ１１２のゲインは、プロセッサー、ＣＰＵ、ＤＳＰプロセッサー、ハードウエアステートマシン、またはマイクロコントローラーであってよいコントローラー１９０（図１参照）により制御される。コントローラー１９０は、ＬＮＡ１１２のゲインを変更するためにＬＮＡ１１２にゲイン制御信号を送信する。コントローラー１９０の動作は、以下にさらに詳細に説明するであろう。

コントローラー１９０がＬＮＡ１１２のゲインを変更すると、ＬＮＡ１１２も受信したフォワードリンク信号の位相を変更する。言い換えれば、ＬＮＡ１１２が他のゲインステップに行くことによりそのゲインを変更すると、ＬＮＡ１１２は、受信したフォワードリンク信号に位相シフトを生じる。従って、ＬＮＡ１１２により出力された増幅された信号は位相シフトを有する。

図２は、ＬＮＡ１１２の出力を表す曲線２０５を示す。ポイント２０６において、コントローラー１９０は、ＬＮＡ１１２のゲインを変更する。ゲイン変更の結果として、ＬＮＡ１１２は、曲線２０５において、「θ」の突然の位相シフトを生じる。それゆえ、曲線２０７によりトレースされる経路に続く代わりに、曲線２０５はθの位相シフトを有する経路に続く。ＬＮＡ１１２の出力における突然の位相シフトは、後にある問題を生じるかもしれない。しかしながら、以下にさらに詳細に説明するように、位相シフター１６０がその問題を解決する。

図１に示すように、ＬＮＡ１１２の出力は、スプリッター１１３に接続され、スプリッター１１３は、次の直交復調のために出力信号を２つの同一信号に分割する。スプリッター１１３からの２つの同一出力は、同一のダウンミクサー(down-mixers)１１４および１１６に接続される。一般的なダウンミクサーは入力として無線周波数信号および局部発振器信号を受信し、２つの入力信号の合計周波数信号および差分周波数信号として出力を発生する。ダウンミクサー１１４および１１６は、局部発振器の移動を除いて、動作において同一である。ダウンミクサー１１４に供給される局部発振器は、局部発振器ＬＯＩとして示され、ダウンミクサー１１６に供給される局部発振器は、局部発振器ＬＯＱとして示される。局部発振器ＬＯＩおよびＬＯＱは同一周波数を有するが、互いに９０度の位相オフセット(phase offset)を有する。それゆえ、ダウンミクサー１１４および１１６の出力は、それぞれＩ_OUTおよびＱ_OUTとして示される直交出力である。上で述べたように、図１の機能ブロック図で図解されるシステムは、ダイレクト−ベースバンドまたはＺＩＦアーキテクチャを使用する。従って、局部発振器ＬＯＩおよびＬＯＱは、ゼロＩＦ周波数信号または低ＩＦ周波数信号またはその両方を含むベースバンド周波数に直接混合するように選択される。

ダウンミクサー１１４および１１６からの出力は、フィルター１１８および１１９に接続される。フィルター１１８および１１９は、所望のチャネルを選択し、帯域外ジャマー(jammer)を減衰するアナログローパスフィルター（ＬＰＦ）である。フィルター１１８および１１９は、ゼロＩＦまたは低ＩＦ信号を出力する。

フィルター１１８および１１９の出力は、それぞれアナログ−デジタル変換器（ＡＤＣ）１２０および１３０により受信される。ＡＤＣｓ１２０および１３０は、受信した信号を次の処理のためにデジタルフォームに変換する。ＡＤＣｓ１２０および１３０の処理は、技術的に良く知られており、ここでは、さらに詳細に記載する必要はない。ＡＤＣｓ１２０および１３０を実現するために、任意の種類のＡＤＣを用いてもよいけれども、システム１００は理想的には、デルタ−シグマＡＤＣまたは他の雑音成形された(noise-shaped)ＡＤＣｓのようなハイダイナミックレンジの雑音成形されたＡＤＣを用いた動作に適している。典型的には、ＡＤＣのダイナミックレンジは、10^*log（ＡＤＣの最大信号／雑音）である。この発明は、ＡＤＣｓの特定の形式により限定されない。

この発明の一実施形態において、電流消費制約により、ＡＤＣｓ１２０および１３０のダイナミックレンジは、約６０−７５ｄＢに制限される。しかしながら、上で説明したように、受信したフォワードリンク信号は、約１００ｄＢのダイナミックレンジを有する。受信したフォワードリンク信号の１００ｄＢのダイナミックレンジに適応するために、ＡＤＣｓ１２０および１３０に対してより高いダイナミックレンジのＡＤＣｓを用いることが出来るけれども、より高いダイナミックレンジのＡＤＣｓは回路の製造コストを増大させ、さらなるバッテリー電力を消費する。

受信したフォワードリンク信号のダイナミックレンジより低いダイナミックレンジを持つＡＤＣｓを使用する結果として、あるフォワードリンク信号はＡＤＣｓ１２０および１３０を飽和状態にするかもしれない。図４は、ＡＤＣｓ１２０および１３０の入力電圧を表す曲線２２０を図解する。線２２２は、ＡＤＣｓ１２０および１３０の上限ダイナミックレンジを表し、線２２４は、ＡＤＣｓ１２０および１３０の下限ダイナミックレンジを表す。上で述べたように、上限２２２および下限２２４により表されるレンジは１００ｄＢ未満である。ポイント２２３において、ＡＤＣｓ１２０および１３０の入力電圧は、上限２２２に到達し、入力電圧が上限２２２を越えて増加するなら、ＡＤＣｓ１２０および１３０は飽和状態になるであろう。

それゆえ、そのような飽和状態を防止するために、ＡＤＣｓ１２０および１３０に対する入力電圧が上限２２２に到達すると、コントローラー１９０は、ＬＮＡ１１２のゲインを下げるためにＬＮＡ１１２にゲイン制御コマンドを送信する。ＬＮＡ１１２は、制御コマンドに応答して、ゲインを例えばＧ１からＧ２に下げる。ＬＮＡ１１２のゲインが下がると、ＡＤＣｓ１２０および１３０に対する入力も、図４に示すように、ポイント２２５において下がる。ポイント２２３において、ＬＮＡ１１２はゲインステップを下げ、入力電圧は、ポイント２２３における電圧からポイント２２５における電圧に下がり、それゆえＡＤＣｓ１２０および１３０の飽和を防止する。他方、入力電圧があるレベルに下がるなら、コントローラー１９０は、ゲインを上げるためにＬＮＡ１１２にコマンドを送信する。ポイント２２６において、コントローラー１９０は、ゲインを増加させるためにコマンドを送信する。従って、ＡＤＣｓ１２０および１３０に対する入力電圧は、ポイント２２７における電圧に増加される。しかしながら、上述したように、ＬＮＡ１１２におけるゲインステップの変更は、ＬＮＡ１１２の出力に突然の位相シフトの変更を生じる。

図４において、アンテナ１０５における入力電力（すなわち、受信したＲＦフォワードリンク信号の電力）が、約−６０ｄＢｍのとき生じ、切換えポイント２２６は、アンテナ１０５における入力電力が約−７５ｄＢｍであるとき生じる。しかしながら、この発明の実施形態において、アンテナ１０５に対する入力電力が−６０ｄＢｍを超えたとき、または下がったとき、切換えポイント２２３を生じてもよい。同様に、アンテナ１０５に対する入力電力が−７５ｄＢｍを越えたとき、または下がったとき、切換えポイント２２６を生じてもよい。ＬＮＡ１１２がゲインステップを切り替える入力電力ポイントは、プログラムまたは変更することができる。例えば、コントローラー１９０は、そのような変更がＡＤＣｓ１２０および１３０を飽和させない限り、入力電力が−６５ｄＢｍのときゲインを下げるようにＬＮＡ１１２に指示してもよいし、入力電力が−８０ｄＢｍのときゲインを増加するようにＬＮＡ１１２に指示してもよい。言い換えれば、入力電力がプログラマブルな閾値を越えるなら、コントローラー１９０は、ゲインを下げるようにＬＮＡ１１２にコマンドを送信し、入力電力がプログラマブルな閾値より下がるなら、コントローラー１９０は、ＬＮＡ１１２のゲインを増加するためにＬＮＡ１１２にコマンドを送信する。プログラマブルな閾値は、コントローラー１９０に接続されるメモリ１９１内のルックアップテーブルに記憶することができる。メモリ１９１は、コントローラー１９０の外部にあってもよいし内部にあってもよく、ランダムアクセスメモリ、リードオンリーメモリ、ＥＥＰＲＯＭ、フラッシュメモリ、または所望の情報を記憶するために使用されるいかなる媒体であってもよい。

ここに記載した動作モードをコントローラー１９０に実施させるための命令群は、プロセッサー読み出し可能な媒体上に記憶してもよい。一例であって、限定されるものではないが、プロセッサー読み出し可能な媒体は、記憶媒体および／または通信媒体を含んでいてもよい。記憶媒体は、プロセッサ可能な命令群、データ構造群、プログラムモジュール群、または他のデータのような情報の記憶のためにいかなる方法または技術において実施される揮発性、不揮発性、着脱可能、および固定媒体を含む。記憶媒体は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、ＥＥＰＲＯＭ、フラッシュメモリ、光学または磁気媒体を含む固定または着脱可能ディスク媒体、または所望の情報を記憶するために使用することができ、コントローラー１９０によりアクセスすることができるいかなる他の媒体を含んでいてもよいが、これらに限定されるものではない。

デジタルローパスフィルター（図１参照）は、それぞれＡＤＣｓ１２０および１３０の出力を受信する。フィルター１４０および１５０は受信した信号内に存在する量子化雑音を減衰し、ジャマーフィルタリング(jammer filtering)を実行する。

フィルタリングの後、位相シフター１６０は、フィルター１４０および１５０の出力を受信する。位相シフター１６０は、コーディックローテーター(cordic rotator)のような、受信した信号の位相を変更するいかなる種類の位相シフト回路であってもよい。位相シフター１６０は任意の特定の種類の位相シフト装置に限定されない。上述したように、ＬＮＡ１１２のゲインの変更は、「θ」だけ、ＬＮＡ１１２の出力信号の位相を変更する。この発明の特定の実施形態において、位相シフター１６０は、信号に、動的または静的位相シフトを実行するデジタルミクサーのタイプであるコーディックローテーターであってよい。静的位相シフトにおいて、位相シフター１６０は、入力信号を取り込み、ある位相量だけ、入力信号を進ませるまたは遅らせる。基本的に、位相シフター１６０は、ＬＮＡ１１２におけるゲイン変更により生じた位相シフトを除去する。ゲイン変更が「θ」の位相シフトを生じるなら、コントローラー１９０は、ＬＮＡ１１２により生じた位相シフトを相殺するために位相シフトされた信号に関し、「−θ」またはほぼ「−θ」の位相シフトを与えるために位相シフター１６０に制御信号を送信する。従って、コントローラー１９０がゲインステップを変更するようにＬＮＡ１１２に指示すると、コントローラー１９０は、また、位相シフトを実行するように位相シフター１６０にコマンドを送信し、ＬＮＡ１１２により生じた位相シフトを除去する。コントローラー１９０は、ゲインステップの変更により生じた位相シフト変更の量を前もって知っているので、コントローラー１９０は、位相シフト（すなわち、ＬＮＡ１１２により生じた位相シフトとほぼ等しくかつ正反対の位相シフト）の適切な量を、位相シフター１６０により受信した信号に与えるように位相シフター１６０にコマンドを送信する。ＬＮＡ１１２のゲインが変更されないなら、位相シフター１６０は、いかなる位相シフトも入力信号に与えない。言い換えれば、コントローラー１９０は、位相シフトを行なうためのいかなるコマンドも位相シフター１６０に送信しない。

さらに、ゲインを変更するために、コントローラー１９０がＬＮＡ１１２にコマンドを送信した後に、コントローラー１９０は、適切な位相シフトを与えるために位相シフター１６０にコマンドを送信する前にある期間待つ。この待ち期間は、ＬＮＡ１１２から位相シフター１６０への信号伝搬遅延に等しい。伝搬遅延に対する他の期間はグループ遅延である。従って、位相シフター１６０により位相シフトされる前に、ＬＮＡ１１２により位相シフトされた信号に、位相シフター１６０に到達するための時間を与えるように、位相シフター１６０に位相シフトを生じさせるためのコマンドを送信する前に、コントローラーは伝搬遅延に等しい期間待つ。言い換えれば、コントローラー１９０は、ＬＮＡ１１２から位相シフター１６０に伝搬遅延を同期化させる。伝搬遅延時間の実際の量は、メモリ１９１に記憶され、プログラマブルである。ＬＮＡ１１２により生じた位相シフトの除去は、以下にさらに詳細に説明する理由により重要である。

ＡＭＰＳシステムは周波数変調を使用するので、フォワードリンク信号は以下のように表すことができる。

但し、Ａ_c＝キャリア信号の振幅；
ｆ_c＝キャリア信号の周波数；
ｋ_f＝周波数偏移定数；および
ｍ（ｔ）＝メッセージ信号
である。

フォワードリンク信号ＳFM(t)を受信した後、ＡＭＰＳレシーバは、フォワードリンク信号を復調し、メッセージ信号ｍ（ｔ）を回復する。ＷＣＤ内の標準的なＡＭＰＳレシーバーは、フォワードリンク信号を復調し、メッセージ信号ｍ（ｔ）を回復するために、アナログまたはデジタルのＦＭ復調器（ＤＦＭ）を有していてもよい。この発明の一実施形態に従うＡＭＰＳレシーバーシステム１００は、フォワードリンク信号を復調するためにＤＦＭ１８０を有する。ＤＦＭ１８０は、基本的にフォワードリンク信号を復調するために、受信したフォワードリンク信号の微分に等しい動作（すなわち、時間微分を取る）を実行する。

しかしながら、図２に示すように、ＬＮＡ１１２により出力された信号２０５は、ＬＮＡ１１２におけるゲイン変更のためにポイント２０６においてθの突然の位相シフトを有する。位相は、ポイント２０６において突然変更されたので、特異点は、ポイント２０６における微分において作られる。上述したように、ＤＦＭ１８０は、受信したフォワードリンク信号を復調するために微分演算を実行する。ポイント２０６のように、突然の位相変更を有するポイント上でＤＦＭ１８０が微分演算を実行すると、ＤＦＭ１８０は、ＤＦＭ１８０の出力に突然のスパイクを作る。突然のスパイクは、ＷＣＤの聴取者／ユーザに大きな「クリック」雑音を生じる。さらに、ＷＣＤが高速で移動中なら、フェージングのレートが増大し、「クリック」雑音が増大する。

図５は、ＬＮＡ１１２により生じた位相シフトが除去されない状態で変調されていないキャリアに対してＤＦＭ１８０の出力を表す曲線２３０を図解する。曲線２３０は、特異点の微分により作られた点２３１において突然のスパイクを有する。ポイント２３１におけるスパイクは、ＷＣＤの聴取者に「クリック」雑音を生じる。曲線２３２は、ＬＮＡ１１２により生じた位相シフトを除去した状態で変調されていないキャリアに対するＤＦＭ１８０の出力を表す。位相シフター１６０は、ＬＮＡ１１２におけるゲインステップ変更により生じた位相のいかなる突然の遷移も除去したので、「クリック」雑音を生じるかもしれないいかなる大きな突然のスパイクも有しない。

それゆえ、「クリック」雑音を防止するために、位相シフター１６０は、ＬＮＡ１１２におけるゲインステップ変更により生じた位相シフトを除去しなければならない。位相シフターの動作は数学的に以下のように表すことができる。

但し、［ＩＱ］corrected＝位相シフター１６０の出力；
［ＩＱ］in＝位相シフター１６０の入力である。

要約すれば、位相シフター１６０は、「クリック」雑音の作成を防止するために、ＬＮＡ１１２により生じる位相シフトを除去する。

デジタル可変ゲイン増幅器（ＤＶＧＡ）１７０は、位相シフター１６０の出力を受信する。ＤＶＧＡ１７０は、以下にさらに詳細に説明するように、入力信号をＤＦＭ１８０に適したレベルに増幅または減衰する。ＤＶＧＡ１７０は、ＤＶＧＡ１７０のゲインを制御するためにコントローラー１９０から制御信号を受信するための制御入力を有する。

アキュムレーター１８５は、ＤＶＧＡ１７０の出力を受信し、ある期間にわたって受信した入力信号の平均電力を計算する。平均電力が計算される期間は、特定のニーズおよび仕様にもとづいて当業者により容易に決定し、実施することができる。この発明の実施形態において、計算された平均電力を一定の設定点に等しくなるように保持することが望ましい。

Ｐ＝平均電力＝一定の設定点
コントローラー１９０は、計算された平均電力を受信し、ＤＶＧＡ１７０とＬＮＡ１１２のゲインを調節することにより平均電力を一定の設定点に等しくなるように維持しようとする。ＬＮＡ１１２は、平均電力の粗調整のために使用され、ＤＶＧＡ１７０は、平均電力の微調整のために使用される。平均電力が一定の設定点において維持されるようにゲインを制御するために、コントローラー１９０はそれぞれのデジタル制御信号をＬＮＡ１１２およびＤＶＧＡ１７０に送信する。

上述したように、ＤＦＭ１８０はＤＶＧＡ１７０の出力を受信し、入力信号を復調してメッセージ信号ｍ（ｔ）を回復する。ＤＳＰプロセッサ（図示せず）は、ＤＦＭ１８０の出力を受信し、さらにＤＦＭ１８０の出力信号をフィルタリングおよび処理し、ＷＣＤのユーザーに対して可聴音を生成する。

図６は、この発明の一実施形態に従う信号処理方法２４０を概説するフローチャートを図解する。ステップ２５０において、ＲＦフォワードリンク信号が受信される。ステップ２５２において、受信したＲＦフォワードリンク信号の電力に基づいて低雑音増幅器のゲインが調節される。ステップ２５４において、ＲＦフォワードリンク信号が低雑音増幅器により増幅される。ステップ２５６において、増幅されたＲＦフォワードリンク信号はベースバンド信号に変換される。ステップ２５８において、ベースバンド信号は、アナログフィルターによりフィルタリングされる。ステップ２６０において、ベースバンド信号は、デジタルベースバンド信号に変換される。ステップ２６２において、デジタルベースバンド信号はデジタルフィルターによりフィルタリングされる。ステップ２６３において、低雑音増幅器のゲインが変更されたかどうか判断される。ゲインが変更されたなら、制御は、ステップ２６４に渡され、ゲインが変更されなかったなら、制御はステップ２６６に渡される。ステップ２６４において、低雑音増幅器のゲイン変更に基づいてデジタルベースバンド信号の位相が変更される。ステップ２６６において、デジタルベースバンド信号は、デジタル増幅器により増幅される。ステップ２６８において、増幅されたデジタルベースバンド信号の平均電力が測定される。ステップ２７０において、デジタル増幅器と低雑音増幅器のゲインは、増幅されたデジタルベースバンド信号の平均電力に基づいて調節される。ステップ２７２において、増幅されたデジタルベースバンド信号が復調される。

図７は、この発明の一実施形態に従うデュアルモード無線通信装置（ＤＭＷＣＤ）３１０を図解する。ＤＭＷＣＤ３１０は、ＡＭＰＳレシーバー３２０とＣＤＭＡレシーバー３３０を含む。ＡＭＰＳレシーバー３２０とＣＤＭＡレシーバー３３０は互いに回路の一部を共有する。共有される回路部分は、図７において共有領域３４０として示される。共有部分３４０は、デジタルＡＧＣ回路、およびＡＭＰＳレシーバー３２０およびＣＤＭＡレシーバー３３０との間で共有してもよい他の回路を含む。この発明の実施形態において、共有部分３４０は、図１に示すデジタルローパスフィルター１４０、位相シフター１６０、デジタルＶＧＡ１７０、アキュムレーター１８５およびコントローラー１９０を含む。デジタルローパスフィルター１４０、位相シフター１６０、デジタルＶＧＡ１７０、アキュムレーター１８５およびコントローラー１９０は、デジタルＡＧＣ回路の一部を形成する。ＡＭＰＳレシーバー３２０とＣＤＭＡレシーバー３３０との間の回路素子の共有は、製造コストおよび回路スペースを低減する。

この発明の種々の実施形態および利点を上述の記載で述べたが、上記開示は例示に過ぎず、まだこの発明の広い原理内にとどまる変更を詳細に行なってもよい。

図１は、この発明の一実施の機能ブロック図である。図２は、この発明の一実施形態に従うＡＭＰＳレシーバーシステムにおける低雑音増幅器のサンプル出力信号を図解する。図３は、この発明の一実施形態に従うＡＭＰＳレシーバーシステムにおける低雑音増幅器のサンプルゲインステップを図解する。図４は、この発明の一実施形態に従うＡＭＰＳレシーバーシステムにおけるハイダイナミックレンジＡ／Ｄコンバーターのためのサンプル入力電圧信号を図解する。図５は、この発明の一実施形態に従うＡＭＰＳレシーバーシステムにおけるデジタルＦＭ復調器のサンプル出力を図解する。図６は、この発明の一実施形態に従う信号処理方法を概説するフロー図を図解する。図７は、この発明の一実施形態に従うデュアルモード無線通信装置を図解する。

Claims

下記を具備するＡＭＰＳレシーバーシステム：
遠隔位置から送信された無線周波数（ＲＦ）信号を受信するアンテナ；
前記受信したＲＦ信号をベースバンド信号に変換するダイレクトコンバーター；
前記ベースバンド信号をデジタルベースバンド信号に変換するアナログ−デジタルコンバーター（ＡＤＣ）；
前記デジタルベースバンド信号を増幅し、増幅されたデジタルベースバンド信号を発生するデジタル可変ゲイン増幅器（ＤＶＧＡ）、前記ＤＶＧＡは、前記ＤＶＧＡのゲインを調節するためのＤＶＧＡ制御入力を有する；
ある期間にわたって、前記増幅されたデジタルベースバンド信号の平均電力を計算するアキュムレーター；
前記計算された平均電力を受信し、前記ＤＶＧＡの前記ゲインを調節するために前記ＤＶＧＡ制御入力にＤＶＧＡゲイン制御信号を送信することにより前記平均電力を一定の設定点に維持するコントローラー；および
前記増幅されたデジタルベースバンド信号を復調してメッセージ信号を回復するデジタルＦＭ復調器。
前記ダイレクトコンバーターは下記を含む、請求項１のＡＭＰＳレシーバーシステム：
前記受信したＲＦ信号を増幅し、増幅されたＲＦ信号を発生する低雑音増幅器（ＬＮＡ）、前記ＬＮＡは少なくとも１つのゲインステップと、前記ＬＮＡの前記ゲインを制御するためのゲインステップ制御入力を有する；および
前記増幅されたＲＦ信号を前記ベースバンド信号に変換するミクサー。
前記ＬＮＡの前記ゲインを制御するために、前記コントローラーはＬＮＡゲイン制御信号を前記ゲインステップ制御入力に送信する、請求項２のＡＭＰＳレシーバーシステム。
前記平均電力を前記一定の設定点に維持するために、前記コントローラーは、前記ＬＮＡゲイン制御信号を前記ゲインステップ制御入力に送信する、請求項３のＡＭＰＳレシーバーシステム。
前記受信したＲＦ信号が第１のプログラマブルな値を超えるなら、前記コントローラーは、前記ＬＮＡの前記ゲインを下げるために前記ＬＮＡゲイン制御信号を送信する、請求項３のＡＭＰＳレシーバーシステム。
前記受信したＲＦ信号の前記電力が第２のプログラマブルな値を下回るなら、前記コントローラーは、前記ＬＮＡの前記ゲインを増加するために前記ＬＮＡゲイン制御信号を送信する、請求項５のＡＭＰＳレシーバーシステム。
前記受信したＲＦ信号の前記電力のダイナミックレンジは、前記ＡＤＣのダイナミックレンジより大きい、請求項６のＡＭＰＳレシーバーシステム。
前記デジタルベースバンド信号の位相を変更するための位相シフターをさらに具備する、請求項３のＡＭＰＳレシーバーシステム。
前記ＬＮＡの前記ゲインを変更するために、前記コントローラーが前記ＬＮＡゲイン制御信号を送信するなら、前記デジタルベースバンド信号の前記位相を変更するために、前記コントローラーは、位相変更制御信号を前記位相シフターに送信する、請求項８のＡＭＰＳレシーバーシステム。
前記位相シフターはコーディックローテーター(cordic rotator)である、請求項９のＡＭＰＳシステム。
前記位相シフターは、前記受信したＲＦ信号に関して前記ＬＮＡの前記ゲイン変更により生じた前記位相変更とほぼ等しくかつ正反対の量だけ、前記デジタルベースバンド信号の前記位相を変更する、請求項１０のＡＭＰＳレシーバーシステム。
前記デジタルベースバンド信号内の雑音を除去するためのデジタルフィルターをさらに具備する、請求項１のＡＭＰＳレシーバー。
前記ダイレクトコンバーターは、前記ベースバンド信号内の雑音をフィルタリングするためのアナログフィルターを含む、請求項１のＡＭＰＳレシーバー。
前記ダイレクトコンバーターは、前記増幅されたＲＦ信号を２つの同一信号に分割するためのスプリッターをさらに含む、請求項２のＡＭＰＳレシーバーシステム。
受信したＲＦ信号をベースバンド信号に変換するダイレクトコンバーターと；
前記ベースバンド信号をデジタルベースバンド信号に変換するアナログ−デジタル変換器（ＡＤＣ）と；
前記デジタルベースバンド信号の位相を変更する位相シフターと；および
前記デジタルベースバンド信号の位相を制御するために前記位相シフターに位相制御信号を送信するコントローラーと；
を具備するＡＭＰＳレシーバー回路。
前記ダイレクトコンバーターが前記受信したＲＦ信号の位相を変更するなら、前記コントローラーは、伝搬遅延時間待った後に前記デジタルベースバンド信号の前記位相を変更するために前記位相制御信号を前記位相シフターに送信する、請求項１５のＡＭＰＳレシーバー回路。
前記ダイレクトコンバーターは、下記を含む、請求項１６のＡＭＰＳレシーバーシステム：
前記受信したＲＦ信号を増幅し、増幅されたＲＦ信号を発生する低雑音増幅器（ＬＮＡ）、前記ＬＮＡは、少なくとも１つのゲインステップと、前記ＬＮＡの前記ゲインを制御するためのゲインステップ制御入力を有する；および
前記増幅されたＲＦ信号を前記ベースバンド信号に変換するミクサー。
前記コントローラーは、前記受信したＲＦ信号の電力に基づいて、ＬＮＡゲイン制御信号を前記ゲインステップ制御入力に送信する、請求項１７のＡＭＰＳレシーバー回路。
前記デジタルベースバンド信号を増幅して増幅されたデジタルベースバンド信号を発生するデジタル可変ゲイン増幅器（ＤＶＧＡ）をさらに具備し、前記コントローラーは、前記ＤＶＧＡの前記ゲインを制御するために、ＤＶＧＡゲイン制御信号を前記ＤＶＧＡに送信する、請求項１５のＡＭＰＳレシーバー回路。
前記増幅されたデジタルベースバンド信号の平均電力を計算するアキュムレーターをさらに具備する、請求項１９のＡＭＰＳレシーバー回路。
前記ＤＶＧＡゲイン制御信号は、前記増幅されたデジタルベースバンド信号の前記平均電力に基づく、請求項２０のＡＭＰＳレシーバー回路。
メッセージ信号を回復するために前記増幅されたデジタルベースバンド信号を復調するデジタルＦＭ復調器をさらに具備する、請求項２１のＡＭＰＳレシーバー回路。
前記デジタルベースバンド信号内の雑音を除去するデジタルフィルターをさらに具備する、請求項２２のＡＭＰＳレシーバー回路。
受信したＲＦ信号を増幅し、増幅されたＲＦ信号を発生する低雑音増幅器（ＬＮＡ）と；
前記増幅されたＲＦ信号をベースバンド信号に変換するミクサーと；
前記ベースバンド信号をデジタルベースバンド信号に変換するアナログ−デジタル変換器（ＡＤＣ）と；
前記デジタルベースバンド信号の位相を変更する位相シフターと；および
前記ＬＮＡのゲインと、前記位相シフターの位相変更を制御するコントローラーと；
を具備するＡＭＰＳレシーバー回路。
前記コントローラーは、前記受信したＲＦ信号の電力に基づいて前記ＬＮＡの前記ゲインを変更する、請求項２４のＡＭＰＳレシーバー回路。
前記コントローラーが前記ＬＮＡの前記ゲインを変更するとき、前記ＬＮＡは、前記受信したＲＦ信号の位相を変更する、請求項２５のＡＭＰＳレシーバー回路。
前記位相シフターの前記位相変更は、前記ＬＮＡのゲイン変更により生じた前記受信したＲＦ信号の位相変更とほぼ等しくかつ正反対である、請求項２６のＡＭＰＳレシーバー回路。
前記デジタルベースバンド信号を増幅し、増幅されたデジタルベースバンド信号を発生するデジタル可変ゲイン増幅器（ＤＶＧＡ）をさらに具備する、請求項２４のＡＭＰＳレシーバー回路。
前記コントローラーは、前記増幅されたデジタルベースバンド信号の平均電力に基づいて前記ＤＶＧＡのゲインを制御する、請求項２８のＡＭＰＳレシーバー回路。
前記コントローラーは、前記増幅されたデジタルベースバンド信号の平均電力に基づいて前記ＬＮＡの前記ゲインを制御する、請求項２９のＡＭＰＳレシーバー回路。
前記増幅されたデジタルベースバンド信号を復調してメッセージ信号を回復するデジタルＦＭ復調器をさらに具備する、請求項２８のＡＭＰＳレシーバー回路。
下記を具備する、受信した無線周波数（ＲＦ）信号を処理する方法：
前記受信したＲＦ信号を増幅し、増幅されたＲＦ信号を発生する；
前記増幅されたＲＦ信号をベースバンド信号に変換する；
前記ベースバンド信号をデジタルベースバンド信号に変換する；
前記デジタルベースバンド信号を増幅して、増幅されたデジタルベースバンド信号を発生する；および
前記増幅されたデジタルベースバンド信号の平均電力に基づいて前記受信したＲＦ信号および前記デジタルベースバンド信号の増幅を制御する。
前記ＲＦ信号の前記増幅の変更に基づいて前記デジタルベースバンド信号の位相を変更することをさらに具備する、請求項３２の方法。
前記受信したＲＦ信号の電力に基づいて前記ＲＦ信号の前記増幅を変更することをさらに具備する、請求項３３の方法。
前記デジタルベースバンド信号内の雑音をフィルタリングすることをさらに具備する、請求項３４の方法。
前記増幅されたデジタルベースバンド信号を復調し、メッセージ信号を回復することをさらに具備する、請求項３５の方法。
下記を具備する、受信した無線周波数（ＲＦ）信号を処理するシステム：
前記受信したＲＦ信号を増幅し、増幅されたＲＦ信号を発生する手段；
前記増幅されたＲＦ信号をベースバンド信号に変換する手段；
前記ベースバンド信号をデジタルベースバンド信号に変換する手段；
前記デジタルベースバンド信号を増幅し、増幅されたデジタルベースバンド信号を発生する手段；および
前記増幅されたデジタルベースバンド信号の平均電力に基づいて前記受信したＲＦ信号および前記デジタルベースバンド信号の増幅を制御する手段。
前記受信したＲＦ信号の前記増幅の変更に基づいて前記デジタルベースバンド信号の位相を変更する手段をさらに具備する、請求項３７のシステム。
前記受信したＲＦ信号の電力に基づいて前記受信したＲＦ信号の前記増幅を変更する手段をさらに具備する、請求項３８のシステム。
前記デジタルベースバンド信号内の雑音をフィルタリングする手段をさらに具備する、請求項３９のシステム。
前記増幅されたデジタルベースバンド信号を復調し、メッセージ信号を回復する手段をさらに具備する、請求項４０のシステム。
フォワードリンクＡＭＰＳ信号を処理するＡＭＰＳレシーバーと；および
フォワードリンクＣＤＭＡ信号を処理する、前記ＡＭＰＳレシーバーと回路素子を共有するＣＤＭＡレシーバーとを具備し、前記共有される回路素子は、デジタル自動ゲイン制御（ＤＡＧＣ）回路を含む、無線通信装置。