JP2006351839A - 多層配線用基材、多層配線板およびそれらの製造方法 - Google Patents

多層配線用基材、多層配線板およびそれらの製造方法 Download PDF

Info

Publication number
JP2006351839A
JP2006351839A JP2005176217A JP2005176217A JP2006351839A JP 2006351839 A JP2006351839 A JP 2006351839A JP 2005176217 A JP2005176217 A JP 2005176217A JP 2005176217 A JP2005176217 A JP 2005176217A JP 2006351839 A JP2006351839 A JP 2006351839A
Authority
JP
Japan
Prior art keywords
conductive paste
multilayer wiring
via hole
conductive
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005176217A
Other languages
English (en)
Inventor
Koji Honto
孝治 本戸
Satoru Nakao
知 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005176217A priority Critical patent/JP2006351839A/ja
Publication of JP2006351839A publication Critical patent/JP2006351839A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ビアホールに充填されている導電性ペーストが積層プレス圧によって小孔より外側に滲み出さないようにし、層間接続不良や基板表層汚染を生じないようにすること。
【解決手段】ビアホール55に充填された導電性ペースト30のうち小孔56の側の導電性ペースト30を、多層化の加熱プレス以前の工程で、硬化させる。
【選択図】図1

Description

この発明は、多層配線用基材、多層配線板およびそれらの製造方法に関し、特に、ビアホールに充填された導電性ペーストによって層間導通を取る多層配線用基材、多層配線板およびそれらの製造方法に関するものである。
電子機器の軽薄短小化、半導体チップや部品の小型化および端子の狭ピッチ化に伴い、プリント配線板(プリント基板)も実装面積の縮小や導体配線(導体パターン)の精細化が進んでいる。同時に、情報関連機器では、信号周波数の広帯域化に対応して部品間を連結するプリント基板上の導体配線の短距離化が求められており、高密度、高性能を達成するためのプリント基板の多層化は必要不可欠となっている。
多層配線板は、絶縁性基材にビアホール(バイアホール)を形成し、そのバイアホールに導電性樹脂組成物(導電ペースト)を充填することによって基板表裏の導通を得る多層配線用基材を多層に積層したものである(例えば、特許文献1)。
多層配線板の高密度化に伴い、多層配線用基材に形成される導体パターン(回路パターン)の微細化が進み、多層配線用基材の多層化の積層数が多くなる傾向がある。多層配線板における多層積層の層間接続技術としては、導電性樹脂組成物(導電性ペースト)を用いたものが実用化され、多層配線板の用途が急速に拡大し始めている。
導電性ペーストを用いた多層配線板では、スクリーン印刷法によって導電性ペーストを、絶縁性基材に形成されたビアホールに、作業性よく高速度で充填でき、めっきによるものに比べて生産性が高い。
導電性ペーストを用いた多層配線板において、絶縁性基材の一方の面にあってビアホール充填の導電性ペーストと接する銅箔部(導電層)にビアホールよりも小径の小孔を形成しておくことにより、印刷法によるペースト充填の歩留まりを向上させることが提案されている(例えば、特許文献2、3)。
この小孔付きビアホールによる多層配線用基材の製造手順の一例を、図5を参照して説明する。
先ず、図5(a)に示されているように、樹脂からなる絶縁性基材101の一方の面に銅箔を貼り合わせた片面銅張積層板100の銅箔をエッチングして導体パターン(配線パターン)102を形成する。次に、図5(b)に示されているように、片面銅張積層板100の絶縁層101の他方の面(導体パターン形成面とは反対の面)に接着シート103とカバーフィルム104を貼り合わせる。
次に、図5(c)に示されているように、絶縁層101と接着シート103とカバーフィルム104を貫通するビアホール105を形成すると共に、ビアホール形成部において導体パターン(銅箔)102を貫通する小孔106を明ける。
次に、図5(d)、(e)に示されているように、スキージ20を用いたスクリーン印刷法によってカバーフィルム104の側から導電性ペースト107をビアホール105と小孔106に埋め込み充填する。
次に、カバーフィルム104を剥離する。これにより、図5(f)に示されているように、接着シート103の側にカバーフィルム104の厚さ分の導電性ペースト107による突起部107Aが形成される。
導電性ペースト107の突起部107Aは、多層配線板製造における多層配線用基材の積層(多層化工程)時に、下層の基板(多層配線用基材)の導体パターンと密着し、電気的接続を確実にする役割をはたす。
しかし、この手法を用いると、図6に示されているように、多層化工程の加熱プレス時に、ビアホール105に充填されている導電性ペースト107が積層プレス圧によって小孔106より符号Fで示されているように外側に滲み出て(染み出し)しまうおそれがある。
このようなしみ出しが発生するとバイアホール105内の導電性ペースト107の充填量が減り、符号Eで示されているように、導電性ペースト107が下層の多層配線用基材の導体パターン102に全面的に接触しなくなり、層間の接続不良が発生する。また、小孔106より外側に滲み出てた導電性ペーストは、回路表層においては、基板表層を汚染する。
特開平6−302957号公報 特開平9−82835号公報 特開2003−46160号公報
この発明が解決しようとする課題は、ビアホールに充填されている導電性ペーストが積層プレス圧によって小孔より外側に滲み出さないようにし、層間接続不良や基板表層汚染を生じないようにすることである。
この発明による多層配線用基材の製造方法は、絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材の製造方法において、前記ビアホールに充填された前記導電性ペーストのうち前記小孔の側の導電性ペーストのみを硬化させる工程を有する。
この発明による多層配線用基材の製造方法は、好ましくは、前記導電性ペーストのみが熱硬化性のものであり、前記小孔の側の導電性ペーストを硬化させる工程は、前記小孔の側より導電性ペーストを加熱する工程である。
この発明による多層配線用基材の製造方法は、好ましくは、前記小孔の側の導電性ペーストを硬化させる工程は、加熱ステージ上に前記導電層を下側にして多層配線用基材を載置し、前記加熱ステージ上で前記ビアホールに導電性ペーストを充填し、前記加熱ステージを加熱する工程である。
この発明による多層配線板の製造方法は、上述の製造方法によって製造された多層配線用基材を少なくとも一つ含み、前記多層配線用基材を積層後、加圧状態での加熱によって前記ビアホール内の導電性ペーストのうちの未硬化の導電性ペーストを硬化させる。
この発明による多層配線板は、絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材を少なくとも一つ含む多層配線板において、前記ビアホールに充填されて硬化した前記導電性ペーストの導電性フィラの密度が前記小孔の側に比して前記絶縁性基材の他方の面の側のほうが高い。
この発明による多層配線板は、絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材を含む多層配線板において、前記ビアホールに充填された前記導電性ペーストのうち前記小孔の側の導電性ペーストは非〜低圧縮硬化で、前記絶縁性基材の他方の面の側の導電性ペーストは中〜高低圧縮硬化である。
なお、ここで云う絶縁性基材は、それ自体が層間接続のための接着性を有していれば、単層の絶縁層により構成され、層間接続のための接着性を有していないものであれば、絶縁層と接着層との2層構造になる。また、導電層を貫通する小孔とは、ビアホールより小径の貫通孔を指す。
この発明による多層配線用基材では、ビアホールに充填された導電性ペーストのうち小孔の側の導電性ペーストが硬化しているから、積層時の加熱プレスにおいて小孔よりの導電性ペーストの染み出しがなくなる。これにより、接続信頼性の低下および基板表面の汚染が回避される。
この発明による多層配線用基材の製造方法の一つの実施形態を、図1を参照して説明する。
多層配線用基材50は、ポリイミドフィルム等の樹脂による絶縁層51と、絶縁層51の一方の面に設けられた導体パターン(導電層)52と、絶縁層51の他方の面に貼り合わせられた接着層53とを有し、接着層53の表面にカバー層54が貼り合わせられている。
この作製方法としては、例えば、絶縁層51をなすポリイミドフィルムの片面に導電層をなす銅箔を有する片面銅張積層板(銅箔厚10μm、ポリイミドフィルム厚25μm)を出発材として、塩化鉄を用いた銅エッチング法により導体パターン52を形成し、そして、ポリイミドフィルム面にエポキシ樹脂及びアクリル系エラスマからなる厚さ25μmのフィルム状熱硬化接着シート(接着層53)を100℃30秒で熱ラミネートし一体化させ、さらに同接着シート上にカバー層54として厚さ25μmのポリイミドフィルムを100℃30秒で熱ラミネートし一体化させて作られる。
なお、絶縁層51が、熱可塑性ポリイミドや液晶ポリマ等の、それ自体が層間接続のための接着性を有しているものであれば、接着層53は不要になり、多層配線用基材50の絶縁性基材は単層の絶縁層51により構成される。
そして、絶縁性基材(絶縁層51、接着層53)とカバー層54の所定の位置に、UV一YAGレーザ(波長355nm)によってビアホール55(孔径100μm)を形成した。このとき、同時に、ビアホール55の底部をなす銅箔部(導体パターン52)中央に小孔(孔径30μm)56を貫通形成した。
この多層配線用基材50を、導体パターン52を下側にして加熱ステージ11上に載置する。つまり、導体パターン52が加熱ステージ11に接触するように、多層配線用基材50を加熱ステージ11上に載置する。
加熱ステージ11は、ステンレス鋼材からなる金属製のステージであり、下底面側に複数個の誘導加熱用コイル12を均等に整列配置され、誘導加熱されるようになっていると共に、導電性ペースト充填の印刷ステージを兼ねている。
誘導加熱用コイル12は、交流電源13に接続されていて、交流電源13を電源として
、交流電流を通電される。この通電により交流磁界が発生し、加熱ステージ11の全域に渦電流が流れ、その際のジュール熱により加熱ステージ11全体が発熱する。
加熱ステージ11の下底面側には熱電対等による温度センサ14が複数箇所に設けられている。交流電源13は温度制御装置15によって通電制御される。交流電源13は、温度センサ14により検出される加熱ステージ11の加熱温度の情報を取り込み、加熱ステージ11の加熱温度が目標温度になるように、フィードバック補償式に、交流電源13による誘導加熱用コイル12の通電を制御する。
小孔56から空気を減圧吸引しながらスキージ20を用いてカバー層54の側からビアホール55に導電性ペースト30を充填した。この導電性ペースト30の充填は、小孔56内も導電性ペースト30によって満たされるように行った。導電性ペースト30は、熱硬化性樹脂であるエポキシ樹脂に、導電性フィラである銅フィラを混ぜ込んだものである。
導電性ペースト充填完了後に、誘導加熱用コイル12に通電して加熱ステージ11を所定温度まで温度上昇させ、加熱ステージ11上の多層配線用基材50を導体パターン52の側より所定時間、加熱した。例えば、加熱ステージ11の加熱温度を180℃として1分加熱した。それにより、ビアホール55に充填された導電性ペースト30のうち小孔56の側の導電性ペースト30のみが硬化される。
なお、加熱ステージ11の加熱を、導電性ペースト30の充填前に行い、充填と同時に、ビアホール55に充填された導電性ペースト30のうち小孔56の側の導電性ペースト30のみを硬化させるようにしても良い。
同加熱条件は、次のような実験により求めた。1gの未硬化の上記導電性ペーストを加熱ステージ11にスクリーン印刷し、厚さ10μmの塗膜を作製した。これを各加熱条件で処理し。検討用サンプルとした。
加熱条件については、温度は180℃一定とし、加熱時間を30秒、1、5、10、60分としてそれぞれ加熱処理しサンプルを得た。これらのサンプル及び未硬化の導電性ペーストについて、赤外吸収スペクトル測定を実施し、硬化度合いを調査した。
同調査には、エポキシ樹脂の硬化の指標に通常用いられる915cm−1のエポキシ環のIR吸収を使用した。915cm−1におけるエポキシ環のIR吸収は硬化が進むほど吸光度が減少する。未硬化ペーストの915cm−1におけるエポキシ環の吸光度を1とすると、30秒加熱では0.453、1分加熱では0.120、5分加熱では0.050、10分加熱では、0.010、60分加熱では0.000であった。
この結果、10μmの塗膜にし加熱した同導電性ペーストは180℃1分加熱したものでも、硬化条件である180℃で60分間加熱したサンプルの硬化度合いの8割がた硬化していることが確認された。以上より同加熱条件を180℃1分とした。
これにより、図2に符号Aによって示されているように、小孔56に充填されている導電性ペースト30が硬化し、つまり、ビアホール55に充填された導電性ペースト30のうち小孔56の側の導電性ペースト30のエポキシ樹脂のみが熱硬化し、ビアホール55内の導電性ペースト30は、符号Bによって示されているように、未硬化状態のままに保たれた。これにより、多層化熱プレス時に必要な導電性ペースト30の接着力を損ねることはない。
次に、カバー層54を取り除いた複数枚の多層配線用基材50を積層し、加圧状態での加熱(加熱プレス)によってビアホール55内の導電性ペースト30のうちの未硬化の導電性ペースト30を硬化させる。これにより、図3に示されているような多層配線板が得られる。
図3に示すように、多層化工程の加熱プレス時には、小孔56内の導電性ペースト30が既に加熱硬化された状態にあるから、問題であった積層時の加熱プレスにおいて小孔56の導電性ペースト30が外部へ滲み出すことがなくなった。
これにより、回路表層においては滲み出しによる基板表層の汚染がなくなり、層間接続については、ビアホール55内の導電性ペースト30の充填量が減ることによる接続不良が回避された。
この多層配線板においては、小孔56の導電性ペースト30の硬化は、加熱ステージ11上で、実質的に非加圧の状態で行われるから、非〜低圧縮硬化である。これに対し、多層化工程は、加熱プレスにより行われるから、ビアホール55の接着層53の側(絶縁性基材の他方の面の側)の大部分の導電性ペースト30は、中〜高低圧縮硬化になる。
これにより、ビアホール55に充填されて硬化した導電性ペースト30の導電性フィラの密度が、小孔56の側(符号A)に比して、ビアホール55の接着層53の側(絶縁性基材の他方の面の側)の大部分(符号C)のほうが高くなる。
上述の実施形態では、印刷ステージを兼ねた加熱ステージ11を誘導加熱したが、多層配線用基材50の導体パターン(銅箔)52に、直接、交流磁界をかけて銅箔を誘導加熱することにより、小孔56側の導電性ペースト30を硬化することも可能である。また、多層配線用基材50の導体パターン52側の面に赤外線を照射して小孔56側の導電性ペースト30を硬化させることもできる。
赤外線照射による実施形態を、図4を参照して説明する。この実施形態では、図4(a)に示されているように、印刷ステージ41上に、多層配線用基材50を、導体パターン52を下側にして載置し、印刷ステージ41上で、スキージ20を用いてカバー層54の側からビアホール55に導電性ペースト30を充填した。この実施形態でも、導電性ペースト30の充填は、小孔56内も導電性ペースト30によって満たされるように行った。
導電性ペースト充填完了後、多層配線用基材50を印刷ステージ41より取り外し、図4(b)に示されているように、赤外線輻射加熱装置42を用いて多層配線用基材50の導体パターン52側の面に赤外線を照射する。これにより、小孔56側の導電性ペースト30が硬化、つまり、導電性ペースト30の構成成分であるエポキシ樹脂が熱硬化した。
このとき使用する赤外線輻射加熱装置42としては、波長2〜10μmの赤外線を照射できる赤外線輻射加熱装置が好ましい。波長2〜10μmの赤外線は、樹脂に対して加熱効果を示すと共に一般的な高分子材料の吸収波長が2〜10μmに分布しているため、赤外線吸収による反応促進効果がある。
この時、銅箔(導体パターン52)が赤外線を遮蔽するため、ビアホール内部は未硬化状態が維持され、加熱プレス時の導電性ペースト30の接着力を損ねることはない。
この発明による多層配線用基材の製造方法の一つの実施形態を示す説明図である。 この発明による多層配線用基材の一つの実施形態の要部を示す拡大断面図である。 この発明による多層配線板の一つの実施形態を示す断面図である。 (a)、(b)は、この発明による多層配線用基材の製造方法の他の実施形態を示す説明図である。 (a)〜(f)は、小孔付きビアホールによる多層配線用基材の製造手順を示す工程図である。 従来の多層配線板を示す断面図である。
符号の説明
11 加熱ステージ
12 誘導加熱用コイル
13 交流電源
14 温度センサ
15 温度制御装置
20 スキージ
30 導電性ペースト
41 印刷ステージ
42 赤外線輻射加熱装置
50 多層配線用基材
51 絶縁層
52 導体パターン(導電層)
53 接着層
54 カバー層
55 ビアホール
56 小孔

Claims (6)

  1. 絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材の製造方法において、
    前記ビアホールに充填された前記導電性ペーストのうち前記小孔の側の導電性ペーストのみを硬化させる工程を有する多層配線用基材の製造方法。
  2. 前記導電性ペーストは熱硬化性のものであり、前記小孔の側の導電性ペーストのみを硬化させる工程は、前記絶縁性基材の一方の側より導電性ペーストを加熱する工程である請求項1記載の多層配線用基材の製造方法。
  3. 前記小孔の側の導電性ペーストを硬化させる工程は、加熱ステージ上に前記導電層を下側にして多層配線用基材を載置し、前記加熱ステージ上で前記ビアホールに導電性ペーストを充填し、前記加熱ステージを加熱する工程である請求項2記載の多層配線用基材の製造方法。
  4. 請求項1〜3の何れか1項記載の製造方法によって製造された多層配線用基材を少なくとも一つ含み、前記多層配線用基材を積層後、加圧状態での加熱によって前記ビアホール内の導電性ペーストのうちの未硬化の導電性ペーストを硬化させる多層配線板の製造方法。
  5. 絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材を少なくとも一つ含む多層配線板において、
    前記ビアホールに充填されて硬化した前記導電性ペーストの導電性フィラの密度が前記小孔の側に比して前記絶縁性基材の他方の面の側のほうが高い多層配線板。
  6. 絶縁性基材の一方の面に導電層を有し、前記絶縁性基材に当該絶縁性基材を貫通して前記導電層の裏面に到達するビアホールが形成され、当該ビアホール部分の前記導電層に当該導電層を貫通する小孔が形成され、前記ビアホールに導電性フィラを含む導電性ペーストを充填された多層配線用基材を含む多層配線板において、
    前記ビアホールに充填された前記導電性ペーストのうち前記小孔の側の導電性ペーストは非〜低圧縮硬化で、前記絶縁性基材の他方の面の側の導電性ペーストは中〜高低圧縮硬化である多層配線板。
JP2005176217A 2005-06-16 2005-06-16 多層配線用基材、多層配線板およびそれらの製造方法 Pending JP2006351839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176217A JP2006351839A (ja) 2005-06-16 2005-06-16 多層配線用基材、多層配線板およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176217A JP2006351839A (ja) 2005-06-16 2005-06-16 多層配線用基材、多層配線板およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2006351839A true JP2006351839A (ja) 2006-12-28

Family

ID=37647364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176217A Pending JP2006351839A (ja) 2005-06-16 2005-06-16 多層配線用基材、多層配線板およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2006351839A (ja)

Similar Documents

Publication Publication Date Title
JP4434315B2 (ja) 多層配線基板の製造方法
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2009111133A (ja) 膜状抵抗素子を内蔵した多層プリント配線板の製造方法
JP2009152496A (ja) プリント配線板の製造方法
JP5593863B2 (ja) 積層回路基板および基板製造方法
JP2006351839A (ja) 多層配線用基材、多層配線板およびそれらの製造方法
JP2003115661A (ja) 多層回路基板の製造方法
JP4748281B2 (ja) 配線基板の製造方法及び配線基板
JP5130695B2 (ja) 両面基板の製造方法及び多層基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2010067834A (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
JP2010109198A (ja) 配線基板の製造方法
JP2010034391A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2005129727A (ja) 多層配線基板及びその製造方法
JP2004241468A (ja) 多層プリント配線板とその製造方法
JP2005340469A (ja) 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法
JP3973654B2 (ja) プリント配線基板の製造方法
JP2005026587A (ja) 多層基板用基材、多層基板およびその製造方法
JP2006147748A (ja) 多層プリント配線板およびその製造方法
JP2009302437A (ja) 部品内蔵印刷配線板及びその製造方法
KR20180110782A (ko) 도전볼을 이용한 동박 적층판 및 그 제조방법
JP2007053393A (ja) 多層基板およびその製造方法