JP2006350885A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006350885A5 JP2006350885A5 JP2005178829A JP2005178829A JP2006350885A5 JP 2006350885 A5 JP2006350885 A5 JP 2006350885A5 JP 2005178829 A JP2005178829 A JP 2005178829A JP 2005178829 A JP2005178829 A JP 2005178829A JP 2006350885 A5 JP2006350885 A5 JP 2006350885A5
- Authority
- JP
- Japan
- Prior art keywords
- protection information
- access
- block
- prohibited
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 19
- 230000000875 corresponding Effects 0.000 claims 4
Claims (19)
- 複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、
前記保護情報領域に格納された前記保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部とを備え、
前記制御部は、前記読出部から前記保護情報を受け、前記保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止する、半導体装置。 - 演算部をさらに備え、
前記制御部は、起動時における前記演算部からのアクセスであれば、前記保護情報にかかわらず、アクセスを許可する、請求項1に記載の半導体装置。 - 前記保護情報は、ブロック毎にそれぞれ複数のフラグを含み、
前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記保護情報を前記読出部から受け、前記保護情報に含まれる前記複数のフラグのうちいずれか1つでもアクセスを禁止する値に設定されていれば、前記保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項1または2に記載の半導体装置。 - 前記保護情報は、前記データ領域に含まれる複数のブロックのうち、少なくとも1以上のブロックに対してアクセスを禁止する、請求項1〜3のいずれか1項に記載の半導体装置。
- 前記データ領域は、前記保護情報領域を含む、請求項1〜4のいずれか1項に記載の半導体装置。
- 複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、
前記保護情報領域に格納された前記保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、
前記データ領域に格納された命令コードを読出して処理を実行する演算部とを備え、
前記制御部は、
前記読出部から受けた前記保護情報に基づいて、前記保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、
前記演算部から前記命令コードの読出しを行なうためのアクセス要求を受けると、前記保護情報にかかわらず当該アクセスを許可する、半導体装置。 - 前記保護情報は、ブロック毎にそれぞれ複数のフラグを含み、
前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記保護情報を前記読出部から受け、前記保護情報に含まれる前記複数のフラグのうちいずれか1つでもアクセスを禁止する値に設定されていれば、前記保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項6に記載の半導体装置。 - 前記制御部は、さらに、前記読出部から前記保護情報を受け、前記保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記保護情報によりアクセスを禁止され得るすべてのブロックに対するアクセスが禁止されていると判断する、請求項6または7に記載の半導体装置。
- 前記保護情報は、少なくとも2以上のブロックに対するアクセスを禁止し、
前記制御部は、前記保護情報がアクセスを禁止し得るブロックのそれぞれに対して、互いに独立にアクセスを許可するか否かを決定する、請求項6または7に記載の半導体装置。 - 前記データ領域は、前記保護情報領域を含む、請求項6〜9のいずれか1項に記載の半導体装置。
- 複数のブロックに分割されたデータ領域と、ブロック毎にそれぞれアクセスを禁止するための第1および第2の保護情報が格納される保護情報領域とを含む不揮発性記憶部と、
前記保護情報領域に格納された前記第1および第2の保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、
前記データ領域に格納された命令コードを読出して処理を実行する演算部とを備え、
前記制御部は、
前記読出部から前記第1の保護情報を受け、前記第1の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記第1の保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止し、かつ、
前記読出部から受けた前記第2の保護情報に基づいて、前記第2の保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、
前記演算部から前記命令コードの読出しを行なうためのアクセス要求を受けると、前記第2の保護情報にかかわらず当該アクセスを許可する、半導体装置。 - 前記制御部は、起動時における前記演算部からのアクセスであれば、前記第1の保護情報にかかわらず、アクセスを許可する、請求項11に記載の半導体装置。
- 前記第1の保護情報は、ブロック毎にそれぞれ複数のフラグを含み、
前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記第1の保護情報を前記読出部から受け、前記第1の保護情報に含まれる前記複数のフラグのうちいずれか1つでもアクセスを禁止する値に設定されていれば、前記第1の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項11または12に記載の半導体装置。 - 前記第2の保護情報は、ブロック毎にそれぞれ複数のフラグを含み、
前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記第2の保護情報を前記読出部から受け、前記第2の保護情報に含まれる前記複数のフラグのうちいずれか1つでもアクセスを禁止する値に設定されていれば、前記第2の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項11〜13のいずれか1項に記載の半導体装置。 - 前記制御部は、前記第1および第2の保護情報により同一のブロックに対するアクセスが禁止されている場合には、前記第1の保護情報を無視する、請求項11〜14のいずれか1項に記載の半導体装置。
- 前記制御部は、さらに、前記読出部から前記第2の保護情報を受け、前記第2の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記第2の保護情報によりアクセスを禁止され得るすべてのブロックに対するアクセスが禁止されていると判断する、請求項11〜15のいずれか1項に記載の半導体装置。
- 前記第2の保護情報は、少なくとも2以上のブロックに対するアクセスを禁止し、
前記制御部は、前記第2の保護情報がアクセスを禁止し得るブロックのそれぞれに対して、互いに独立にアクセスを許可するか否かを決定する、請求項11〜15のいずれか1項に記載の半導体装置。 - 前記第1の保護情報は、前記データ領域に含まれる複数のブロックのうち、少なくとも1以上のブロックに対してアクセスを禁止する、請求項11〜17のいずれか1項に記載の半導体装置。
- 前記データ領域は、前記保護情報領域を含む、請求項11〜18のいずれか1項に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178829A JP4584044B2 (ja) | 2005-06-20 | 2005-06-20 | 半導体装置 |
US11/454,797 US7421534B2 (en) | 2005-06-20 | 2006-06-19 | Data protection for non-volatile semiconductor memory using block protection flags |
US12/180,666 US7822914B2 (en) | 2005-06-20 | 2008-07-28 | Data protection for non-volatile semiconductor memory using block protection flags |
US12/884,862 US7979630B2 (en) | 2005-06-20 | 2010-09-17 | Data protection for non-volatile semiconductor memory block using block protection flags |
US13/116,433 US8156280B2 (en) | 2005-06-20 | 2011-05-26 | Data protection for non-volatile semiconductor memory using block protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178829A JP4584044B2 (ja) | 2005-06-20 | 2005-06-20 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010151059A Division JP4865064B2 (ja) | 2010-07-01 | 2010-07-01 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006350885A JP2006350885A (ja) | 2006-12-28 |
JP2006350885A5 true JP2006350885A5 (ja) | 2008-05-29 |
JP4584044B2 JP4584044B2 (ja) | 2010-11-17 |
Family
ID=37573204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005178829A Active JP4584044B2 (ja) | 2005-06-20 | 2005-06-20 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7421534B2 (ja) |
JP (1) | JP4584044B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI343531B (en) * | 2003-12-19 | 2011-06-11 | Oce Tech Bv | Erasing a stored information pattern on a storage medium |
KR100866951B1 (ko) * | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 |
JP4829618B2 (ja) * | 2006-01-16 | 2011-12-07 | Okiセミコンダクタ株式会社 | マイクロコンピュータ |
US9627081B2 (en) * | 2007-10-05 | 2017-04-18 | Kinglite Holdings Inc. | Manufacturing mode for secure firmware using lock byte |
JP5070137B2 (ja) * | 2008-06-05 | 2012-11-07 | ローム株式会社 | 記憶装置及びデータ書込装置 |
US8924672B2 (en) * | 2011-02-08 | 2014-12-30 | Infineon Technologies Ag | Device with processing unit and information storage |
WO2012132218A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | プロセッサシステム及びその制御方法 |
JP5876364B2 (ja) * | 2012-04-13 | 2016-03-02 | ラピスセミコンダクタ株式会社 | 半導体メモリ及びデータ読出方法 |
GB2513727B (en) * | 2012-06-27 | 2015-06-24 | Nordic Semiconductor Asa | Memory protection |
CN103530242B (zh) * | 2012-07-06 | 2016-02-17 | 河南思维自动化设备股份有限公司 | NandFlash存储器写操作过程掉电防护方法 |
JP6107965B2 (ja) * | 2013-10-28 | 2017-04-05 | 富士通株式会社 | データ格納装置、データ格納方法およびデータ格納プログラム |
JP6241373B2 (ja) * | 2014-06-19 | 2017-12-06 | 株式会社デンソー | 記憶装置、フラッシュメモリ制御装置、及びプログラム |
CN104598402B (zh) * | 2014-12-30 | 2017-11-10 | 北京兆易创新科技股份有限公司 | 一种闪存控制器和闪存控制器的控制方法 |
CN111968693B (zh) * | 2020-08-21 | 2022-08-05 | 广芯微电子(广州)股份有限公司 | 一种mcu及mcu调试接口控制方法 |
US11593275B2 (en) | 2021-06-01 | 2023-02-28 | International Business Machines Corporation | Operating system deactivation of storage block write protection absent quiescing of processors |
US20230177173A1 (en) * | 2021-12-05 | 2023-06-08 | PUFsecurity Corporation | Electronic device and method for performing permission management of storage device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194565A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Micro Comput Eng Ltd | 不揮発性メモリ内臓lsi |
JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5363334A (en) * | 1993-04-10 | 1994-11-08 | Microchip Technology Incorporated | Write protection security for memory device |
US5592641A (en) * | 1993-06-30 | 1997-01-07 | Intel Corporation | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status |
US5353256A (en) * | 1993-06-30 | 1994-10-04 | Intel Corporation | Block specific status information in a memory device |
US5442704A (en) * | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
JPH07244611A (ja) * | 1994-03-04 | 1995-09-19 | Toshiba Corp | メモリ内蔵マイクロコンピュータ |
JPH08292915A (ja) * | 1995-04-20 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ内蔵の集積回路装置 |
JPH09114743A (ja) * | 1995-10-16 | 1997-05-02 | Nec Corp | シングルチップ・マイクロコンピュータ |
US5890191A (en) * | 1996-05-10 | 1999-03-30 | Motorola, Inc. | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory |
JP4000654B2 (ja) * | 1997-02-27 | 2007-10-31 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JP3884839B2 (ja) * | 1997-10-17 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US6154819A (en) * | 1998-05-11 | 2000-11-28 | Intel Corporation | Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks |
JP2001014871A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6615329B2 (en) * | 2001-07-11 | 2003-09-02 | Intel Corporation | Memory access control system, apparatus, and method |
JP2003203012A (ja) * | 2001-10-30 | 2003-07-18 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ装置 |
KR100543442B1 (ko) * | 2002-09-06 | 2006-01-23 | 삼성전자주식회사 | 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치 |
-
2005
- 2005-06-20 JP JP2005178829A patent/JP4584044B2/ja active Active
-
2006
- 2006-06-19 US US11/454,797 patent/US7421534B2/en active Active
-
2008
- 2008-07-28 US US12/180,666 patent/US7822914B2/en active Active
-
2010
- 2010-09-17 US US12/884,862 patent/US7979630B2/en active Active
-
2011
- 2011-05-26 US US13/116,433 patent/US8156280B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006350885A5 (ja) | ||
JP4160625B1 (ja) | 誤り検出制御システム | |
US7574576B2 (en) | Semiconductor device and method of controlling the same | |
JP2006164273A (ja) | 保安ブート装置及び方法 | |
JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
JP2015525916A5 (ja) | ||
JP2009533770A5 (ja) | ||
US9286242B2 (en) | Information processing apparatus and program execution method | |
KR20150033695A (ko) | 메모리 보호 | |
JP2015036988A (ja) | データ記憶装置とその異常電圧からの保護方法 | |
JP2001356963A (ja) | 半導体装置およびその制御装置 | |
JP6421042B2 (ja) | 情報処理装置 | |
JP2008293579A (ja) | メモリアクセスシステム | |
JP3875153B2 (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
JP2007094900A (ja) | アクセス装置 | |
US9971682B2 (en) | Wear-leveling system and method for reducing stress on memory device using erase counters | |
JP2007102566A (ja) | メモリバックアップシステム | |
KR100704618B1 (ko) | 플래시 메모리의 데이터 복구 장치 및 방법 | |
JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
JP4634404B2 (ja) | 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法 | |
JP4501881B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2009032349A (ja) | 不揮発性メモリ制御システム | |
JP2001075941A (ja) | フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法 | |
JP2007188383A (ja) | マイクロコンピュータ | |
JP2008203988A (ja) | セキュリティ保護機能付きマイクロコンピュータ |