JP2006339541A - チップ型led - Google Patents

チップ型led Download PDF

Info

Publication number
JP2006339541A
JP2006339541A JP2005164899A JP2005164899A JP2006339541A JP 2006339541 A JP2006339541 A JP 2006339541A JP 2005164899 A JP2005164899 A JP 2005164899A JP 2005164899 A JP2005164899 A JP 2005164899A JP 2006339541 A JP2006339541 A JP 2006339541A
Authority
JP
Japan
Prior art keywords
led
led elements
small substrate
chip
die bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005164899A
Other languages
English (en)
Other versions
JP4733434B2 (ja
Inventor
Satoru Kikuchi
悟 菊池
Koichi Fukazawa
孝一 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2005164899A priority Critical patent/JP4733434B2/ja
Publication of JP2006339541A publication Critical patent/JP2006339541A/ja
Application granted granted Critical
Publication of JP4733434B2 publication Critical patent/JP4733434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】 同一パッケージ内に複数のLED素子を並列接続封止するチップ型LEDにおいて、各LED素子間の電流不均衡を生じないチップ型LEDを提供する。
【解決手段】 複数個のLED素子を同一小型基板上に搭載するチップ型LEDにおいて、前記複数個のLED素子の各下面電極と前記小型基板の共通電極間との電気的接続に抵抗成分を有するダイボンドペースト材を使用して前記小型基板の共通電極上に前記LED素子をマウントし、前記複数個のLED素子の各上面電極と前記小型基板の他の共通電極間との接続にワイヤボンデングを使用した
【選択図】 図4

Description

本発明は発光ダイオード、すなわちLED(Light Emitting Diode)に係り、一般照明用、携帯電話機搭載カメラのフラッシュ照明用あるいは携帯電話機、携帯機器等の操作キーの照明等に用いる小型チップ型発光ダイオード(以下チップ型LED)の構造に関する。
LEDは集積回路と同様にウェーハー状で多数個を同時に作製し、個々にスクライブしたベアチップ、すなわちLED素子を取扱が容易な小型パッケージに封止して使用に供することが多いが、そのパッケージ形状のひとつがチップ型LEDであり、前記チップ型LEDは小型基板に前記LED素子を搭載し、ワイヤボンデングで前記LED素子のアノードあるいはカソードの電極と前記小型基板の電極間との電極配線を行った後に樹脂モールド形成したものである。あるいは、LEDを更に微細実装する場合は、直接プリント基板等にLED素子を搭載し、ワイヤボンデングで前記プリント基板に電極配線を行った後に樹脂モールド形成する場合もある。
LEDは発光電力効率に優れ、信号表示用のほか、近年は高輝度LEDによる照明装置としての用途も多い。しかし、高輝度LEDとはいえ単体のLEDでは使用目的によっては光量不足もあり、複数個のLED素子を直列あるいは並列接続して光量の増強を計っている。特にハイパワーが要求される一般照明やフラッシュ照明用には、同一パッケージ内に4個以上の素子を封止することが多い。
LEDはアノードに正、カソードに負の電圧をかけ、約2Vの電圧で電流が流れはじめて発光するが、指数的な電圧電流特性であり、並列接続により駆動する場合はそれぞれの順方向電圧(Vf)値に依存した電流が流れる。従って、同一パッケージ内での複数のLEDの順方向電圧値VfのばらつきによりそれぞれのLEDに流れる順方向電流値(If)もばらつくため、それぞれのLED素子に直列に外部抵抗を接続し、各LEDの順方向電流値Ifのばらつきを抑える必要がある。また、発光色の異なる赤色(R)緑色(G)黄色(Y)等のLED素子を同一パッケージに封止する場合は、各LED素子の順方向電圧値Vfが大きく異なるため、各々のLED素子に対して整流、すなわち電流制限のための直列抵抗付加が不可欠になる。
以下図面にもとづいて従来技術におけるLED素子の並列接続について説明する。図6aは一般的なPN接合LED素子の断面構造図であって、601はP層が上面のLED素子である。603はP層上面に形成したアノード電極、604はN層下面に形成したカソード電極であって、図示していないが、LEDをマウントする基板電極上にN層下面、すなわちカソードを導電接着して、ワイヤボンデングでアノード電極603を引き出す。図6bは図6aに示したLED601の等価回路図であって、順方向電圧、すなわちアノード電極603に正電圧、カソード電極604に負電圧を印加することでLED601を点灯する。
図7は一般的なLEDの電圧電流特性図であって発光色の異なる赤色(R)緑色(G)黄色(Y)のLED素子の電圧電流特性例を符号R、G、Yで示す。各LEDは2V付近から急峻な立ち上がり特性を示しているが、それぞれ異なる電圧電流特性である。
さらに同一色調のLEDであっても、個々のLED素子毎に電圧電流特性は僅かながら差異があり、LEDの電圧電流特性が急峻な立ち上がり特性であることから、僅かな特性の違いであってもLED素子を並列接続すると電流の不均衡を生ずる。従って、従来技術においては以下に説明する方法で並列接続したLEDの電流均衡を実現していた。
すなわち、図8aは従来技術のLED素子の並列接続回路図であって、同一パッケージのそれぞれのLED素子に対応した抵抗を付加する方法である。符号D1、D2、D3、Dnに示す各LED素子に符号R1、R2、R3、Rnの各電流制限抵抗を各々対応して直列接続してある。あるいは、LED素子D1、D2、D3、Dnを搭載するパッケージは小型に形成するためこの電流制限抵抗R1、R2、R3、RnはLED素子D1、D2、D3、Dnのパケージ外のプリント基板等に実装することもあり、さらにはプリント基板に電流制限抵抗として印刷抵抗を形成する場合もある。
図8bは従来技術のLED素子のもうひとつの並列接続回路図であって、同一パッケージ内のLED素子の電圧電流特性を厳密に揃える方法である。符号D1、D2、D3、Dnに示す各LED素子はあらかじめ点灯に適した一定の順方向電流Ifを流し、このときの順方向電圧値Vfを測定して分類するのであるが、この順方向電圧値Vfの分類幅を細分化して、同一分類したLEDを同一パッケージに搭載して並列接続するのである。従って、この場合はLED素子の順方向電圧特性が揃っているので電流制限抵抗は符号Rで示す1個の電流制限抵抗で良いため電流制限抵抗の実装面積を縮小化することができる。
特開2002−344023号公報 特開2004−179372号公報
しかしながら、図8aにより説明した従来技術における複数のLED素子を並列接続にする方法にあっては、LED素子D1、D2、D3、Dnそれぞれに対応した電流制限抵抗を付加する必要があるため、実装面積やコスト増大の要因となる。さらに、電流制限抵抗R1、R2、R3、RnをLED素子D1、D2、D3、Dnのパケージ外のプリント基板等に実装する場合はチップ型LEDのパッケージ内の各LED素子D1、D2、D3、Dn毎にカソード端子配線を外部に引き出す必要があり、パッケージ形状の増大とコスト増大を招く結果となる。
また、図8bにより説明した従来技術における複数個のLED素子を並列接続する方法にあっては、同一パッケージに封止するLED素子D1、D2、D3、Dnの順方向電圧電流特性の分類幅の細分化を強いられ、工程増とコスト増大を招くという問題があった。
(発明の目的)
すなわち、本発明の目的は、前記図8bにより説明した同一パッケージ内に順方向電圧Vfを揃えた複数のLED素子D1、D2、D3、Dnを並列接続して封止するチップ型LEDにおいて、各LED素子D1、D2、D3、Dnの順方向電圧電流特性の分類精度を緩和し、かつ、同一パッケージ内に前記複数個のLED素子を並列接続構成としても各LED素子間の電流不均衡を生じないチップ型LEDを提供することにある。
上記目的を達成するために本発明は、複数個のLED素子を同一小型基板上に搭載するチップ型LEDにおいて、前記複数個のLED素子の各下面電極と前記小型基板の共通電極間との電気的接続に抵抗成分を有するダイボンドペースト材を使用して前記小型基板の共通電極上に前記LED素子をマウントし、前記複数個のLED素子の各上面電極と前記小型基板の他の共通電極間との接続にワイヤボンデングを使用したことを特徴とする。
すなわち、前記抵抗成分を有するダイボンドペースト材は前記複数個のそれぞれのLED素子に対して各々の直列抵抗成分とすることで、前記複数個のLED素子の電圧電流特性の勾配を個々に緩和し、前記複数個のLED素子を並列接続しても各LED素子間の電流不均衡を少なくするのである。
また、前記複数個のLED素子を搭載し、各下面電極をダイボンドペースト材により接続する前記小型基板の共通電極は、それぞれのLED素子毎に分離し、前記各LED素子のマウントする面以外の前記小型基板の端部で共通接続した電極パターンであることを特徴とする。
すなわち、前記各LED素子をマウントする電極面を分離することで隣接するLED素子の下面電極同士がダイボンドペースト材のはみだしにより短絡することを防止する。
また、発光色が異なる複数個のLED素子を前記小型基板に搭載するチップ型LEDにおいて、各LED素子の各下面電極と前記小型基板の共通電極間とを電気的に接続するダイボンドペースト材は各色調のLED素子毎に異なる種類のダイボンドペースト材を用いることを特徴とする。
すなわち、前記抵抗成分を有するダイボンドペースト材を各色調のLED素子毎に異なる種類のダイボンドペースト材を用いることでそれぞれの色調毎に異なるLED素子の順方向電圧に対応した直列抵抗値を持たせ各LED素子間の電流不均衡を少なくするのである。
また、発光色が異なる複数個のLED素子を前記小型基板に搭載するチップ型LEDにおいて、各LED素子の各下面電極と前記小型基板の共通電極間とを電気的に接続するダイボンドペースト材は各色調のLED素子毎に前記ダイボンドペースト材の層厚が異なることを特徴とする。
すなわち、前記抵抗成分を有するダイボンドペースト材の厚みを各色調のLED素子毎に異なる厚さにすることでそれぞれの色調毎に異なるLED素子の順方向電圧に対応した直列抵抗値を持たせ各LED素子間の電流不均衡を少なくするのである。
以上のように本発明によれば、同一小型基板上に抵抗成分を有するダイボンドペースト材を使用して複数個のLED素子を並列接続搭載することで前記抵抗成分を有するダイボンドペースト材が前記複数個のそれぞれのLED素子に対して各々の直列抵抗成分を形成するため前記複数個のLED素子の電圧電流特性の勾配を個々に緩和し、前記複数個の各LED素子間の電流不均衡を少なくなり、複数個のLED素子を並列接続した強発光チップ型LED、あるいは発光色の異なるLED素子の並列混載チップ型LEDの作製が容易になる。
以下、本発明の実施形態について図面を用いて説明する。図1aは本発明の実施形態におけるチップ形LEDの平面図を示す。図1bは本発明の実施形態におけるチップ型LEDの側面図である。図2は本発明の実施形態におけるチップ型LEDの組立斜視図である。
図1a、図1bおよび図2において、100はLED素子を1個搭載したチップ型LEDであって、本発明の基本的な構造を示す。101はLED素子、102は小型基板、103は小型基板102上に形成したアノード電極、104は小型基板102上に形成したカソード電極、105は前記LED素子101のアノードと前記小型基板102上に形成したアノード電極103を接続するボンディングワイヤ、106は前記LED素子101下面のカソードと前記小型基板102上に形成したカソード電極104を接続する抵抗成分を有するダイボンドペースト材であって、前記小型基板102上に前記LED素子101を固着マウントする抵抗成分を有する導電接着層、107は前記小型基板102上に搭載した前記LED素子101およびボンディングワイヤ105等を保護し、かつ前記LED素子101の発光を妨げないスモークあるいはクリア樹脂である。なお、図2ではクリア樹脂107は省略してある。
すなわち、本発明は図1a、図1bおよび図2における前記小型基板102上に前記LED素子101を固着マウントする接着層であるダイボンドペースト材106が抵抗成分を有することが特徴的なのである。従って、本発明においてはダイボンドペースト材106には抵抗が大きな素材、例えば、通常の導電ペーストにカーボンブラック等を一定の割合で混合してダイボンドペースト材の抵抗成分を積極的に使用することを特徴としている。
図3は本発明の実施形態におけるチップ型LEDの電圧電流特性図であって、X軸がLEDへの印加電圧、Y軸がLEDの電流を示す。ここで、301は従来のLEDの電圧電流特性を示し、印加電圧範囲303における電流変化は304に示すように急峻で大きく変化する。302は本発明のチップ型LEDの電圧電流特性を示し、印加電圧範囲303における電流変化は305に示すように前記従来のLEDの電圧電流特性に比較して電圧電流特性の勾配が大幅に緩和される。
その理由は、従来のLEDはチップ内のダイボンドペースト材の抵抗が極めて小さく、かつ、発光領域におけるLEDの電圧電流特性が急峻であることから、前記発光領域における動作抵抗値が極めて小さいことに起因する。この従来のLEDに対して本発明はダイボンドペースト材による抵抗成分を付加してあるため前記発光領域における動作抵抗値は大凡前記ダイボンドペースト材により付加した抵抗値となる。本発明におけるダイボンドペースト材は通常の導電ペーストにカーボンブラック等を一定の割合で混合するので付加できる抵抗値は数10オームと低いが、素のLEDの動作抵抗値に比較すれば本発明のチップ型LEDの発光領域における動作抵抗値は充分大きな値である。従って、前述のように複数個のLED素子を同一パッケージに封止する場合のLED素子の順方向電圧電流特性分類を粗くしても並列接続の各LED素子間の電流不均衡が少なくなる。
図4は図1a、図1bおよび図2に示し説明した本発明の実施形態を複数のLED素子の並列接続に適用したチップ型LEDの斜視図であって、400はLED素子を3個搭載したチップ型LEDである。401a、401b、401cはLED素子であって、402は前記LED素子401a、401b、401cを搭載する小型基板である。403は小型基板402上に形成したアノード電極、404は小型基板402上に形成したカソード電極である。406a、406b、406cはカソード電極404上にLED素子401a、401b、401c下面の各カソード面を固着マウントする抵抗成分を有するダイボンドペースト材である。
すなわち、カソード電極404は各LED素子401a、401b、401c下面の各カソード面を固着マウントする電極部分は分離してあるが前記各LED素子をマウントする面以外の前記小型基板402の端部でカソード電極404のパターンは共通接続してあり、前記各LED素子401a、401b、401c下面の各カソード面は抵抗成分を有するダイボンドペースト材で固着マウントすることで前記各LED素子401a、401b、401cのカソード側にはそれぞれ独立してダイボンドペースト材の抵抗成分が挿入付加される。いっぽう、アノード電極403は共通で各LED素子401a、401b、401c上面のアノードと前記アノード電極403はボンディングワイヤで導通接続する。
なお、ここでカソード電極404の各LED素子401a、401b、401c下面の各カソード面を固着マウントする電極部分を分離するのは隣接するLED素子の下面電極同士がダイボンドペースト材のはみだしにより短絡することを防ぐためである。仮に隣接するLED素子の下面同士が前記ダイボンドペースト材のはみだしで短絡すると前記隣接するLED素子のカソード同士が接続してしまい、前記各LED素子のカソード側にそれぞれ独立してダイボンドペースト材の抵抗成分を挿入付加する機能が失われてしまう。
図5は図4に示し説明した本発明による複数のLED素子をカソード側に抵抗成分を有するダイボンドペースト材でマウントしたチップ型LEDの等価回路図であって、ここでは複数のLED素子はn個である。符号D1、D2、D3、Dnに示す各LED素子のカソード側それぞれに直列に接続したr1、r2、r3、rnが抵抗成分を有するダイボンドペースト材による抵抗である。
すなわち、LED素子D1、D2、D3、Dnのカソード側それぞれに挿入した直列抵抗r1、r2、r3、rnが素のLEDの動作抵抗値に付加されLED素子D1、D2、D3、Dnの各々の電圧電流特性勾配を緩和するので並列接続の各LED素子間の電流不均衡が少なくなる。つまり、並列接続するLED素子の順方向電圧電流特性分類を粗くしても並列接続が容易なためLED素子選別の歩留まりも高くコスト低減の効果もある。
さらに、順方向電圧電流特性の異なるLED素子、例えば発光色の異なる赤色(R)緑色(G)黄色(Y)のLED素子を並列接続する場合はそれぞれの電圧電流特性に応じた比抵抗のダイボンドペースト材を使用してマウントすることで色調の異なるLED素子を並列接続することができる。すなわち、前記ダイボンドペースト材は一般的にディスペンサーでLED素子をマウントする電極に塗布するが、LED素子の電圧電流特性に応じたダイボンドペースト材毎のディスペンサーを使い分けるのである。また、同一ダイボンドペースト材を順方向電圧電流特性の異なるLED素子のマウント電極に印刷する場合はLED素子の電圧電流特性に応じたダイボンドペースト材の印刷範囲を変えることで、各々のLED素子をマウントするペースト量を変えることで前記ダイボンドペースト材の広がりが一定なら前記ダイボンドペースト材の厚みが異なり、各LED素子の電圧電流特性に応じた接合抵抗が得られる。
以上、本発明はP層が上面、N層が下面のLED素子にもとづいて説明したが、N層が上面、P層が下面のLED素子であってもLED素子のアノードとカソードが入れ替わるだけであり、アノード側が抵抗成分を有するダイボンドペースト材でアノード電極にマウントされ、カソード側はワイヤボンデングでカソード電極へ引き出す。従って、この場合はLED素子のアノード側に個々に抵抗成分が挿入されることになる。
図1aは本発明の実施形態におけるチップ形LEDの平面図である。 図1bは本発明の実施形態におけるチップ型LEDの側面図である。 図2は実施形態におけるチップ型LEDの組立斜視図である。 図3は本発明の実施形態におけるチップ型LEDの電圧電流特性図である。 図4は本発明の複数のLED素子をマウントしたチップ型LEDの斜視図である。 図5は本発明の複数のLED素子をマウントしたチップ型LEDの等価回路図である。 図6aは一般的なPN接合LED素子の断面構造図である。 図6bは図6aに示したLED600の等価回路図である。 図7は一般的なLEDの電圧電流特性図である。 図8aは従来技術のLED素子の並列接続回路図である。 図8bは従来技術のLED素子のもうひとつの並列接続回路図である。
符号の説明
100、400 チップ型LED
101、401a、401b、401c、601、D1、D2、D3、Dn LED素子
102、402 小型基板
103、403、603 アノード電極
104、404、604 カソード電極
105 ボンディングワイヤ
106、406a、406b、406c ダイボンドペースト材
107 クリア樹脂

Claims (4)

  1. 複数個のLED素子を同一小型基板上に搭載するチップ型LEDにおいて、前記複数個のLED素子の各下面電極と前記小型基板の共通電極間との電気的接続に抵抗成分を有するダイボンドペースト材を使用して前記小型基板の共通電極上に前記LED素子をマウントし、前記複数個のLED素子の各上面電極と前記小型基板の他の共通電極間との接続にワイヤボンデングを使用したことを特徴とするチップ型LED。
  2. 前記複数個のLED素子を搭載し、各下面電極をダイボンドペースト材により接続する前記小型基板の共通電極は、それぞれのLED素子毎に分離し、前記各LED素子のマウントする面以外の前記小型基板の端部で共通接続した電極パターンであることを特徴とする請求項1記載のチップ型LED。
  3. 発光色が異なる複数個のLED素子を前記小型基板に搭載するチップ型LEDにおいて、各LED素子の各下面電極と前記小型基板の共通電極間とを電気的に接続するダイボンドペースト材は各色調のLED素子毎に異なる種類のダイボンドペースト材を用いることを特徴とする請求項1乃至2項のいずれか1項に記載のチップ型LED。
  4. 発光色が異なる複数個のLED素子を前記小型基板に搭載するチップ型LEDにおいて、各LED素子の各下面電極と前記小型基板の共通電極間とを電気的に接続するダイボンドペースト材は各色調のLED素子毎に前記ダイボンドペースト材の層厚が異なることを特徴とする請求項1乃至2項のいずれか1項に記載のチップ型LED。
JP2005164899A 2005-06-03 2005-06-03 チップ型led Expired - Fee Related JP4733434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005164899A JP4733434B2 (ja) 2005-06-03 2005-06-03 チップ型led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005164899A JP4733434B2 (ja) 2005-06-03 2005-06-03 チップ型led

Publications (2)

Publication Number Publication Date
JP2006339541A true JP2006339541A (ja) 2006-12-14
JP4733434B2 JP4733434B2 (ja) 2011-07-27

Family

ID=37559803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164899A Expired - Fee Related JP4733434B2 (ja) 2005-06-03 2005-06-03 チップ型led

Country Status (1)

Country Link
JP (1) JP4733434B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099715A (ja) * 2007-10-16 2009-05-07 Fujikura Ltd 発光装置
US7982317B2 (en) 2008-05-23 2011-07-19 Stanley Electric Co., Ltd. Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
WO2012014372A1 (ja) * 2010-07-26 2012-02-02 株式会社小糸製作所 発光モジュール
JP2013125869A (ja) * 2011-12-14 2013-06-24 Ibiden Co Ltd 電子部品実装基板、発光装置、及びディスプレイ装置
WO2017026820A1 (ko) * 2015-08-12 2017-02-16 엘지이노텍 주식회사 발광 소자 및 이를 구비한 표시 장치
USRE46953E1 (en) 2007-04-20 2018-07-17 University Of Maryland, Baltimore Single-arc dose painting for precision radiation therapy
GB2559046A (en) * 2016-12-20 2018-07-25 Lg Display Co Ltd Light emitting diode chip and light emitting diode display apparatus comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561420A (ja) * 1991-06-29 1993-03-12 Kyocera Corp 画像形成装置
JPH11162233A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Works Ltd 光源装置
JP2005019838A (ja) * 2003-06-27 2005-01-20 Nippon Leiz Co Ltd 光源装置および光源装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561420A (ja) * 1991-06-29 1993-03-12 Kyocera Corp 画像形成装置
JPH11162233A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Works Ltd 光源装置
JP2005019838A (ja) * 2003-06-27 2005-01-20 Nippon Leiz Co Ltd 光源装置および光源装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46953E1 (en) 2007-04-20 2018-07-17 University Of Maryland, Baltimore Single-arc dose painting for precision radiation therapy
JP2009099715A (ja) * 2007-10-16 2009-05-07 Fujikura Ltd 発光装置
CN101587885B (zh) * 2008-05-23 2013-05-01 斯坦雷电气株式会社 半导体器件、半导体器件模块及半导体器件模块制造方法
US7982317B2 (en) 2008-05-23 2011-07-19 Stanley Electric Co., Ltd. Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
JP2012028648A (ja) * 2010-07-26 2012-02-09 Koito Mfg Co Ltd 発光モジュール
US8803168B2 (en) 2010-07-26 2014-08-12 Koito Manufacturing Co., Ltd. Light emitting module
WO2012014372A1 (ja) * 2010-07-26 2012-02-02 株式会社小糸製作所 発光モジュール
JP2013125869A (ja) * 2011-12-14 2013-06-24 Ibiden Co Ltd 電子部品実装基板、発光装置、及びディスプレイ装置
WO2017026820A1 (ko) * 2015-08-12 2017-02-16 엘지이노텍 주식회사 발광 소자 및 이를 구비한 표시 장치
KR20170019630A (ko) * 2015-08-12 2017-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 표시 장치
US10325887B2 (en) 2015-08-12 2019-06-18 Lg Innotek Co., Ltd. Light emitting device and display device having same
KR102364551B1 (ko) 2015-08-12 2022-02-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 표시 장치
GB2559046A (en) * 2016-12-20 2018-07-25 Lg Display Co Ltd Light emitting diode chip and light emitting diode display apparatus comprising the same
GB2559046B (en) * 2016-12-20 2020-06-10 Lg Display Co Ltd Light emitting diode chip and light emitting diode display apparatus comprising the same
US10720558B2 (en) 2016-12-20 2020-07-21 Lg Display Co., Ltd. Light emitting diode chip and apparatus with reduced screen defect

Also Published As

Publication number Publication date
JP4733434B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
KR100663906B1 (ko) 발광 장치
KR101134752B1 (ko) Led 패키지
JP4733434B2 (ja) チップ型led
US8492777B2 (en) Light emitting diode package, lighting device and light emitting diode package substrate
US10573779B2 (en) Method for manufacturing light emitting unit
JP4863432B2 (ja) 発光ダイオード及びその製造方法
US8222653B2 (en) Light-emitting diode and lighting apparatus using the same
US20050012457A1 (en) Light-emitting semiconductor device packaged with light-emitting diode and current-driving integrated circuit
US20090225544A1 (en) Enamel substrate for mounting light emitting elements, light emitting element module, illumination apparatus, display apparatus, and traffic signal
KR100989579B1 (ko) 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법
JP4822499B2 (ja) チップ型led
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
US9379292B2 (en) LED light source packaging method, LED light source package structure and light source module
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
KR100586734B1 (ko) 발광반도체소자
JP2000349345A (ja) 半導体発光装置
JP3400958B2 (ja) 多色発光ダイオード
JP2004146411A (ja) 高輝度発光装置及びその製造方法
KR102530835B1 (ko) 발광 소자 패키지
JP2002111065A (ja) 半導体発光装置
JP4726204B2 (ja) チップ型led
JPH06310763A (ja) 発光ダイオードランプ
KR101848851B1 (ko) 전자소자 조립체 및 전자소자 장치의 사용방법
JP2006054336A (ja) 発光素子
KR20150094323A (ko) 발광 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees