JP2006333608A - スイッチング電源装置 - Google Patents

Abstract

【課題】 待機時の消費電力を抑え、かつ部品点数の低減化を図ったスイッチング電源装置を提供する。
【解決手段】 待機電源出力８を供給する待機電源回路６と主電源出力９を供給する主電源回路７とからなり、上記待機電源回路および主電源回路の前段に、これら待機電源回路と主電源回路へ電力を供給する共通の整流回路２と平滑回路５を備えたスイッチング電源装置であって、上記整流回路の整流出力プラス側端子と平滑回路のプラス極の間、または整流回路の整流出力マイナス側端子と平滑回路のマイナス極の間の任意の位置に、外部オン／オフ信号１０によって制御され得る電力制御装置およびサーミスタ３１の並列接続回路からなる突入電流抑制装置３０が直列接続されたスイッチング電源装置１とする。
【選択図】 図１

Description

本発明は、スイッチング電源装置に関し、特に、待機電源回路と主電源回路とを備え、待機時に外部オン／オフ制御信号により主電源回路を停止させて省電力化を図ったスイッチング電源に関する。

近年、パソコン、プリンタ、コピー機等のＯＡ機器や家庭用電化機器、特にリモコンスイッチで動作させ得る機器（エアコン、照明、電話、テレビ、ビデオその他）では、主負荷の動作電源がオフとなっていても、リモコンスイッチ等からの指令によって直ちに主負荷を動作させ得るよう、機器を待機（スタンバイ）モードにさせる機能を持ったものが大半である。それらの機器では大抵、何らかの省エネルギー対策が施されているが、その内の１つに、定格負荷に最適化されたスイッチング電源のほかに、待機動作に特化したスイッチング電源回路を別途備える二電源方式というものがある。この待機電源回路では、回路定数、使用部品その他の回路設計が待機負荷に合せて最適化されている。

従来、待機時の省電力化を図った二電源方式のスイッチング電源として、図４および図５に示すように待機電源回路と主電源回路に互いに独立した整流回路および平滑回路並びに突入電流抑制回路を別々に設け、その突入電流抑制装置として、待機電源回路側ではパワーサーミスタ、そして主電源回路側では、突入電流抑制用抵抗とサイリスタまたはトライアックとの並列接続回路を使用したスイッチング電源が知られている（例えば非特許文献１参照）。
または、図６および図７に示すように待機電源回路と主電源回路に共通の整流回路および平滑回路並びに突入電流抑制回路を設け、その突入電流抑制装置として、突入電流抑制用抵抗と、サイリスタまたはトライアックとの並列接続回路を使用し、上記サイリスタまたはトライアックをオンさせるためのゲート電圧を、待機電源回路側から上記サイリスタまたはトライアックのゲート端子へ供給するスイッチング電源が知られている（例えば非特許文献２参照）。

図４は、従来から使用されている二電源方式のスイッチング電源回路を示す図である。これは、待機電源回路と主電源回路に互いに独立した整流回路および平滑回路並びに突入電流抑制回路を有するものである。図４中、（ａ）は全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。
図４（ａ）に基づき交流電源Ｐから待機電源回路６への接続について説明すると、まず交流電源Ｐ側には、待機電源回路６へ電力を供給する独立した整流、平滑回路として、整流回路１２となる全波整流ダイオードが接続されている。その整流出力プラス側端子は、突入電流抑制用のパワーサーミスタ１４を介して、平滑回路１７となる平滑コンデンサのプラス極側と、待機電源回路６のプラス端子に接続されている。
すなわち、この突入電流抑制用のパワーサーミスタ１４は、整流回路１２の整流出力プラス側端子と平滑回路１７のプラス極の間に接続されている。
一方、整流回路１２の整流出力マイナス側端子と待機電源回路６のマイナス端子とは、平滑回路１７のマイナス極側に接続されている。
また、図４（ｂ）に例示した待機電源回路６について説明すると、これはトランス２３を介して接続された１次側回路と２次側回路からなる絶縁形のものである。１次側回路には出力制御を行うためのスイッチング主回路部２６が、２次側回路にはトランスから受電した電力を整流・平滑するための出力整流・平滑回路２７がそれぞれ備えられる。この例に係る待機電源回路６の出力制御は、待機電源出力端子８に出力される２次側出力の大きさを、出力検出回路２４および１−２次回路間絶縁用のフォトカプラ２５を介して１次側回路のスイッチング主回路部２６にフィードバックすることにより行われる。

次に、交流電源Ｐから主電源回路７への接続について説明すると、交流電源Ｐ側には、主電源回路７へ電力を供給する独立した整流、平滑回路として、整流回路１３となる全波整流ダイオードが接続されている。その整流出力プラス側端子は、次に説明する主電源回路７への突入電流抑制装置を介して、平滑回路１８となる平滑コンデンサのプラス極側と、主電源回路７のプラス端子に接続されている。
主電源回路７への突入電流抑制装置は、突入電流抑制用抵抗１６とサイリスタ１５との並列接続回路からなり、整流回路１３の整流出力プラス側端子と平滑回路１８のプラス極の間に直列に接続されている。このとき、サイリスタ１５のアノード側が整流回路１３の整流出力プラス側端子、カソード側が平滑回路１８のプラス極にそれぞれ接続されている。
上記サイリスタ１５をオンさせるためのゲート電圧は、主電源回路７側からサイリスタ１５のゲート端子へ供給されるよう構成されている。
一方、整流回路１３の整流出力マイナス側端子と主電源回路７のマイナス端子とは、平滑回路１８のマイナス極側に接続されている。
また、図４（ｃ）に例示した主電源回路７について説明すると、これはトランス２３を介して接続された１次側回路と２次側回路からなる絶縁形のものである。１次側回路には出力制御を行うためのスイッチング主回路部２６が、２次側回路にはトランスから受電した電力を整流・平滑するための出力整流・平滑回路２７がそれぞれ備えられる。この例に係る主電源回路７の出力制御は、主電源出力端子９に出力される２次側出力の大きさを、出力検出回路２４および１−２次回路間絶縁用のフォトカプラ２５を介して１次側回路のスイッチング主回路部２６にフィードバックすることにより行われる。このスイッチング主回路部２６には、主電源出力オン／オフ制御信号入力１０もフォトカプラ２５を介して入力される。
さらに、図４（ｃ）に例示した主電源回路７では、トランス２３に備えた補助巻線を利用してサイリスタ１５のゲート端子へ電圧を供給する構成となっている。すなわち、交流電源Ｐ投入後、過渡状態を経て主電源回路７が起動すると、トランス２３およびその補助巻線に電圧が発生するため、この補助巻線電圧を抵抗２９および整流ダイオード２８を介してサイリスタ１５のゲート端子に入力することによって、主電源回路７がオンのときはサイリスタ１５をオン状態に維持する構成となっている。

この図４に示すような構成からなる回路によれば、整流および平滑回路並びに突入電流抑制回路を、待機電源回路６と主電源回路７とで別々に設ける必要があり、部品点数が多くなると共にスペース効率が悪くなるという問題がある。

図５は、従来使用されている他の二電源方式のスイッチング電源回路を示す図であって、図４のサイリスタ１５をトライアック１９に置き換えた回路である。このとき、トライアック１９のＴ２側が整流回路１３の整流出力プラス側端子、Ｔ１側が平滑回路１８のプラス極にそれぞれ接続されている。その他の構成は、図４に示す回路の構成と同様である。
この回路も、上記図４を用いて説明した回路と同様、整流および平滑回路並びに突入電流抑制回路を、待機電源回路６と主電源回路７とで別々に設ける必要があり、部品点数が多くなると共にスペース効率が悪くなるという問題がある。

図６は、従来使用されている更なる別の二電源方式のスイッチング電源回路を示す図である。これは、待機電源回路と主電源回路に共通の整流回路および平滑回路並びに突入電流抑制回路を有するものである。図６中、（ａ）は全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。
図６（ａ）に基づき交流電源から各電源回路への接続を説明すると、まず交流電源Ｐ側に、待機電源回路６および主電源回路７へ電力を供給する共通の整流、平滑回路として整流回路２となる全波整流ダイオードが接続されている。その整流出力プラス側端子は、次に説明する待機電源回路６および主電源回路７への突入電流抑制装置を介して、平滑回路５となる平滑コンデンサのプラス極側に接続されている。さらに、平滑回路５のプラス極側は、待機電源回路６のプラス端子と、主電源回路７のプラス端子とに接続されている。
待機電源回路６および主電源回路７への突入電流抑制装置は、突入電流抑制用抵抗２１とサイリスタ２０との並列接続回路からなり、整流回路２の整流出力プラス側端子と平滑回路５のプラス極の間に直列に接続されている。このとき、サイリスタ２０のアノード側が整流回路２の整流出力プラス側端子、カソード側が平滑回路５のプラス極にそれぞれ接続されている。上記サイリスタ２０をオンさせるためのゲート電圧は、待機電源回路６側からサイリスタ２０のゲート端子へ供給されるよう構成されている。
一方、整流回路２の整流出力マイナス側端子は、平滑回路５のマイナス極側に接続されており、さらに、平滑回路５のマイナス極側は、待機電源回路６のマイナス端子と、主電源回路７のマイナス端子とに接続されている。

次に、図６（ｂ）および（ｃ）に例示した待機電源回路６および主電源回路７について説明すると、これらはトランス２３を介して接続された１次側回路と２次側回路からなる絶縁形のものである。１次側回路には出力制御を行うためのスイッチング主回路部２６が、２次側回路にはトランスから受電した電力を整流・平滑するための出力整流・平滑回路２７がそれぞれ備えられる。この例に係る待機電源回路６および主電源回路７の出力制御は、待機電源出力端子８または主電源出力端子９に出力される２次側出力の大きさを、出力検出回路２４および１−２次回路間絶縁用のフォトカプラ２５を介して１次側回路のスイッチング主回路部２６にフィードバックすることにより行われる。
ここで、図６（ｃ）に例示した主電源回路７のスイッチング主回路部２６には、主電源出力オン／オフ制御信号入力１０もフォトカプラ２５を介して入力される。
さらに、図６（ｂ）に例示した待機電源回路６では、トランス２３に備えた補助巻線を利用してサイリスタ２０のゲート端子へ電圧を供給する構成となっている。すなわち、交流電源Ｐ投入後、過渡状態を経て待機電源回路６が起動すると、トランス２３およびその補助巻線に電圧が発生するため、この補助巻線電圧を抵抗２９および整流ダイオード２８を介してサイリスタ２０のゲート端子に入力することによって、待機電源回路６がオンのときはサイリスタ２０をオン状態に維持する構成となっている。

この図６に示すような構成からなる回路によれば、整流および平滑回路並びに突入電流抑制回路の共通化により、図４及び図５に示す回路と比較して部品点数を削減することはできる。
しかしながら、この回路構成では、交流電源投入時を除いてサイリスタ２０をオンさせておくため、待機電源回路６からサイリスタ２０のゲートへ供給されるゲート駆動電力が、主電源動作時のほか、待機時においても常時必要となる。それゆえ、待機時の消費電力が増えてしまい、待機時の省電力化を妨げるという問題がある。

また、図６に示す回路において、サイリスタ２０と突入電流抑制用抵抗２１の並列接続回路をパワーサーミスタに置き換える方法も考えられる。
しかしながら、主電源が大電力を出力するものであれば、主電源回路７がオン状態となって主電源出力９が出力される際、パワーサーミスタに大電流が流れるため、その大電流に耐える大型パワーサーミスタを選定する必要があって、実用的ではない。

さらに、図６に示す回路において、サイリスタ２０をオンさせるためのゲート電圧を、待機電源回路６側からではなく、主電源回路７側からゲート端子へ供給する方法も考えられる。
しかしながら、かかる構成では、待機時において、主電源回路７がオフ状態になると、主電源回路７からサイリスタ２０のゲートへの電圧供給が停止するのに伴ってサイリスタ２０もオフとなってしまう。そのため、待機時において常時、待機電源回路６の消費電流が、突入電流抑制用抵抗２１に流れることになり、無駄な電力消費が増える上、さらに、突入電流抑制用抵抗２１の異常発熱を招く結果となるため、やはり有用とはいえない。

図７は、従来使用されている更なる別の二電源方式のスイッチング電源回路を示す図であって、図６のサイリスタ２０をトライアック２２に置き換えた回路である。このとき、トライアック２２のＴ２側が整流回路２の整流出力プラス側端子、Ｔ１側が平滑回路５のプラス極にそれぞれ接続されている。その他の構成は、図６に示す回路の構成と同様である。
この回路も、上記図６を用いて説明した回路と同様、部品点数を削減できる一方で、交流電源投入時を除いてトライアック２２をオンさせておくため、待機電源回路６からトライアック２２のゲートへ供給されるゲート駆動電力が、主電源動作時のほか、待機時においても常時必要となる。それゆえ、待機時の消費電力が増えてしまい、待機時の省電力化を妨げるという問題がある。
また、トライアック２２と突入電流抑制用抵抗２１の並列接続回路をパワーサーミスタに置き換える方法や、トライアック２２をオンさせるためのゲート電圧を待機電源回路６側からではなく主電源回路７側からゲート端子へ供給する方法は、上述した理由からやはり有用ではない。

要するに、上記いずれの先行技術においても、整流および平滑回路並びに突入電流抑制回路を構成する部品点数を削減しつつ、待機時の消費電力をこれまで以上に少なくすることが可能なスイッチング電源装置は実現されていなかったのである。
「実用電源回路設計ハンドブック」、戸川治朗著、ＣＱ出版（株）、１９９０年２月１５日 第４版発行（第２５−２７頁、図１−２０、図１−２３） 「スイッチング電源ハンドブック 第２版」、原田耕介監修、日刊工業新聞社、２０００年１月２５日 第２版１刷発行（第１１７−１１９頁、図２．７４）

従って本発明は、上記課題を解決し、整流および平滑回路並びに突入電流抑制回路に要する部品点数を削減でき、かつ、待機時の消費電力を低減できる二電源方式に係るスイッチング電源装置を提供することを課題とする。

本発明は、上記課題を解決可能とするスイッチング電源装置であり、待機電源出力を供給する待機電源回路と主電源出力を供給する主電源回路とからなり、前記待機電源回路および前記主電源回路の前段に、前記待機電源回路と前記主電源回路へ電力を供給する共通の整流回路と平滑回路を備えたスイッチング電源装置であって、前記整流回路の整流出力プラス側端子と前記平滑回路のプラス極の間、または前記整流回路の整流出力マイナス側端子と前記平滑回路のマイナス極の間の任意の位置に、外部オン／オフ信号によって制御され得る電力制御装置およびサーミスタの並列接続回路からなる突入電流抑制装置が直列接続されたことを特徴とするものである。

上記電力制御装置は、ゲート端子に前記外部オン／オフ信号が入力されることによって制御され得るサイリスタまたはトライアックからなり、さらに、上記外部オン／オフ信号は、前記主電源回路から前記サイリスタまたはトライアックのゲート端子に供給されることが好ましい。

なお、本発明における「サーミスタ」とは、半導体デバイスであって、温度によって抵抗値が変化することを利用した半導体デバイスを指し示すものとする。
抵抗の温度特性は素子の性質により異なるが、一般に、温度が上昇すると抵抗値は減少し、温度が低下すると抵抗値は増加する。
本発明における「トライアック」とは、双方向３端子サイリスタのことをいい、ゲート端子に与える信号によっていずれの方向にも電流を通電し得るサイリスタを言う。
「サイリスタ」とは、広義の意味で用いられ、逆阻止３端子サイリスタのほか、ＧＴＯその他の転流ターンオフ形および自己ターンオフ形の種々のサイリスタを指し示すものとする。サイリスタのトリガエネルギーは、特に断わらない限り、通常の電気エネルギーのほか、光、熱等、その種類は特に限定されないものとする。

本発明によれば、待機電源回路と主電源回路を備え、待機時に外部オン／オフ制御信号により主電源回路を停止させるスイッチング電源において、整流および平滑回路並びに突入電流抑制回路に要する部品点数を削減できるほか、待機時の消費電力を低減することができ、製造時およびその後の使用時に発生するコストをこれまで以上に抑えることができる。

［第１実施形態］
以下、添付図面に基づき本発明を詳細に説明する。
なお、以下の説明では、上述した図４〜７に示すものと同一構成要素には同一の符号を付して説明するものとする。
本発明の第１の実施の形態となるスイッチング電源回路を図１に示す。図１中、（ａ）は全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。

［構成］
本実施形態に係るスイッチング電源回路１は、待機電源回路６と主電源回路７に共通の整流回路２および平滑回路５並びに突入電流抑制装置３０を有するものである。
図１（ａ）に基づき交流電源から各電源回路への接続を説明すると、まず交流電源Ｐ側に、待機電源回路６および主電源回路７へ電力を供給する共通の整流、平滑回路として整流回路２となる全波整流ダイオードが接続されている。その整流出力プラス側端子は、次に説明する待機電源回路６および主電源回路７への突入電流抑制装置３０を介して、平滑回路５となる平滑コンデンサのプラス極側に接続されている。さらに、平滑回路５のプラス極側は、待機電源回路６のプラス端子と、主電源回路７のプラス端子とに接続されている。
一方、整流回路２の整流出力マイナス側端子は、平滑回路５のマイナス極側に接続されており、さらに、平滑回路５のマイナス極側は、待機電源回路６のマイナス端子と、主電源回路７のマイナス端子とに接続されている。

待機電源回路６および主電源回路７への突入電流抑制装置３０は、外部オン／オフ信号によって制御され得る電力制御装置とサーミスタ３１との並列接続回路からなり、整流回路２の整流出力プラス側端子と平滑回路５のプラス極の間に直列に接続されている。ここで、サーミスタ３１は、交流電源投入時における突入電流を抑制する役割と、定常状態となった後の待機モードにおいて待機電流を整流回路２側から待機電源回路６へ流す通路の役割を果たしている。一方、電力制御装置は、定常状態となった後の主電源動作時にサーミスタ３１の両端間を短絡するよう動作し、主電源動作モードにおいて主電源回路７に流れ込む電流を整流回路２側から主電源回路７へ抵抗なく流すバイパスの役割を果たしている。
本実施形態では、電力制御装置としてはサイリスタ３２が選ばれており、サイリスタ３２のアノード側が整流回路２の整流出力プラス側端子、カソード側が平滑回路５のプラス極にそれぞれ接続されている。
また、本実施形態では、上記サイリスタ３２をオンさせるためのゲート電圧は、待機電源回路６側ではなく、主電源回路７側から、サイリスタ３２のゲート端子へ供給されるよう構成されている。従って、主電源オン／オフ制御信号入力１０にて主電源回路７がオンとなっているときは、主電源回路７側からサイリスタ３２のゲート端子へ駆動電圧が供給され得、サイリスタ３２がオン状態になり得る一方、主電源出力オン／オフ制御信号入力１０にて主電源回路７を停止させると、サイリスタ３２のゲート端子への電圧供給は行われなくなり、サイリスタ３２はオン状態とならない。

ここで、図１（ｂ）および（ｃ）に例示した待機電源回路６および主電源回路７について説明すると、これらはトランス２３を介して接続された１次側回路と２次側回路からなる絶縁形のものである。１次側回路には出力制御を行うためのスイッチング主回路部２６が、２次側回路にはトランスから受電した電力を整流・平滑するための出力整流・平滑回路２７がそれぞれ備えられる。この例に係る待機電源回路６および主電源回路７の出力制御は、待機電源出力端子８または主電源出力端子９に出力される２次側出力の大きさを、出力検出回路２４および１−２次回路間絶縁用のフォトカプラ２５を介して１次側回路のスイッチング主回路部２６にフィードバックすることにより行われる。図１（ｃ）に示す主電源回路７のスイッチング主回路部２６には、主電源出力オン／オフ制御信号入力１０もフォトカプラ２５を介して入力される。
さらに、図１（ｃ）に例示した主電源回路７では、トランス２３に備えた補助巻線を利用してサイリスタ３２のゲート端子へ電圧を供給する構成となっている。すなわち、交流電源Ｐ投入後、過渡状態を経て主電源回路７が起動すると、トランス２３およびその補助巻線に電圧が発生するため、この補助巻線電圧を抵抗２９および整流ダイオード２８を介してサイリスタ３２のゲート端子に入力することによって、主電源回路７がオンのときはサイリスタ３２をオン状態に維持する構成となっている。

［動作］
次に、上記構成からなる本実施形態のスイッチング電源回路１の概略動作について説明する。以下では、初期状態から交流電源が投入され、主電源動作モードまたは待機モードに移行したときのスイッチング電源回路１の動作を説明する。初期状態では、サイリスタ３２はオフであり、待機モードになっていると仮定する。

まず、交流電源Ｐが投入されると、交流電圧は、整流回路２で整流されると共に平滑コンデンサ５で平滑される。このとき、全波整流ダイオードを通って各電源回路側に向けて流れる突入電流は、パワーサーミスタ３１により抑制される。この過渡状態の後、待機電源回路６または主電源回路７が起動する。

主電源オン／オフ制御信号入力１０にて主電源回路７がオンとなり、主電源動作モードとなった場合、主電源回路７側からサイリスタ３２のゲート端子へ駆動電圧が供給されてサイリスタ３２がオンになることにより、パワーサーミスタ３１の両端間は短絡される。
これにより、本実施形態に係るスイッチング電源回路１では、主電源出力９側から大電力を取り出す場合であっても、大電流がパワーサーミスタ３には流れず、オン状態にあるサイリスタ３２に流れるため、パワーサーミスタ３１が異常発熱したり、この部分で無駄な電力消費が生じたりすることはない。

他方、待機モードになるときは、主電源出力オン／オフ制御信号入力１０にて主電源回路７を停止させることでサイリスタ３２のゲート端子への電圧供給も行われなくなる。このように、待機モードでは、サイリスタ３２のドライブ電力が消費されず、省電力化が実現される。なお、この待機モードでは、サイリスタ３２はオフし、パワーサーミスタ３１に電流が流れることとなる。
しかしながら、待機モードでは出力が微小電力の待機電源出力８のみであり、従ってパワーサーミスタ３１に若干の自己発熱は生じるものの、その自己発熱でサーミスタの抵抗値も下がることを考えると、待機時にパワーサーミスタ３１が異常発熱したり、この部分で無駄な電力消費が生じたりすることはない。
よって、パワーサーミスタ３１は、微小電力の待機電源出力８に合わせた小形のパワーサーミスタより選定することができる。

このように、本実施形態のスイッチング電源回路によれば、これまで以上に待機時の消費電力を少なくすることが可能であり、かつ、整流および平滑回路並びに突入電流防止回路を構成する部品点数の少ないスイッチング電源装置を実現することが可能になる。

［第２実施形態］
図２に、本発明の第２の実施の形態となるスイッチング電源回路を示す。図２に示す回路は、図１の突入電流抑制回路の代替回路として、サイリスタ３２をトライアック３３に置き換えたものである。なお、トライアック３３のＴ２側が整流回路２の整流出力プラス側端子、Ｔ１側が平滑回路５のプラス極にそれぞれ接続されている。例示した待機電源回路６および主電源回路７の構成は、第１実施形態の項で説明したものと同様である。
従って、本実施形態のスイッチング電源回路の動作については、主電源動作モードおよび待機モードのいずれの場合も第１実施形態に係るスイッチング電源回路の動作と実質的に同様である。
このように、第２実施形態のスイッチング電源回路によっても、これまで以上に待機時の消費電力を少なくすることが可能であり、かつ、整流および平滑回路並びに突入電流防止回路を構成する部品点数の少ないスイッチング電源装置を実現することが可能になる。

［第３実施形態］
図３に、本発明の第３の実施の形態となるスイッチング電源回路を示す。図３に示す回路は、図２のパワーサーミスタ３１とトライアック３３の並列接続回路を、整流回路２の整流出力プラス側端子と平滑回路５のプラス極の間から整流回路２の整流出力マイナス側端子と平滑回路５のマイナス極の間へ繋ぎ代えたものである。例示した待機電源回路６および主電源回路７の構成は、第１実施形態の項で説明したものと同様である。
トライアック３３のゲートへの信号供給は、第１実施形態同様、主電源回路７側より行われる。なお、トライアック３３のＴ２側が整流回路２の整流出力マイナス側端子、Ｔ１側が平滑回路５のマイナス極にそれぞれ接続されている。
上述したとおり、本実施形態では、パワーサーミスタ３１とトライアック３３の並列接続回路からなる突入電流抑制回路が、待機電源回路６および主電源回路７のマイナス側に接続されている。そのため本実施形態では、トライアック３３のゲートと主電源回路７の間に設けられるゲート駆動回路の構成が上記各例とは若干相違している。すなわち本実施形態では、第１実施形態とは異なり整流ダイオード２８が逆向きに接続されているほか、ゲートトリガ用補助巻線が主電源回路７のマイナス側に接続されている。
本実施形態のスイッチング電源回路の動作については、主電源動作モードおよび待機モードのいずれの場合も、第１実施形態および第２実施形態に係るスイッチング電源回路の動作と実質的に同様である。
このように、第３実施形態のスイッチング電源回路によっても、上記第１実施形態および第２実施形態同様、従来よりも待機時の消費電力を少なくすることが可能であり、かつ、整流及び平滑回路並びに突入電流防止回路を構成する部品点数の少ないスイッチング電源装置を実現することが可能になる。

上記構成からなる本実施形態に係るスイッチング電源回路と、従来例に係るスイッチング電源回路を用いて、両者の部品点数および待機時における両者の入力消費電力を比較した結果、本実施形態に係るスイッチング電源回路では従来例に比べ良好な結果が得られた。その比較結果の一例を下表に示す。なお、比較は、両者とも同一仕様の回路を用い、同一条件の下で行ったものである。

表１より明らかなように、本実施形態に係るスイッチング電源回路は、従来例と比べて部品点数が少なく、かつ、入力消費電力が少ないものとなっている。

［変形例］
以上、本発明を一実施形態に基づき詳細に説明したが、本発明は上記実施形態に記載の構成に限定されず、種々の設計変更が可能である。
例えば、上記実施形態の待機電源回路６および主電源回路７については、上記各実施形態の中で例示した構成に限定されず、種々の形式のスイッチング電源回路を用い得る。スイッチング電源回路の回路形式の一例としては、昇圧形、降圧形、昇降圧形等のチョッパ回路のほか、種々のブリッジ構成の絶縁形コンバータ等が挙げられるが特に限定はない。これらのスイッチング電源回路にソフトスイッチング技術が適用されているか否かについても特に限定されない。
また、待機電源回路又は主電源回路の前段に、力率改善回路を接続する構成であっても構わない。
さらに、待機電源回路または主電源回路の制御方式についても特に限定はなく、周波数制御、デューティー制御、位相制御等種々のものを用い得る。

また、本発明のスイッチング電源回路の具体的な適用対象も、１つの機器において主電源動作モードと待機モードという２つの動作モードを必要とする対象であれば特に限定はない。従って本発明のスイッチング電源回路は、パソコン、プリンタ、コピー機、ＦＡＸ機等のＯＡ機器や家庭用電化機器、特にリモコンスイッチで動作させ得る機器（エアコン、照明、電話、テレビ、ビデオその他のＡＶ機器）等に適用することが可能である。
待機電源回路および主電源回路の電力容量についても特に限定されず、本発明は、主電源回路の電力容量の大小に関係なく適用可能である。

電力制御装置については、上記実施形態ではサイリスタまたはトライアックを使用したが、これらに限定されず、例えばＩＧＢＴやＭＯＳＦＥＴ等の自己ターンオフ形のスイッチング素子を単独で使用したり、或いはそれら複数個のスイッチング素子を適宜組合わせて使用しても構わない。この場合であっても、待機モード及び主電源動作モードを適切に切替制御することが可能となる。
ゲート端子に入力するトリガエネルギーについても、上記実施形態では通常の電気エネルギー（電圧）によるものとしたが、これに限定されず、光や熱等、種々のものを用いて構わない。
整流回路の形式についても、上記実施形態では全波整流ダイオードとしてダイオードブリッジを使用する構成としたが、最も単純な整流ダイオード１基を用いた単相半波整流回路等、整流回路の形式はこれに限られない。さらに、整流回路を構成するダイオードの全部または一部をサイリスタ等のスイッチング素子に置き換え、制御整流を行い得る構成としても構わない。

以上説明した通り、本発明は、部品点数が少なく、かつ、これまで以上に待機時の消費電力が少なく、高効率のスイッチング電源回路を提供できるものであることが明らかである。

本発明の実施例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 本発明の他の実施例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 本発明の他の実施例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 従来例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 他の従来例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 他の従来例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。 他の従来例によるスイッチング電源回路を示す図であり、（ａ）はその全体回路図、（ｂ）は待機電源回路の一例を示す回路図、（ｃ）は主電源回路の一例を示す回路図である。

符号の説明

１ スイッチング電源回路
２、１２、１３ 整流回路
３、１４ サーミスタ
４、１５、２０ サイリスタ
５、１７、１８ 平滑回路
６ 待機電源回路
７ 主電源回路
８ 待機電源出力
９ 主電源出力
１０ 主電源出力オン／オフ制御信号入力
１１、１９、２２ トライアック
１４ パワーサーミスタ
１６、２１ 突入電流抑制用抵抗
２３ トランス
２４ 出力検出回路
２５ フォトカプラ
２６ スイッチング主回路部
２７ 出力整流・平滑回路
２８ ダイオード
２９ 抵抗
３０ 突入電流抑制装置
３１ サーミスタ
３２ サイリスタ
３３ トライアック

Claims (3)

1. 待機電源出力を供給する待機電源回路と主電源出力を供給する主電源回路とからなり、前記待機電源回路および前記主電源回路の前段に、前記待機電源回路と前記主電源回路へ電力を供給する共通の整流回路と平滑回路を備えたスイッチング電源装置であって、
   前記整流回路の整流出力プラス側端子と前記平滑回路のプラス極の間、または前記整流回路の整流出力マイナス側端子と前記平滑回路のマイナス極の間の任意の位置に、
   外部オン／オフ信号によって制御され得る電力制御装置とサーミスタとの並列接続回路からなる突入電流抑制装置が直列接続されたことを特徴とするスイッチング電源装置。
2. 前記電力制御装置がサイリスタからなり、前記外部オン／オフ信号が前記主電源回路から前記サイリスタのゲート端子に供給されることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記電力制御装置がトライアックからなり、前記外部オン／オフ信号が前記主電源回路から前記トライアックのゲート端子に供給されることを特徴とする請求項１に記載のスイッチング電源装置。

Images