JP3493840B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3493840B2 JP3493840B2 JP27951795A JP27951795A JP3493840B2 JP 3493840 B2 JP3493840 B2 JP 3493840B2 JP 27951795 A JP27951795 A JP 27951795A JP 27951795 A JP27951795 A JP 27951795A JP 3493840 B2 JP3493840 B2 JP 3493840B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- power
- supply device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
のであり、更に詳しくは突入電流を抑制する電源装置に
関する。
コンデンサで平滑して得た直流電力を負荷に供給すると
共に、電源スイッチにより交流電源からの電力供給を制
御する電源装置がある。この様な電源装置の場合、電源
スイッチの投入時に突入電流が生じてしまう可能性があ
る。この突入電流の大きさは電源スイッチ投入時の交流
電源の瞬時電圧値により決定され、この瞬時電圧値が大
きいほど突入電流は大きくなる。
電源装置が、特開平1ー152964号公報及び特開平
2ー188165号公報に提案されており、特開平1ー
152964号公報に示された電源装置の回路図を図9
に示す。本回路では、チョッパーチョークL1に過大電
流が流れることによってチョッパーチョーク補助巻線L
5に発生する高周波信号から、ダイオードD51,抵抗
R51,コンデンサC51,抵抗R52でなるトリガ回
路50を介してトライアック(以下、スイッチング素子
と呼ぶ。)S5のトリガ信号を得て、突入電流発生時は
スイッチング素子S5をオフすることにより突入電流を
抑制している。
於ては以下に示す様な問題点が生じる。
イッチング素子S5としてゲートトリガ感度の低いトラ
イアック及びSCRサイリスタを用いていた為に、ダイ
オードD51,抵抗R51を介して大きなゲートトリガ
電流を供給する必要があり、抵抗R51での消費電力が
増大してしまう、という問題点が生じてしまう。とりわ
け、この様な電源装置を100Vac〜242Vac等
の広い入力電圧範囲で共用する場合、最も高い入力電圧
値の場合にも、すなわち入力電流値が最も低い場合にも
スイッチング素子に充分なゲートトリガ電流が供給され
る様に、トリガ回路を設計する必要が生じる為、入力電
圧が低く入力電流が高い時には、抵抗R51を流れる電
流も大きくなり、抵抗R51での消費電力が増大してし
まう、という問題点が生じてしまう。
ので、その目的とするところは、広い入力電圧範囲に於
て電源投入時に発生する突入電流を抑制可能であると共
に、電力ロスの低減可能な電源装置を提供することであ
る。
めに、請求項1記載の発明によれば、交流電源を整流す
る整流器と、前記整流器の出力電力を電力変換して負荷
に供給する電源回路と、電源投入時に生じる突入電流を
低減する限流素子と、前記突入電流低減後に前記限流素
子を短絡するスイッチング素子と、前記スイッチング素
子を制御するトリガ回路とから構成される電源装置に於
て、前記交流電源は、100〜242Vの範囲であり、
前記電源回路は、2次巻線を有するトランスを含んでな
ると共に前記2次巻線で前記トリガ回路の電源を構成
し、前記スイッチング素子は、静電誘導型サイリスタを
用いており、前記静電誘導型サイリスタのゲート部に前
記交流電源の値に応じて電流が流れる抵抗を設けたこと
を特徴とする。
は、電源回路から供給される電力を電源とすると共に、
電源投入から一定の遅れ時間経過後にスイッチング素子
をオンするものであることを特徴とする。
は、電源回路から供給される電力を電源とすると共に、
電源回路の出力電圧が一定値に達するとスイッチング素
子をオンするものであることを特徴とする。
抵抗器であることを特徴とする。請求項5記載の発明に
よれば、限流素子は温度ヒューズ抵抗であることを特徴
とする。
温度ヒューズ入抵抗であることを特徴とする。
温度ヒューズとインピーダンス素子との直列接続から構
成されることを特徴とする。
チョッパー回路であることを特徴とする。
インバータ回路であることを特徴とする。
図を図1に示す。
し、電源回路POW1で電力変換して平滑コンデンサC
oで平滑した直流電力を負荷Zに供給するものである。
また、整流器DBの正の出力端子及び電源回路POW1
の正端子間には静電誘導型サイリスタ(SIサイリス
タ)Q1,限流素子Roの並列回路が挿入されている。
SIサイリスタQ1は、トリガ電源4より供給される高
周波信号をトリガ信号に変換してSIサイリスタQ1の
ゲート端子に供給するトリガ回路2により制御される。
をオフし、電源投入時から一定時間後にトリガ回路2に
よりSIサイリスタQ1をオンすることにより、電源投
入時には限流素子Roを介して入力電流が流れるので突
入電流が抑制でき、定常時にはSIサイリスタQ1のア
ノード・カソード間を介して入力電流が流れるので、限
流素子Roによる電力損失が発生しない。
の形態の回路図を図2に示す。
し、所謂昇圧チョッパー回路CHPで変圧し、平滑コン
デンサCoで平滑して負荷Zに直流電力を供給するもの
であり、図1に示した第1の実施の形態と異なる点は、
電源回路POW1としてトランスT3の1次巻線n1,
スイッチング素子Qo,ダイオードDoからなる所謂昇
圧チョッパー回路を用い、トリガ電源4としてトランス
T3の補助巻線(以下、2次巻線と呼ぶ。)n2を用
い、平滑コンデンサCoの両端電圧を検出することによ
りトリガ回路2,昇圧チョッパー回路CHPの動作を制
御する様に構成したことであり、その他の第1の実施の
形態と同一構成には同一符号を付することにより説明を
省略する。
の形態の回路図を図3に示す。
の具体的回路であり、スイッチング素子Qoは制御回路
3により制御され、限流素子Roとして温度ヒューズ抵
抗Rtを用いている。また制御回路3は、チョッパー制
御回路1,昇圧チョッパー回路CHPの出力電圧を抵抗
R11,R12で分圧検出することによりチョッパー制
御回路1の出力信号を制御するタイマー遅延回路5,ス
イッチング素子Q2から構成され、タイマー遅延回路5
は、抵抗R4〜R7,コンデンサCc,比較器COMP
1,スイッチング素子Q3,外部電源Vrefから構成
される。トリガ回路2は、トランスT3の2次巻線n2
の両端に発生する高周波信号をダイオードD1,抵抗R
3,平滑コンデンサC2を介して半波整流して平滑し、
平滑コンデンサC2の両端電圧(以下、電圧と呼ぶ。)
Vc2から抵抗R2,コンデンサC1,トリガ抵抗(以
下、抵抗と呼ぶ。)R1を介してSIサイリスタQ1の
ゲート端子にトリガ信号を供給するものである。
はSIサイリスタQ1はオフ状態であるので、交流電源
Eからの入力電流は温度ヒューズ抵抗Rtを介して供給
されて平滑コンデンサCoを充電する。平滑コンデンサ
Coの両端電圧が一定値以上になるとタイマー遅延回路
5はそれを検知し、コンデンサCcの両端電圧(以下、
電圧と呼ぶ。)Vcが外部電源電圧Vrefに達するま
での一定の遅れ時間、つまり電源投入時からタイマー遅
延回路5により設定される一定の遅れ時間をもって昇圧
チョッパー回路CHPを動作する。昇圧チョッパー回路
CHPが動作を開始すると、SIサイリスタQ1のトリ
ガ信号を与えるのに充分な2次電圧がトランスT3の2
次巻線n2に発生し、それを受けてトリガ回路2により
SIサイリスタQ1がオンする。SIサイリスタQ1が
オンすると交流電源Eからの入力電流はSIサイリスタ
Q1のアノード・カソード間を介して流れる。
には温度ヒューズ抵抗Rtを介して入力電流が流れるの
で突入電流が抑制でき、定常時にはSIサイリスタQ1
のアノード・カソード間を介して入力電流が流れるの
で、温度ヒューズ抵抗Rtによる電力損失が発生しな
い。
Q1としてSIサイリスタを用いたが、本回路に於て、
スイッチング素子Q1としてSCRサイリスタを用いた
場合を考える。
タをオンさせる為には、15〜30mA以上のゲートト
リガ電流Igtが必要であり、スイッチング素子Q1を
オンした時に電圧Vc2が安定する為には抵抗R2は数
kΩ以上が必要である。よって、抵抗R2=2kΩ,ゲ
ートトリガ電流Igt=20mAと仮定すると、抵抗R
2での消費電力は約0.8Wとなる。
内で図3に示す回路を動作させるとすると、交流電源E
が入力電流の小さくなる242Vac系でも充分なゲー
トトリガ電流Igtを得る様に抵抗R2,トランスT3
の巻数比などを設定しなければならない。この様な設計
にすると、交流電源Eが100Vac系では電圧Vc2
は約2倍になり、ゲートトリガ電流Igtも約2倍にな
る。即ち抵抗R=2kΩと仮定すると、ゲートトリガ電
流Igt≒40mAとなり、抵抗R2での消費電力は約
4倍の約3.2Wとなる。従って高耐電力の抵抗R2を
用いる必要があり、コストアップ、装置の大型化などを
招いてしまう。
イリスタを用いた場合を考える。周囲温度ー10℃以上
にてSIサイリスタをオンさせる為には、0.5mA以
上のゲートトリガ電流Igtが必要であるに過ぎず、S
CRサイリスタのそれと比較しても格別に少ない。即ち
抵抗R2=2kΩと仮定した場合に、交流電源E=10
0〜242Vacの範囲内で図3に示す回路を動作させ
ても、抵抗R2での消費電力はわずかに約mWにしか過
ぎず、SCRサイリスタを用いた場合と比べて、抵抗R
2としては1/4W以下の耐電力を有するもので充分と
なる。
に降圧チョッパー回路、あるいは昇降圧チョッパー回路
を用いてもよい。また、SIサイリスタと同じくゲート
トリガ電流の低い電流としてはFETが挙げられるが、
FETはオン抵抗が高く、定常時の消費電力が高くなっ
てしまう、という問題を有している。
の形態の回路図を図4に示す。
し、電源回路POW2で変換して平滑コンデンサCoで
平滑した直流電力を負荷Zに供給するものであり、図1
に示した第1の実施の形態と異なる点は、電源回路PO
W1の代わりに少なくとも2次巻線n2を有するトラン
スToを含んでなる電源回路POW2を用い、トリガ電
源4としてはトランスToの2次巻線n2を用い、平滑
コンデンサCoの両端電圧を検出することによりトリガ
回路2,昇圧チョッパー回路CHPの動作を制御する制
御回路3を設けたことであり、その他の第1の実施の形
態と同一構成には同一符号を付すことにより説明を省略
する。ここで制御回路3は、電源投入時から一定の遅れ
時間経過後に電源回路POW2を動作させ、それを受け
てトリガ回路2を動作してSIサイリスタQ1をオンさ
せるものである。
の形態の回路図を図5に示す。
の具体的回路例であり、電源回路POW2としてスイッ
チング素子Q4,コンデンサC3,ダイオードD2,ト
ランスT1の1次巻線n1,トランスT1の2次巻線n
2,インダクタンス素子L2からなる一石式電圧並列共
振インバータ回路INV1を用い、トランスToの2次
巻線n2としてトランスT1の2次巻線n3を用い、ト
ランスT1の2次巻線n3に発生する2次電圧をトリガ
回路2に供給する様に構成したものであり、その他の第
4の実施の形態と同一構成には同一符号を付すことによ
り説明を省略する。ここで制御回路3は、電源投入時か
ら一定の遅れ時間経過後にスイッチング素子Q4を動作
させてインバータ回路INV1を発振させ、それを受け
てトリガ回路2を動作してSIサイリスタQ1をオンさ
せるものである。
の形態の回路図を図6に示す。
の別の具体的回路例であり、電源回路POW2としてイ
ンバータ回路INV1の代わりに、スイッチング素子Q
5,Q6,コンデンサC4,トランスT2の1次巻線n
1からなる二石式直列インバータ回路INV2を用い、
トランスToの2次巻線n2としてトランスT2の2次
巻線n2を用い、トランスT2の2次巻線n2に発生す
る2次電圧をトリガ回路2に供給する様に構成したもの
であり、その他の第4の実施の形態と同一構成には同一
符号を付すことにより説明を省略する。ここで制御回路
3は、電源投入時から一定の遅れ時間経過後にスイッチ
ング素子Q5,Q6を動作させてインバータ回路INV
2を発振させ、それを受けてトリガ回路2を動作してS
IサイリスタQ1をオンさせるものである。
たことにより、トリガ回路2からSIサイリスタQ1の
ゲート端子に供給する電流を低減できるので、広い入力
電圧範囲に於て電源投入時に発生する突入電流を抑制す
ると共に、電力ロスの低減が可能となる。
は、制御回路3で電源回路POW2,昇圧チョッパー回
路CHP,インバータ回路INV1,INV2の出力電
圧を検出してSIサイリスタQ1のトリガ信号発生遅延
制御を行っているが、制御回路3を設けずとも、トリガ
電源回路としてのトランスT1,T2の巻線比を適度に
設定し、電源投入時にはSIサイリスタQ1をオフして
おくなどの自己遅延機能を有する様に構成してもよい。
源投入時から一定時間の遅れによりSIサイリスタQ1
をオンする様な、つまり平滑コンデンサCoが充電され
て突入電流が低減される様になるまでの遅れによりSI
サイリスタQ1をオンする様な構成であれば、どの様な
構成でもよい。更に、上記全ての実施の形態に於て限流
素子Roとしては、図7に示す様に温度ヒューズ入抵抗
6を用いてもよく、図8に示す様に抵抗などのインピー
ダンス素子7と温度ヒューズ8との直列接続を用いても
よく、この様な構成とすることで、SIサイリスタの特
性劣化などが生じることにより装置にストレスが発生す
ることを防止できる。また、限流素子Roは他の入力電
流限流素子であってもよい。なお、限流素子Roとして
例えばサーミスタを用いた場合には、一定時間以上電源
をオン→短時間電源をオフ→即座に電源を再オンという
ような制御を行うと、装置内の温度が充分に低下してい
ないのでサーミスタの抵抗値が低下したままであり、再
オンによる突入電流を充分に低減できない可能性が生じ
る。よってサーミスタを用いた場合には、設計時に充分
な考慮が必要である。更にまた、上記全ての実施の形態
に於て負荷として放電灯を用いてもよい。
項9に記載の発明によれば、広い入力電圧範囲に於て電
源投入時に発生する突入電流を抑制可能であると共に、
電力ロスの低減可能な電源装置を提供できる。
ば、スイッチング素子の特性劣化などが生じることによ
り装置に発生するストレスを防止可能であると共に、広
い入力電圧範囲に於て電源投入時に発生する突入電流を
抑制可能で、電力ロスの低減可能な電源装置を提供でき
る。
ある。
ある。
ある。
ある。
ある。
ある。
を示す要部回路図である。
の例を示す要部回路図である。
Claims (9)
- 【請求項1】 交流電源を整流する整流器と、前記整流
器の出力電力を電力変換して負荷に供給する電源回路
と、電源投入時に生じる突入電流を低減する限流素子
と、前記突入電流低減後に前記限流素子を短絡するスイ
ッチング素子と、前記スイッチング素子を制御するトリ
ガ回路とから構成される電源装置に於て、前記交流電源
は、100〜242Vの範囲であり、前記電源回路は、
2次巻線を有するトランスを含んでなると共に前記2次
巻線で前記トリガ回路の電源を構成し、前記スイッチン
グ素子は、静電誘導型サイリスタを用いており、前記静
電誘導型サイリスタのゲート部に前記交流電源の値に応
じて電流が流れる抵抗を設けたことを特徴とする電源装
置。 - 【請求項2】 前記トリガ回路は、前記電源回路から供
給される電力を電源とすると共に、電源投入から一定の
遅れ時間経過後に前記スイッチング素子をオンするもの
であることを特徴とする請求項1記載の電源装置。 - 【請求項3】 前記トリガ回路は、前記電源回路から供
給される電力を電源とすると共に、前記電源回路の出力
電圧が一定値に達すると前記スイッチング素子をオンす
るものであることを特徴とする請求項1記載の電源装
置。 - 【請求項4】 前記限流素子は、抵抗器であることを特
徴とする請求項1記載の電源装置。 - 【請求項5】 前記限流素子は、温度ヒューズ抵抗であ
ることを特徴とする請求項1記載の電源装置。 - 【請求項6】 前記限流素子は、温度ヒューズ入抵抗で
あることを特徴とする請求項1記載の電源装置。 - 【請求項7】 前記限流素子は、温度ヒューズとインピ
ーダンス素子との直列接続から構成されることを特徴と
する請求項1記載の電源装置。 - 【請求項8】 前記電源回路は、チョッパー回路である
ことを特徴とする請求項1から請求項3のいずれかに記
載の電源装置。 - 【請求項9】 前記電源回路は、インバータ回路である
ことを特徴とする請求項1から請求項3のいずれかに記
載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27951795A JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27951795A JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09121546A JPH09121546A (ja) | 1997-05-06 |
JP3493840B2 true JP3493840B2 (ja) | 2004-02-03 |
Family
ID=17612143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27951795A Expired - Fee Related JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3493840B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999027639A1 (fr) * | 1997-11-25 | 1999-06-03 | Mitsubishi Denki Kabushiki Kaisha | Convertisseur de puissance |
DE19817265A1 (de) | 1998-04-18 | 1999-10-21 | Bayer Ag | Verwendung von Dihydropyrimidinen als Arzneimittel und neue Stoffe |
JP2000324807A (ja) * | 1999-05-10 | 2000-11-24 | Seiko Instruments Inc | スイッチングレギュレータ |
JP4561376B2 (ja) * | 2005-01-19 | 2010-10-13 | 株式会社Ihi | インバータ回路及びモータ制御装置 |
JP2013102697A (ja) * | 2013-03-08 | 2013-05-23 | Fuji Electric Co Ltd | 半導体電力変換装置 |
-
1995
- 1995-10-27 JP JP27951795A patent/JP3493840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09121546A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20040050922A (ko) | 주파수 변조 자기 발진 스위칭 전원 | |
JP3465673B2 (ja) | スイッチング電源装置 | |
US6532159B2 (en) | Switching power supply unit | |
JP3493840B2 (ja) | 電源装置 | |
JP2006333608A (ja) | スイッチング電源装置 | |
JP4375839B2 (ja) | スイッチング電源装置 | |
JP2001309652A (ja) | 電源装置 | |
JP4030349B2 (ja) | 電源回路 | |
JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
JP2006500899A (ja) | 交流電圧を変換するための装置及び方法 | |
JP3544370B2 (ja) | スイッチング電源装置 | |
JP3215273B2 (ja) | スイッチング電源 | |
JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
JPH08266041A (ja) | 直流電圧変換装置 | |
JP2002315342A (ja) | スイッチング電源装置 | |
JPH114578A (ja) | 電圧変換装置 | |
JPH11329760A (ja) | 電源装置 | |
JP3081417B2 (ja) | スイッチング電源 | |
JP2002101657A (ja) | スナバ回路 | |
JP2024141237A (ja) | 直流電源装置 | |
KR19990003562U (ko) | 모니터 전원회로에서 돌입전류 방지회로 | |
JPH10323031A (ja) | 電源装置 | |
JPH0723563A (ja) | スイッチング電源 | |
JP2002199709A (ja) | スイッチング電源回路 | |
JP2001119941A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |