JP3493840B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3493840B2 JP3493840B2 JP27951795A JP27951795A JP3493840B2 JP 3493840 B2 JP3493840 B2 JP 3493840B2 JP 27951795 A JP27951795 A JP 27951795A JP 27951795 A JP27951795 A JP 27951795A JP 3493840 B2 JP3493840 B2 JP 3493840B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- power
- supply device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する利用分野】本発明は電源装置に関するも
のであり、更に詳しくは突入電流を抑制する電源装置に
関する。
のであり、更に詳しくは突入電流を抑制する電源装置に
関する。
【０００２】
【従来の技術】従来、交流電源を整流器で整流し、平滑
コンデンサで平滑して得た直流電力を負荷に供給すると
共に、電源スイッチにより交流電源からの電力供給を制
御する電源装置がある。この様な電源装置の場合、電源
スイッチの投入時に突入電流が生じてしまう可能性があ
る。この突入電流の大きさは電源スイッチ投入時の交流
電源の瞬時電圧値により決定され、この瞬時電圧値が大
きいほど突入電流は大きくなる。
コンデンサで平滑して得た直流電力を負荷に供給すると
共に、電源スイッチにより交流電源からの電力供給を制
御する電源装置がある。この様な電源装置の場合、電源
スイッチの投入時に突入電流が生じてしまう可能性があ
る。この突入電流の大きさは電源スイッチ投入時の交流
電源の瞬時電圧値により決定され、この瞬時電圧値が大
きいほど突入電流は大きくなる。
【０００３】そこで、突入電流を抑制する手段を備えた
電源装置が、特開平１ー１５２９６４号公報及び特開平
２ー１８８１６５号公報に提案されており、特開平１ー
１５２９６４号公報に示された電源装置の回路図を図９
に示す。本回路では、チョッパーチョークＬ１に過大電
流が流れることによってチョッパーチョーク補助巻線Ｌ
５に発生する高周波信号から、ダイオードＤ５１，抵抗
Ｒ５１，コンデンサＣ５１，抵抗Ｒ５２でなるトリガ回
路５０を介してトライアック（以下、スイッチング素子
と呼ぶ。）Ｓ５のトリガ信号を得て、突入電流発生時は
スイッチング素子Ｓ５をオフすることにより突入電流を
抑制している。
電源装置が、特開平１ー１５２９６４号公報及び特開平
２ー１８８１６５号公報に提案されており、特開平１ー
１５２９６４号公報に示された電源装置の回路図を図９
に示す。本回路では、チョッパーチョークＬ１に過大電
流が流れることによってチョッパーチョーク補助巻線Ｌ
５に発生する高周波信号から、ダイオードＤ５１，抵抗
Ｒ５１，コンデンサＣ５１，抵抗Ｒ５２でなるトリガ回
路５０を介してトライアック（以下、スイッチング素子
と呼ぶ。）Ｓ５のトリガ信号を得て、突入電流発生時は
スイッチング素子Ｓ５をオフすることにより突入電流を
抑制している。
【０００４】
【発明が解決しようとする課題】しかし、上記従来例に
於ては以下に示す様な問題点が生じる。
於ては以下に示す様な問題点が生じる。
【０００５】上記従来例に示した様な電源装置では、ス
イッチング素子Ｓ５としてゲートトリガ感度の低いトラ
イアック及びＳＣＲサイリスタを用いていた為に、ダイ
オードＤ５１，抵抗Ｒ５１を介して大きなゲートトリガ
電流を供給する必要があり、抵抗Ｒ５１での消費電力が
増大してしまう、という問題点が生じてしまう。とりわ
け、この様な電源装置を１００Ｖａｃ〜２４２Ｖａｃ等
の広い入力電圧範囲で共用する場合、最も高い入力電圧
値の場合にも、すなわち入力電流値が最も低い場合にも
スイッチング素子に充分なゲートトリガ電流が供給され
る様に、トリガ回路を設計する必要が生じる為、入力電
圧が低く入力電流が高い時には、抵抗Ｒ５１を流れる電
流も大きくなり、抵抗Ｒ５１での消費電力が増大してし
まう、という問題点が生じてしまう。
イッチング素子Ｓ５としてゲートトリガ感度の低いトラ
イアック及びＳＣＲサイリスタを用いていた為に、ダイ
オードＤ５１，抵抗Ｒ５１を介して大きなゲートトリガ
電流を供給する必要があり、抵抗Ｒ５１での消費電力が
増大してしまう、という問題点が生じてしまう。とりわ
け、この様な電源装置を１００Ｖａｃ〜２４２Ｖａｃ等
の広い入力電圧範囲で共用する場合、最も高い入力電圧
値の場合にも、すなわち入力電流値が最も低い場合にも
スイッチング素子に充分なゲートトリガ電流が供給され
る様に、トリガ回路を設計する必要が生じる為、入力電
圧が低く入力電流が高い時には、抵抗Ｒ５１を流れる電
流も大きくなり、抵抗Ｒ５１での消費電力が増大してし
まう、という問題点が生じてしまう。
【０００６】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、広い入力電圧範囲に於
て電源投入時に発生する突入電流を抑制可能であると共
に、電力ロスの低減可能な電源装置を提供することであ
る。
ので、その目的とするところは、広い入力電圧範囲に於
て電源投入時に発生する突入電流を抑制可能であると共
に、電力ロスの低減可能な電源装置を提供することであ
る。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、交流電源を整流す
る整流器と、前記整流器の出力電力を電力変換して負荷
に供給する電源回路と、電源投入時に生じる突入電流を
低減する限流素子と、前記突入電流低減後に前記限流素
子を短絡するスイッチング素子と、前記スイッチング素
子を制御するトリガ回路とから構成される電源装置に於
て、前記交流電源は、１００〜２４２Ｖの範囲であり、
前記電源回路は、２次巻線を有するトランスを含んでな
ると共に前記２次巻線で前記トリガ回路の電源を構成
し、前記スイッチング素子は、静電誘導型サイリスタを
用いており、前記静電誘導型サイリスタのゲート部に前
記交流電源の値に応じて電流が流れる抵抗を設けたこと
を特徴とする。
めに、請求項１記載の発明によれば、交流電源を整流す
る整流器と、前記整流器の出力電力を電力変換して負荷
に供給する電源回路と、電源投入時に生じる突入電流を
低減する限流素子と、前記突入電流低減後に前記限流素
子を短絡するスイッチング素子と、前記スイッチング素
子を制御するトリガ回路とから構成される電源装置に於
て、前記交流電源は、１００〜２４２Ｖの範囲であり、
前記電源回路は、２次巻線を有するトランスを含んでな
ると共に前記２次巻線で前記トリガ回路の電源を構成
し、前記スイッチング素子は、静電誘導型サイリスタを
用いており、前記静電誘導型サイリスタのゲート部に前
記交流電源の値に応じて電流が流れる抵抗を設けたこと
を特徴とする。
【０００８】請求項２記載の発明によれば、トリガ回路
は、電源回路から供給される電力を電源とすると共に、
電源投入から一定の遅れ時間経過後にスイッチング素子
をオンするものであることを特徴とする。
は、電源回路から供給される電力を電源とすると共に、
電源投入から一定の遅れ時間経過後にスイッチング素子
をオンするものであることを特徴とする。
【０００９】請求項３記載の発明によれば、トリガ回路
は、電源回路から供給される電力を電源とすると共に、
電源回路の出力電圧が一定値に達するとスイッチング素
子をオンするものであることを特徴とする。
は、電源回路から供給される電力を電源とすると共に、
電源回路の出力電圧が一定値に達するとスイッチング素
子をオンするものであることを特徴とする。
【００１０】請求項４記載の発明によれば、限流素子は
抵抗器であることを特徴とする。請求項５記載の発明に
よれば、限流素子は温度ヒューズ抵抗であることを特徴
とする。
抵抗器であることを特徴とする。請求項５記載の発明に
よれば、限流素子は温度ヒューズ抵抗であることを特徴
とする。
【００１１】請求項６記載の発明によれば、限流素子は
温度ヒューズ入抵抗であることを特徴とする。
温度ヒューズ入抵抗であることを特徴とする。
【００１２】請求項７記載の発明によれば、限流素子は
温度ヒューズとインピーダンス素子との直列接続から構
成されることを特徴とする。
温度ヒューズとインピーダンス素子との直列接続から構
成されることを特徴とする。
【００１３】請求項８記載の発明によれば、電源回路は
チョッパー回路であることを特徴とする。
チョッパー回路であることを特徴とする。
【００１４】請求項９記載の発明によれば、電源回路は
インバータ回路であることを特徴とする。
インバータ回路であることを特徴とする。
【００１５】
【００１６】
【００１７】
（実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。
図を図１に示す。
【００１８】本回路は、交流電源Ｅを整流器ＤＢで整流
し、電源回路ＰＯＷ１で電力変換して平滑コンデンサＣ
ｏで平滑した直流電力を負荷Ｚに供給するものである。
また、整流器ＤＢの正の出力端子及び電源回路ＰＯＷ１
の正端子間には静電誘導型サイリスタ（ＳＩサイリス
タ）Ｑ１，限流素子Ｒｏの並列回路が挿入されている。
ＳＩサイリスタＱ１は、トリガ電源４より供給される高
周波信号をトリガ信号に変換してＳＩサイリスタＱ１の
ゲート端子に供給するトリガ回路２により制御される。
し、電源回路ＰＯＷ１で電力変換して平滑コンデンサＣ
ｏで平滑した直流電力を負荷Ｚに供給するものである。
また、整流器ＤＢの正の出力端子及び電源回路ＰＯＷ１
の正端子間には静電誘導型サイリスタ（ＳＩサイリス
タ）Ｑ１，限流素子Ｒｏの並列回路が挿入されている。
ＳＩサイリスタＱ１は、トリガ電源４より供給される高
周波信号をトリガ信号に変換してＳＩサイリスタＱ１の
ゲート端子に供給するトリガ回路２により制御される。
【００１９】そして、電源投入時はＳＩサイリスタＱ１
をオフし、電源投入時から一定時間後にトリガ回路２に
よりＳＩサイリスタＱ１をオンすることにより、電源投
入時には限流素子Ｒｏを介して入力電流が流れるので突
入電流が抑制でき、定常時にはＳＩサイリスタＱ１のア
ノード・カソード間を介して入力電流が流れるので、限
流素子Ｒｏによる電力損失が発生しない。
をオフし、電源投入時から一定時間後にトリガ回路２に
よりＳＩサイリスタＱ１をオンすることにより、電源投
入時には限流素子Ｒｏを介して入力電流が流れるので突
入電流が抑制でき、定常時にはＳＩサイリスタＱ１のア
ノード・カソード間を介して入力電流が流れるので、限
流素子Ｒｏによる電力損失が発生しない。
【００２０】（実施の形態２）本発明に係る第２の実施
の形態の回路図を図２に示す。
の形態の回路図を図２に示す。
【００２１】本回路は、交流電源Ｅを整流器ＤＢで整流
し、所謂昇圧チョッパー回路ＣＨＰで変圧し、平滑コン
デンサＣｏで平滑して負荷Ｚに直流電力を供給するもの
であり、図１に示した第１の実施の形態と異なる点は、
電源回路ＰＯＷ１としてトランスＴ３の１次巻線ｎ１，
スイッチング素子Ｑｏ，ダイオードＤｏからなる所謂昇
圧チョッパー回路を用い、トリガ電源４としてトランス
Ｔ３の補助巻線（以下、２次巻線と呼ぶ。）ｎ２を用
い、平滑コンデンサＣｏの両端電圧を検出することによ
りトリガ回路２，昇圧チョッパー回路ＣＨＰの動作を制
御する様に構成したことであり、その他の第１の実施の
形態と同一構成には同一符号を付することにより説明を
省略する。
し、所謂昇圧チョッパー回路ＣＨＰで変圧し、平滑コン
デンサＣｏで平滑して負荷Ｚに直流電力を供給するもの
であり、図１に示した第１の実施の形態と異なる点は、
電源回路ＰＯＷ１としてトランスＴ３の１次巻線ｎ１，
スイッチング素子Ｑｏ，ダイオードＤｏからなる所謂昇
圧チョッパー回路を用い、トリガ電源４としてトランス
Ｔ３の補助巻線（以下、２次巻線と呼ぶ。）ｎ２を用
い、平滑コンデンサＣｏの両端電圧を検出することによ
りトリガ回路２，昇圧チョッパー回路ＣＨＰの動作を制
御する様に構成したことであり、その他の第１の実施の
形態と同一構成には同一符号を付することにより説明を
省略する。
【００２２】（実施の形態３）本発明に係る第３の実施
の形態の回路図を図３に示す。
の形態の回路図を図３に示す。
【００２３】本回路は、図２に示した第２の実施の形態
の具体的回路であり、スイッチング素子Ｑｏは制御回路
３により制御され、限流素子Ｒｏとして温度ヒューズ抵
抗Ｒｔを用いている。また制御回路３は、チョッパー制
御回路１，昇圧チョッパー回路ＣＨＰの出力電圧を抵抗
Ｒ１１，Ｒ１２で分圧検出することによりチョッパー制
御回路１の出力信号を制御するタイマー遅延回路５，ス
イッチング素子Ｑ２から構成され、タイマー遅延回路５
は、抵抗Ｒ４〜Ｒ７，コンデンサＣｃ，比較器ＣＯＭＰ
１，スイッチング素子Ｑ３，外部電源Ｖｒｅｆから構成
される。トリガ回路２は、トランスＴ３の２次巻線ｎ２
の両端に発生する高周波信号をダイオードＤ１，抵抗Ｒ
３，平滑コンデンサＣ２を介して半波整流して平滑し、
平滑コンデンサＣ２の両端電圧（以下、電圧と呼ぶ。）
Ｖｃ２から抵抗Ｒ２，コンデンサＣ１，トリガ抵抗（以
下、抵抗と呼ぶ。）Ｒ１を介してＳＩサイリスタＱ１の
ゲート端子にトリガ信号を供給するものである。
の具体的回路であり、スイッチング素子Ｑｏは制御回路
３により制御され、限流素子Ｒｏとして温度ヒューズ抵
抗Ｒｔを用いている。また制御回路３は、チョッパー制
御回路１，昇圧チョッパー回路ＣＨＰの出力電圧を抵抗
Ｒ１１，Ｒ１２で分圧検出することによりチョッパー制
御回路１の出力信号を制御するタイマー遅延回路５，ス
イッチング素子Ｑ２から構成され、タイマー遅延回路５
は、抵抗Ｒ４〜Ｒ７，コンデンサＣｃ，比較器ＣＯＭＰ
１，スイッチング素子Ｑ３，外部電源Ｖｒｅｆから構成
される。トリガ回路２は、トランスＴ３の２次巻線ｎ２
の両端に発生する高周波信号をダイオードＤ１，抵抗Ｒ
３，平滑コンデンサＣ２を介して半波整流して平滑し、
平滑コンデンサＣ２の両端電圧（以下、電圧と呼ぶ。）
Ｖｃ２から抵抗Ｒ２，コンデンサＣ１，トリガ抵抗（以
下、抵抗と呼ぶ。）Ｒ１を介してＳＩサイリスタＱ１の
ゲート端子にトリガ信号を供給するものである。
【００２４】次に動作を簡単に説明する。電源投入直後
はＳＩサイリスタＱ１はオフ状態であるので、交流電源
Ｅからの入力電流は温度ヒューズ抵抗Ｒｔを介して供給
されて平滑コンデンサＣｏを充電する。平滑コンデンサ
Ｃｏの両端電圧が一定値以上になるとタイマー遅延回路
５はそれを検知し、コンデンサＣｃの両端電圧（以下、
電圧と呼ぶ。）Ｖｃが外部電源電圧Ｖｒｅｆに達するま
での一定の遅れ時間、つまり電源投入時からタイマー遅
延回路５により設定される一定の遅れ時間をもって昇圧
チョッパー回路ＣＨＰを動作する。昇圧チョッパー回路
ＣＨＰが動作を開始すると、ＳＩサイリスタＱ１のトリ
ガ信号を与えるのに充分な２次電圧がトランスＴ３の２
次巻線ｎ２に発生し、それを受けてトリガ回路２により
ＳＩサイリスタＱ１がオンする。ＳＩサイリスタＱ１が
オンすると交流電源Ｅからの入力電流はＳＩサイリスタ
Ｑ１のアノード・カソード間を介して流れる。
はＳＩサイリスタＱ１はオフ状態であるので、交流電源
Ｅからの入力電流は温度ヒューズ抵抗Ｒｔを介して供給
されて平滑コンデンサＣｏを充電する。平滑コンデンサ
Ｃｏの両端電圧が一定値以上になるとタイマー遅延回路
５はそれを検知し、コンデンサＣｃの両端電圧（以下、
電圧と呼ぶ。）Ｖｃが外部電源電圧Ｖｒｅｆに達するま
での一定の遅れ時間、つまり電源投入時からタイマー遅
延回路５により設定される一定の遅れ時間をもって昇圧
チョッパー回路ＣＨＰを動作する。昇圧チョッパー回路
ＣＨＰが動作を開始すると、ＳＩサイリスタＱ１のトリ
ガ信号を与えるのに充分な２次電圧がトランスＴ３の２
次巻線ｎ２に発生し、それを受けてトリガ回路２により
ＳＩサイリスタＱ１がオンする。ＳＩサイリスタＱ１が
オンすると交流電源Ｅからの入力電流はＳＩサイリスタ
Ｑ１のアノード・カソード間を介して流れる。
【００２５】この様に動作することにより、電源投入時
には温度ヒューズ抵抗Ｒｔを介して入力電流が流れるの
で突入電流が抑制でき、定常時にはＳＩサイリスタＱ１
のアノード・カソード間を介して入力電流が流れるの
で、温度ヒューズ抵抗Ｒｔによる電力損失が発生しな
い。
には温度ヒューズ抵抗Ｒｔを介して入力電流が流れるの
で突入電流が抑制でき、定常時にはＳＩサイリスタＱ１
のアノード・カソード間を介して入力電流が流れるの
で、温度ヒューズ抵抗Ｒｔによる電力損失が発生しな
い。
【００２６】ここで、本回路に於てはスイッチング素子
Ｑ１としてＳＩサイリスタを用いたが、本回路に於て、
スイッチング素子Ｑ１としてＳＣＲサイリスタを用いた
場合を考える。
Ｑ１としてＳＩサイリスタを用いたが、本回路に於て、
スイッチング素子Ｑ１としてＳＣＲサイリスタを用いた
場合を考える。
【００２７】周囲温度ー１０℃以上にてＳＣＲサイリス
タをオンさせる為には、１５〜３０ｍＡ以上のゲートト
リガ電流Ｉｇｔが必要であり、スイッチング素子Ｑ１を
オンした時に電圧Ｖｃ２が安定する為には抵抗Ｒ２は数
ｋΩ以上が必要である。よって、抵抗Ｒ２＝２ｋΩ，ゲ
ートトリガ電流Ｉｇｔ＝２０ｍＡと仮定すると、抵抗Ｒ
２での消費電力は約０．８Ｗとなる。
タをオンさせる為には、１５〜３０ｍＡ以上のゲートト
リガ電流Ｉｇｔが必要であり、スイッチング素子Ｑ１を
オンした時に電圧Ｖｃ２が安定する為には抵抗Ｒ２は数
ｋΩ以上が必要である。よって、抵抗Ｒ２＝２ｋΩ，ゲ
ートトリガ電流Ｉｇｔ＝２０ｍＡと仮定すると、抵抗Ｒ
２での消費電力は約０．８Ｗとなる。
【００２８】交流電源Ｅ＝１００〜２４２Ｖａｃの範囲
内で図３に示す回路を動作させるとすると、交流電源Ｅ
が入力電流の小さくなる２４２Ｖａｃ系でも充分なゲー
トトリガ電流Ｉｇｔを得る様に抵抗Ｒ２，トランスＴ３
の巻数比などを設定しなければならない。この様な設計
にすると、交流電源Ｅが１００Ｖａｃ系では電圧Ｖｃ２
は約２倍になり、ゲートトリガ電流Ｉｇｔも約２倍にな
る。即ち抵抗Ｒ＝２ｋΩと仮定すると、ゲートトリガ電
流Ｉｇｔ≒４０ｍＡとなり、抵抗Ｒ２での消費電力は約
４倍の約３．２Ｗとなる。従って高耐電力の抵抗Ｒ２を
用いる必要があり、コストアップ、装置の大型化などを
招いてしまう。
内で図３に示す回路を動作させるとすると、交流電源Ｅ
が入力電流の小さくなる２４２Ｖａｃ系でも充分なゲー
トトリガ電流Ｉｇｔを得る様に抵抗Ｒ２，トランスＴ３
の巻数比などを設定しなければならない。この様な設計
にすると、交流電源Ｅが１００Ｖａｃ系では電圧Ｖｃ２
は約２倍になり、ゲートトリガ電流Ｉｇｔも約２倍にな
る。即ち抵抗Ｒ＝２ｋΩと仮定すると、ゲートトリガ電
流Ｉｇｔ≒４０ｍＡとなり、抵抗Ｒ２での消費電力は約
４倍の約３．２Ｗとなる。従って高耐電力の抵抗Ｒ２を
用いる必要があり、コストアップ、装置の大型化などを
招いてしまう。
【００２９】一方、スイッチング素子Ｑ１としてＳＩサ
イリスタを用いた場合を考える。周囲温度ー１０℃以上
にてＳＩサイリスタをオンさせる為には、０．５ｍＡ以
上のゲートトリガ電流Ｉｇｔが必要であるに過ぎず、Ｓ
ＣＲサイリスタのそれと比較しても格別に少ない。即ち
抵抗Ｒ２＝２ｋΩと仮定した場合に、交流電源Ｅ＝１０
０〜２４２Ｖａｃの範囲内で図３に示す回路を動作させ
ても、抵抗Ｒ２での消費電力はわずかに約ｍＷにしか過
ぎず、ＳＣＲサイリスタを用いた場合と比べて、抵抗Ｒ
２としては１／４Ｗ以下の耐電力を有するもので充分と
なる。
イリスタを用いた場合を考える。周囲温度ー１０℃以上
にてＳＩサイリスタをオンさせる為には、０．５ｍＡ以
上のゲートトリガ電流Ｉｇｔが必要であるに過ぎず、Ｓ
ＣＲサイリスタのそれと比較しても格別に少ない。即ち
抵抗Ｒ２＝２ｋΩと仮定した場合に、交流電源Ｅ＝１０
０〜２４２Ｖａｃの範囲内で図３に示す回路を動作させ
ても、抵抗Ｒ２での消費電力はわずかに約ｍＷにしか過
ぎず、ＳＣＲサイリスタを用いた場合と比べて、抵抗Ｒ
２としては１／４Ｗ以下の耐電力を有するもので充分と
なる。
【００３０】なお、昇圧チョッパー回路ＣＨＰの代わり
に降圧チョッパー回路、あるいは昇降圧チョッパー回路
を用いてもよい。また、ＳＩサイリスタと同じくゲート
トリガ電流の低い電流としてはＦＥＴが挙げられるが、
ＦＥＴはオン抵抗が高く、定常時の消費電力が高くなっ
てしまう、という問題を有している。
に降圧チョッパー回路、あるいは昇降圧チョッパー回路
を用いてもよい。また、ＳＩサイリスタと同じくゲート
トリガ電流の低い電流としてはＦＥＴが挙げられるが、
ＦＥＴはオン抵抗が高く、定常時の消費電力が高くなっ
てしまう、という問題を有している。
【００３１】（実施の形態４）本発明に係る第４の実施
の形態の回路図を図４に示す。
の形態の回路図を図４に示す。
【００３２】本回路は、交流電源Ｅを整流器ＤＢで整流
し、電源回路ＰＯＷ２で変換して平滑コンデンサＣｏで
平滑した直流電力を負荷Ｚに供給するものであり、図１
に示した第１の実施の形態と異なる点は、電源回路ＰＯ
Ｗ１の代わりに少なくとも２次巻線ｎ２を有するトラン
スＴｏを含んでなる電源回路ＰＯＷ２を用い、トリガ電
源４としてはトランスＴｏの２次巻線ｎ２を用い、平滑
コンデンサＣｏの両端電圧を検出することによりトリガ
回路２，昇圧チョッパー回路ＣＨＰの動作を制御する制
御回路３を設けたことであり、その他の第１の実施の形
態と同一構成には同一符号を付すことにより説明を省略
する。ここで制御回路３は、電源投入時から一定の遅れ
時間経過後に電源回路ＰＯＷ２を動作させ、それを受け
てトリガ回路２を動作してＳＩサイリスタＱ１をオンさ
せるものである。
し、電源回路ＰＯＷ２で変換して平滑コンデンサＣｏで
平滑した直流電力を負荷Ｚに供給するものであり、図１
に示した第１の実施の形態と異なる点は、電源回路ＰＯ
Ｗ１の代わりに少なくとも２次巻線ｎ２を有するトラン
スＴｏを含んでなる電源回路ＰＯＷ２を用い、トリガ電
源４としてはトランスＴｏの２次巻線ｎ２を用い、平滑
コンデンサＣｏの両端電圧を検出することによりトリガ
回路２，昇圧チョッパー回路ＣＨＰの動作を制御する制
御回路３を設けたことであり、その他の第１の実施の形
態と同一構成には同一符号を付すことにより説明を省略
する。ここで制御回路３は、電源投入時から一定の遅れ
時間経過後に電源回路ＰＯＷ２を動作させ、それを受け
てトリガ回路２を動作してＳＩサイリスタＱ１をオンさ
せるものである。
【００３３】（実施の形態５）本発明に係る第５の実施
の形態の回路図を図５に示す。
の形態の回路図を図５に示す。
【００３４】本回路は、図４に示した第４の実施の形態
の具体的回路例であり、電源回路ＰＯＷ２としてスイッ
チング素子Ｑ４，コンデンサＣ３，ダイオードＤ２，ト
ランスＴ１の１次巻線ｎ１，トランスＴ１の２次巻線ｎ
２，インダクタンス素子Ｌ２からなる一石式電圧並列共
振インバータ回路ＩＮＶ１を用い、トランスＴｏの２次
巻線ｎ２としてトランスＴ１の２次巻線ｎ３を用い、ト
ランスＴ１の２次巻線ｎ３に発生する２次電圧をトリガ
回路２に供給する様に構成したものであり、その他の第
４の実施の形態と同一構成には同一符号を付すことによ
り説明を省略する。ここで制御回路３は、電源投入時か
ら一定の遅れ時間経過後にスイッチング素子Ｑ４を動作
させてインバータ回路ＩＮＶ１を発振させ、それを受け
てトリガ回路２を動作してＳＩサイリスタＱ１をオンさ
せるものである。
の具体的回路例であり、電源回路ＰＯＷ２としてスイッ
チング素子Ｑ４，コンデンサＣ３，ダイオードＤ２，ト
ランスＴ１の１次巻線ｎ１，トランスＴ１の２次巻線ｎ
２，インダクタンス素子Ｌ２からなる一石式電圧並列共
振インバータ回路ＩＮＶ１を用い、トランスＴｏの２次
巻線ｎ２としてトランスＴ１の２次巻線ｎ３を用い、ト
ランスＴ１の２次巻線ｎ３に発生する２次電圧をトリガ
回路２に供給する様に構成したものであり、その他の第
４の実施の形態と同一構成には同一符号を付すことによ
り説明を省略する。ここで制御回路３は、電源投入時か
ら一定の遅れ時間経過後にスイッチング素子Ｑ４を動作
させてインバータ回路ＩＮＶ１を発振させ、それを受け
てトリガ回路２を動作してＳＩサイリスタＱ１をオンさ
せるものである。
【００３５】（実施の形態６）本発明に係る第６の実施
の形態の回路図を図６に示す。
の形態の回路図を図６に示す。
【００３６】本回路は、図４に示した第４の実施の形態
の別の具体的回路例であり、電源回路ＰＯＷ２としてイ
ンバータ回路ＩＮＶ１の代わりに、スイッチング素子Ｑ
５，Ｑ６，コンデンサＣ４，トランスＴ２の１次巻線ｎ
１からなる二石式直列インバータ回路ＩＮＶ２を用い、
トランスＴｏの２次巻線ｎ２としてトランスＴ２の２次
巻線ｎ２を用い、トランスＴ２の２次巻線ｎ２に発生す
る２次電圧をトリガ回路２に供給する様に構成したもの
であり、その他の第４の実施の形態と同一構成には同一
符号を付すことにより説明を省略する。ここで制御回路
３は、電源投入時から一定の遅れ時間経過後にスイッチ
ング素子Ｑ５，Ｑ６を動作させてインバータ回路ＩＮＶ
２を発振させ、それを受けてトリガ回路２を動作してＳ
ＩサイリスタＱ１をオンさせるものである。
の別の具体的回路例であり、電源回路ＰＯＷ２としてイ
ンバータ回路ＩＮＶ１の代わりに、スイッチング素子Ｑ
５，Ｑ６，コンデンサＣ４，トランスＴ２の１次巻線ｎ
１からなる二石式直列インバータ回路ＩＮＶ２を用い、
トランスＴｏの２次巻線ｎ２としてトランスＴ２の２次
巻線ｎ２を用い、トランスＴ２の２次巻線ｎ２に発生す
る２次電圧をトリガ回路２に供給する様に構成したもの
であり、その他の第４の実施の形態と同一構成には同一
符号を付すことにより説明を省略する。ここで制御回路
３は、電源投入時から一定の遅れ時間経過後にスイッチ
ング素子Ｑ５，Ｑ６を動作させてインバータ回路ＩＮＶ
２を発振させ、それを受けてトリガ回路２を動作してＳ
ＩサイリスタＱ１をオンさせるものである。
【００３７】上記全ての実施の形態に示した様に構成し
たことにより、トリガ回路２からＳＩサイリスタＱ１の
ゲート端子に供給する電流を低減できるので、広い入力
電圧範囲に於て電源投入時に発生する突入電流を抑制す
ると共に、電力ロスの低減が可能となる。
たことにより、トリガ回路２からＳＩサイリスタＱ１の
ゲート端子に供給する電流を低減できるので、広い入力
電圧範囲に於て電源投入時に発生する突入電流を抑制す
ると共に、電力ロスの低減が可能となる。
【００３８】なお、上記第２〜第６の実施の形態に於て
は、制御回路３で電源回路ＰＯＷ２，昇圧チョッパー回
路ＣＨＰ，インバータ回路ＩＮＶ１，ＩＮＶ２の出力電
圧を検出してＳＩサイリスタＱ１のトリガ信号発生遅延
制御を行っているが、制御回路３を設けずとも、トリガ
電源回路としてのトランスＴ１，Ｔ２の巻線比を適度に
設定し、電源投入時にはＳＩサイリスタＱ１をオフして
おくなどの自己遅延機能を有する様に構成してもよい。
は、制御回路３で電源回路ＰＯＷ２，昇圧チョッパー回
路ＣＨＰ，インバータ回路ＩＮＶ１，ＩＮＶ２の出力電
圧を検出してＳＩサイリスタＱ１のトリガ信号発生遅延
制御を行っているが、制御回路３を設けずとも、トリガ
電源回路としてのトランスＴ１，Ｔ２の巻線比を適度に
設定し、電源投入時にはＳＩサイリスタＱ１をオフして
おくなどの自己遅延機能を有する様に構成してもよい。
【００３９】また、上記全ての実施の形態に於ては、電
源投入時から一定時間の遅れによりＳＩサイリスタＱ１
をオンする様な、つまり平滑コンデンサＣｏが充電され
て突入電流が低減される様になるまでの遅れによりＳＩ
サイリスタＱ１をオンする様な構成であれば、どの様な
構成でもよい。更に、上記全ての実施の形態に於て限流
素子Ｒｏとしては、図７に示す様に温度ヒューズ入抵抗
６を用いてもよく、図８に示す様に抵抗などのインピー
ダンス素子７と温度ヒューズ８との直列接続を用いても
よく、この様な構成とすることで、ＳＩサイリスタの特
性劣化などが生じることにより装置にストレスが発生す
ることを防止できる。また、限流素子Ｒｏは他の入力電
流限流素子であってもよい。なお、限流素子Ｒｏとして
例えばサーミスタを用いた場合には、一定時間以上電源
をオン→短時間電源をオフ→即座に電源を再オンという
ような制御を行うと、装置内の温度が充分に低下してい
ないのでサーミスタの抵抗値が低下したままであり、再
オンによる突入電流を充分に低減できない可能性が生じ
る。よってサーミスタを用いた場合には、設計時に充分
な考慮が必要である。更にまた、上記全ての実施の形態
に於て負荷として放電灯を用いてもよい。
源投入時から一定時間の遅れによりＳＩサイリスタＱ１
をオンする様な、つまり平滑コンデンサＣｏが充電され
て突入電流が低減される様になるまでの遅れによりＳＩ
サイリスタＱ１をオンする様な構成であれば、どの様な
構成でもよい。更に、上記全ての実施の形態に於て限流
素子Ｒｏとしては、図７に示す様に温度ヒューズ入抵抗
６を用いてもよく、図８に示す様に抵抗などのインピー
ダンス素子７と温度ヒューズ８との直列接続を用いても
よく、この様な構成とすることで、ＳＩサイリスタの特
性劣化などが生じることにより装置にストレスが発生す
ることを防止できる。また、限流素子Ｒｏは他の入力電
流限流素子であってもよい。なお、限流素子Ｒｏとして
例えばサーミスタを用いた場合には、一定時間以上電源
をオン→短時間電源をオフ→即座に電源を再オンという
ような制御を行うと、装置内の温度が充分に低下してい
ないのでサーミスタの抵抗値が低下したままであり、再
オンによる突入電流を充分に低減できない可能性が生じ
る。よってサーミスタを用いた場合には、設計時に充分
な考慮が必要である。更にまた、上記全ての実施の形態
に於て負荷として放電灯を用いてもよい。
【００４０】
【発明の効果】請求項１から請求項４、請求項８、請求
項９に記載の発明によれば、広い入力電圧範囲に於て電
源投入時に発生する突入電流を抑制可能であると共に、
電力ロスの低減可能な電源装置を提供できる。
項９に記載の発明によれば、広い入力電圧範囲に於て電
源投入時に発生する突入電流を抑制可能であると共に、
電力ロスの低減可能な電源装置を提供できる。
【００４１】請求項５から請求項７に記載の発明によれ
ば、スイッチング素子の特性劣化などが生じることによ
り装置に発生するストレスを防止可能であると共に、広
い入力電圧範囲に於て電源投入時に発生する突入電流を
抑制可能で、電力ロスの低減可能な電源装置を提供でき
る。
ば、スイッチング素子の特性劣化などが生じることによ
り装置に発生するストレスを防止可能であると共に、広
い入力電圧範囲に於て電源投入時に発生する突入電流を
抑制可能で、電力ロスの低減可能な電源装置を提供でき
る。
【００４２】
【００４３】
【図１】本発明に係る第１の実施の形態を示す回路図で
ある。
ある。
【図２】本発明に係る第２の実施の形態を示す回路図で
ある。
ある。
【図３】本発明に係る第３の実施の形態を示す回路図で
ある。
ある。
【図４】本発明に係る第４の実施の形態を示す回路図で
ある。
ある。
【図５】本発明に係る第５の実施の形態を示す回路図で
ある。
ある。
【図６】本発明に係る第６の実施の形態を示す回路図で
ある。
ある。
【図７】上記全ての実施の形態に係る限流素子の別の例
を示す要部回路図である。
を示す要部回路図である。
【図８】上記全ての実施の形態に係る限流素子の更に別
の例を示す要部回路図である。
の例を示す要部回路図である。
【図９】本発明に係る従来例を示す回路図である。
ＣＨＰ チョッパー回路
Ｅ 交流電源
ＩＮＶ インバータ回路
ｎ 巻線
ＰＯＷ 電源回路
Ｒｏ 限流素子
Ｒｔ 温度ヒューズ抵抗
Ｑ スイッチング素子
Ｔ トランス
Ｚ 負荷
２ トリガ回路
６ 温度ヒューズ入抵抗
７ インピーダンス素子
８ 温度ヒューズ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 光安 啓
大阪府門真市大字門真1048番地松下電工
株式会社内
(56)参考文献 特開 平７−231662（ＪＰ，Ａ)
特開 平７−194128（ＪＰ，Ａ)
特開 平６−189551（ＪＰ，Ａ)
特開 平５−83929（ＪＰ，Ａ)
特開 平７−194120（ＪＰ，Ａ)
特開 平７−115772（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/217
H02M 3/155
H02M 7/06
H02M 7/48
Claims (9)
- 【請求項１】 交流電源を整流する整流器と、前記整流
器の出力電力を電力変換して負荷に供給する電源回路
と、電源投入時に生じる突入電流を低減する限流素子
と、前記突入電流低減後に前記限流素子を短絡するスイ
ッチング素子と、前記スイッチング素子を制御するトリ
ガ回路とから構成される電源装置に於て、前記交流電源
は、１００〜２４２Ｖの範囲であり、前記電源回路は、
２次巻線を有するトランスを含んでなると共に前記２次
巻線で前記トリガ回路の電源を構成し、前記スイッチン
グ素子は、静電誘導型サイリスタを用いており、前記静
電誘導型サイリスタのゲート部に前記交流電源の値に応
じて電流が流れる抵抗を設けたことを特徴とする電源装
置。 - 【請求項２】 前記トリガ回路は、前記電源回路から供
給される電力を電源とすると共に、電源投入から一定の
遅れ時間経過後に前記スイッチング素子をオンするもの
であることを特徴とする請求項１記載の電源装置。 - 【請求項３】 前記トリガ回路は、前記電源回路から供
給される電力を電源とすると共に、前記電源回路の出力
電圧が一定値に達すると前記スイッチング素子をオンす
るものであることを特徴とする請求項１記載の電源装
置。 - 【請求項４】 前記限流素子は、抵抗器であることを特
徴とする請求項１記載の電源装置。 - 【請求項５】 前記限流素子は、温度ヒューズ抵抗であ
ることを特徴とする請求項１記載の電源装置。 - 【請求項６】 前記限流素子は、温度ヒューズ入抵抗で
あることを特徴とする請求項１記載の電源装置。 - 【請求項７】 前記限流素子は、温度ヒューズとインピ
ーダンス素子との直列接続から構成されることを特徴と
する請求項１記載の電源装置。 - 【請求項８】 前記電源回路は、チョッパー回路である
ことを特徴とする請求項１から請求項３のいずれかに記
載の電源装置。 - 【請求項９】 前記電源回路は、インバータ回路である
ことを特徴とする請求項１から請求項３のいずれかに記
載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951795A JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951795A JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121546A JPH09121546A (ja) | 1997-05-06 |
| JP3493840B2 true JP3493840B2 (ja) | 2004-02-03 |
Family
ID=17612143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27951795A Expired - Fee Related JP3493840B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493840B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999027639A1 (fr) * | 1997-11-25 | 1999-06-03 | Mitsubishi Denki Kabushiki Kaisha | Convertisseur de puissance |
| DE19817265A1 (de) | 1998-04-18 | 1999-10-21 | Bayer Ag | Verwendung von Dihydropyrimidinen als Arzneimittel und neue Stoffe |
| JP2000324807A (ja) * | 1999-05-10 | 2000-11-24 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP4561376B2 (ja) * | 2005-01-19 | 2010-10-13 | 株式会社Ｉｈｉ | インバータ回路及びモータ制御装置 |
| JP2013102697A (ja) * | 2013-03-08 | 2013-05-23 | Fuji Electric Co Ltd | 半導体電力変換装置 |
-
1995
- 1995-10-27 JP JP27951795A patent/JP3493840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09121546A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040050922A (ko) | 주파수 변조 자기 발진 스위칭 전원 | |
| JP3465673B2 (ja) | スイッチング電源装置 | |
| US6532159B2 (en) | Switching power supply unit | |
| JP3493840B2 (ja) | 電源装置 | |
| JP2006333608A (ja) | スイッチング電源装置 | |
| JP4375839B2 (ja) | スイッチング電源装置 | |
| JP2001309652A (ja) | 電源装置 | |
| JP4030349B2 (ja) | 電源回路 | |
| JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JP2006500899A (ja) | 交流電圧を変換するための装置及び方法 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
| JPH08266041A (ja) | 直流電圧変換装置 | |
| JP2002315342A (ja) | スイッチング電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH11329760A (ja) | 電源装置 | |
| JP3081417B2 (ja) | スイッチング電源 | |
| JP2002101657A (ja) | スナバ回路 | |
| JP2024141237A (ja) | 直流電源装置 | |
| KR19990003562U (ko) | 모니터 전원회로에서 돌입전류 방지회로 | |
| JPH10323031A (ja) | 電源装置 | |
| JPH0723563A (ja) | スイッチング電源 | |
| JP2002199709A (ja) | スイッチング電源回路 | |
| JP2001119941A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |