JP2002101657A - スナバ回路 - Google Patents
スナバ回路Info
- Publication number
- JP2002101657A JP2002101657A JP2000288343A JP2000288343A JP2002101657A JP 2002101657 A JP2002101657 A JP 2002101657A JP 2000288343 A JP2000288343 A JP 2000288343A JP 2000288343 A JP2000288343 A JP 2000288343A JP 2002101657 A JP2002101657 A JP 2002101657A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- switching element
- winding
- capacitor
- snubber circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング素子のサージ電圧を抑制しつ
つ、損失の少ないスナバ回路を提供することを目的とす
る。 【解決手段】 スナバ回路内のリアクトル６１に別巻線
６２を設けるとともに、別巻線６２の誘起電圧を整流平
滑する回路（第４のダイオード５４、第１の電解コンデ
ンサ７１）を設けることで、スナバ回路に蓄えられたエ
ネルギーの一部を負荷８１へ供給して、スイッチング素
子に流れる電流を低減させる。
つ、損失の少ないスナバ回路を提供することを目的とす
る。 【解決手段】 スナバ回路内のリアクトル６１に別巻線
６２を設けるとともに、別巻線６２の誘起電圧を整流平
滑する回路（第４のダイオード５４、第１の電解コンデ
ンサ７１）を設けることで、スナバ回路に蓄えられたエ
ネルギーの一部を負荷８１へ供給して、スイッチング素
子に流れる電流を低減させる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
のスイッチング素子の耐圧保護及びスイッチング損失低
減を目的としたサージ電圧抑制に用いられるスナバ回路
に関するものである。
のスイッチング素子の耐圧保護及びスイッチング損失低
減を目的としたサージ電圧抑制に用いられるスナバ回路
に関するものである。
【０００２】
【従来の技術】従来、この種のスナバ回路は図７に示す
ような構成であった。図７において、１１は直流入力電
圧源であり、その電圧をViとする。２１はトランスの１
次巻線であり、３１はスイッチング素子であり、直流入
力電圧源１１の両端にトランスの１次巻線２１とスイッ
チング素子３１との直列回路が接続される。４１はコン
デンサであり、５１は第１のダイオードであり、コンデ
ンサ４１の一端はトランスの１次巻線２１とスイッチン
グ素子３１との接続点に接続され、他端は第１のダイオ
ード５１のアノードに接続され、第１のダイオード５１
のカソードは直流入力電圧源１１とトランスの１次巻線
２１との接続点に接続される。５２は第２のダイオード
であり、６１はリアクトルであり、第２のダイオード５
２とリアクトル６１の直列回路が第１のダイオード５１
のアノードと、直流入力電圧源１１とスイッチング素子
３１との接続点との間に、第１のダイオード５１側が第
２のダイオード５２の順方向となるように接続される。
ような構成であった。図７において、１１は直流入力電
圧源であり、その電圧をViとする。２１はトランスの１
次巻線であり、３１はスイッチング素子であり、直流入
力電圧源１１の両端にトランスの１次巻線２１とスイッ
チング素子３１との直列回路が接続される。４１はコン
デンサであり、５１は第１のダイオードであり、コンデ
ンサ４１の一端はトランスの１次巻線２１とスイッチン
グ素子３１との接続点に接続され、他端は第１のダイオ
ード５１のアノードに接続され、第１のダイオード５１
のカソードは直流入力電圧源１１とトランスの１次巻線
２１との接続点に接続される。５２は第２のダイオード
であり、６１はリアクトルであり、第２のダイオード５
２とリアクトル６１の直列回路が第１のダイオード５１
のアノードと、直流入力電圧源１１とスイッチング素子
３１との接続点との間に、第１のダイオード５１側が第
２のダイオード５２の順方向となるように接続される。
【０００３】以下、従来のスナバ回路の動作について図
８を用いて説明する。オン状態であったスイッチング素
子３１がターンオフすると、コンデンサ４１及び第１の
ダイオード５１を介して充電電流I51が流れる。このた
め、スイッチング素子３１の印加電圧V31は急峻に上昇
せず、サージ電圧は抑制される。スイッチング素子３１
の印加電圧V31のピーク電圧をV31pとすると、コンデン
サ４１にはV31p-Viの電圧が充電される。スイッチング
素子３１のオフ状態が終了し、ターンオンするとV31=0V
となり、リアクトル６１にはVi-V31pの電圧が印加さ
れ、リアクトル６１とコンデンサ４１の共振電流I52が
リアクトル６１、第２のダイオード５２、コンデンサ４
１、スイッチング素子３１を介して流れ、コンデンサ４
１の充電電荷を放電する。リアクトル６１のインダクタ
ンスをL、コンデンサ４１のキャパシタンスをCとする
と、共振電流I52は次式で表される。
８を用いて説明する。オン状態であったスイッチング素
子３１がターンオフすると、コンデンサ４１及び第１の
ダイオード５１を介して充電電流I51が流れる。このた
め、スイッチング素子３１の印加電圧V31は急峻に上昇
せず、サージ電圧は抑制される。スイッチング素子３１
の印加電圧V31のピーク電圧をV31pとすると、コンデン
サ４１にはV31p-Viの電圧が充電される。スイッチング
素子３１のオフ状態が終了し、ターンオンするとV31=0V
となり、リアクトル６１にはVi-V31pの電圧が印加さ
れ、リアクトル６１とコンデンサ４１の共振電流I52が
リアクトル６１、第２のダイオード５２、コンデンサ４
１、スイッチング素子３１を介して流れ、コンデンサ４
１の充電電荷を放電する。リアクトル６１のインダクタ
ンスをL、コンデンサ４１のキャパシタンスをCとする
と、共振電流I52は次式で表される。
【０００４】
【数１】
【０００５】また、コンデンサ４１と第１のダイオード
５１の接続点の電位Vaは、
５１の接続点の電位Vaは、
【０００６】
【数２】
【０００７】で表され、V31p<2Eの場合には、VaはV31p-
Viまで上昇した時点でI52=0となり、コンデンサ４１の
放電は終了する。図８の電流波形はこの場合のものを示
す。又、V31p>2Eの場合には、VaはViまで上昇した時点
で第１のダイオード５１が導通し、VaはViにクランプさ
れると共にコンデンサ４１の放電も終了する。この時、
リアクトル６１、第２のダイオード５２、第１のダイオ
ード５１を介して流れる電流は、リアクトル６１を消磁
し、直流入力電圧源１１へ帰還される。
Viまで上昇した時点でI52=0となり、コンデンサ４１の
放電は終了する。図８の電流波形はこの場合のものを示
す。又、V31p>2Eの場合には、VaはViまで上昇した時点
で第１のダイオード５１が導通し、VaはViにクランプさ
れると共にコンデンサ４１の放電も終了する。この時、
リアクトル６１、第２のダイオード５２、第１のダイオ
ード５１を介して流れる電流は、リアクトル６１を消磁
し、直流入力電圧源１１へ帰還される。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来の構成では、スナバ回路に蓄えられたエネルギーは、
V31p>2Viという条件を満たさなければ、すべて電流とな
ってスイッチング素子に流れ込み、スイッチング素子に
よる損失が増加するという課題があった。
来の構成では、スナバ回路に蓄えられたエネルギーは、
V31p>2Viという条件を満たさなければ、すべて電流とな
ってスイッチング素子に流れ込み、スイッチング素子に
よる損失が増加するという課題があった。
【０００９】本発明はこのような課題を解決するもの
で、V31p<2Viという十分なサージ電圧抑制効果をもたせ
ながら、前記エネルギーの一部を負荷へ供給させること
で、スイッチング素子に流れ込む電流を減少させ、スイ
ッチング素子における損失を低減させることを目的とす
る。
で、V31p<2Viという十分なサージ電圧抑制効果をもたせ
ながら、前記エネルギーの一部を負荷へ供給させること
で、スイッチング素子に流れ込む電流を減少させ、スイ
ッチング素子における損失を低減させることを目的とす
る。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明のスナバ回路は、直流入力電圧源の両端に、
少なくとも１次巻線と２次巻線を有するトランスの１次
巻線とスイッチング素子との直列回路を接続し、前記ト
ランスの２次巻線の誘起電圧を整流平滑して負荷へ供給
するスイッチング電源の、前記トランスの１次巻線と前
記スイッチング素子との接続点にコンデンサの一端を接
続し、前記コンデンサの他端に第１のダイオードのアノ
ードを接続し、前記第１のダイオードのカソードを前記
直流入力電圧源と前記１次巻線との接続点に接続し、第
２のダイオードとリアクトルとの直列回路を、前記第１
のダイオードのアノードと、前記直流入力電圧源と前記
スイッチング素子の接続点との間に、前記第１のダイオ
ード側が前記第２のダイオードの順方向となるように接
続し、前記リアクトルに別巻線を設け、前記リアクトル
の別巻線の誘起電圧を整流平滑して負荷へ供給する構
成、又は、前記リアクトルの別巻線の誘起電圧を整流平
滑して制御回路に供給する構成、もしくは、前記リアク
トルの別巻線の誘起電圧を整流平滑して突入電流防止手
段に供給する構成を有するものである。
に、本発明のスナバ回路は、直流入力電圧源の両端に、
少なくとも１次巻線と２次巻線を有するトランスの１次
巻線とスイッチング素子との直列回路を接続し、前記ト
ランスの２次巻線の誘起電圧を整流平滑して負荷へ供給
するスイッチング電源の、前記トランスの１次巻線と前
記スイッチング素子との接続点にコンデンサの一端を接
続し、前記コンデンサの他端に第１のダイオードのアノ
ードを接続し、前記第１のダイオードのカソードを前記
直流入力電圧源と前記１次巻線との接続点に接続し、第
２のダイオードとリアクトルとの直列回路を、前記第１
のダイオードのアノードと、前記直流入力電圧源と前記
スイッチング素子の接続点との間に、前記第１のダイオ
ード側が前記第２のダイオードの順方向となるように接
続し、前記リアクトルに別巻線を設け、前記リアクトル
の別巻線の誘起電圧を整流平滑して負荷へ供給する構
成、又は、前記リアクトルの別巻線の誘起電圧を整流平
滑して制御回路に供給する構成、もしくは、前記リアク
トルの別巻線の誘起電圧を整流平滑して突入電流防止手
段に供給する構成を有するものである。
【００１１】
【発明の実施の形態】以下、本発明のスナバ回路の好適
な実施の形態について、図面を参照しながら説明する。
なお、前述した従来のスナバ回路と同一機能、構成には
同一参照符号を付して説明する。
な実施の形態について、図面を参照しながら説明する。
なお、前述した従来のスナバ回路と同一機能、構成には
同一参照符号を付して説明する。
【００１２】（実施の形態１）本発明の実施の形態１に
おけるスナバ回路について、図１から図２を参照しなが
ら説明する。
おけるスナバ回路について、図１から図２を参照しなが
ら説明する。
【００１３】図１は本発明の実施の形態１におけるスナ
バ回路の回路構成図である。なお、前述した従来のスナ
バ回路と同一機能、構成については同一参照符号を付し
て説明する。
バ回路の回路構成図である。なお、前述した従来のスナ
バ回路と同一機能、構成については同一参照符号を付し
て説明する。
【００１４】図１において、１１は直流入力電圧源であ
り、その電圧をViとする。２１及び２２はそれぞれトラ
ンスの１次巻線及び２次巻線であり、３１はスイッチン
グ素子であり、直流入力電圧源１１の両端にトランスの
１次巻線２１とスイッチング素子３１との直列回路が接
続される。４１はコンデンサであり、５１は第１のダイ
オードであり、コンデンサ４１の一端はトランスの１次
巻線２１とスイッチング素子３１との接続点に接続さ
れ、他端は第１のダイオード５１のアノードに接続さ
れ、第１のダイオード５１のカソードは直流入力電圧源
１１とトランスの１次巻線２１との接続点に接続され
る。
り、その電圧をViとする。２１及び２２はそれぞれトラ
ンスの１次巻線及び２次巻線であり、３１はスイッチン
グ素子であり、直流入力電圧源１１の両端にトランスの
１次巻線２１とスイッチング素子３１との直列回路が接
続される。４１はコンデンサであり、５１は第１のダイ
オードであり、コンデンサ４１の一端はトランスの１次
巻線２１とスイッチング素子３１との接続点に接続さ
れ、他端は第１のダイオード５１のアノードに接続さ
れ、第１のダイオード５１のカソードは直流入力電圧源
１１とトランスの１次巻線２１との接続点に接続され
る。
【００１５】５２は第２のダイオードであり、６１はリ
アクトルであり、第２のダイオード５２とリアクトル６
１の直列回路が第１のダイオード５１のアノードと、直
流入力電圧源１１とスイッチング素子３１との接続点と
の間に、第１のダイオード５１側が第２のダイオード５
２の順方向となるように接続される。５３は第３のダイ
オードであり、７１は第１の電解コンデンサであり、８
１は負荷であり、トランスの２次巻線２２の両端に第３
のダイオード５３と第１の電解コンデンサ７１の直列回
路が接続され、第１の電解コンデンサ７１の両端に負荷
８１が接続される。
アクトルであり、第２のダイオード５２とリアクトル６
１の直列回路が第１のダイオード５１のアノードと、直
流入力電圧源１１とスイッチング素子３１との接続点と
の間に、第１のダイオード５１側が第２のダイオード５
２の順方向となるように接続される。５３は第３のダイ
オードであり、７１は第１の電解コンデンサであり、８
１は負荷であり、トランスの２次巻線２２の両端に第３
のダイオード５３と第１の電解コンデンサ７１の直列回
路が接続され、第１の電解コンデンサ７１の両端に負荷
８１が接続される。
【００１６】トランスの２次巻線２２の誘起電圧は第３
のダイオード５３と第１の電解コンデンサ７１によって
整流平滑して負荷８１へ供給される。この整流平滑後の
電圧をVoとする。６２はリアクトル６１の別巻線であ
り、リアクトル６１と別巻線６２との巻数比は１：ｎと
する。５４は第４のダイオードであり、別巻線６２の一
端は第４のダイオード５４を介して第３のダイオード５
３と第１の電解コンデンサ７１との接続点に接続され、
他端はトランスの２次巻線２２と第１の電解コンデンサ
７１との接続点に接続される。
のダイオード５３と第１の電解コンデンサ７１によって
整流平滑して負荷８１へ供給される。この整流平滑後の
電圧をVoとする。６２はリアクトル６１の別巻線であ
り、リアクトル６１と別巻線６２との巻数比は１：ｎと
する。５４は第４のダイオードであり、別巻線６２の一
端は第４のダイオード５４を介して第３のダイオード５
３と第１の電解コンデンサ７１との接続点に接続され、
他端はトランスの２次巻線２２と第１の電解コンデンサ
７１との接続点に接続される。
【００１７】以上のように構成された実施の形態１にお
けるスナバ回路について、以下その動作について、図２
を参照しながら説明する。
けるスナバ回路について、以下その動作について、図２
を参照しながら説明する。
【００１８】図２は実施の形態１におけるスナバ回路の
各部の動作波形図である。オン状態であったスイッチン
グ素子３１がターンオフすると、コンデンサ４１及び第
１のダイオード５１を介して充電電流I51が流れる。こ
のため、スイッチング素子３１の印加電圧V31は急峻に
上昇せず、サージ電圧は抑制される。
各部の動作波形図である。オン状態であったスイッチン
グ素子３１がターンオフすると、コンデンサ４１及び第
１のダイオード５１を介して充電電流I51が流れる。こ
のため、スイッチング素子３１の印加電圧V31は急峻に
上昇せず、サージ電圧は抑制される。
【００１９】スイッチング素子３１の印加電圧V31のピ
ーク電圧をV31pとすると、コンデンサ４１にはV31p-Vi
の電圧が充電される。スイッチング素子３１のオフ状態
が終了し、ターンオンするとV31=0Vとなり、リアクトル
６１にはVi-V31pの電圧が印加され、リアクトル６１と
コンデンサ４１の共振電流I52がリアクトル６１、第２
のダイオード５２、コンデンサ４１、スイッチング素子
３１を介して流れ、コンデンサ４１の充電電荷を放電す
る。リアクトル６１のインダクタンスをL、コンデンサ
４１のキャパシタンスをCとすると、共振電流I52は次式
で表される。
ーク電圧をV31pとすると、コンデンサ４１にはV31p-Vi
の電圧が充電される。スイッチング素子３１のオフ状態
が終了し、ターンオンするとV31=0Vとなり、リアクトル
６１にはVi-V31pの電圧が印加され、リアクトル６１と
コンデンサ４１の共振電流I52がリアクトル６１、第２
のダイオード５２、コンデンサ４１、スイッチング素子
３１を介して流れ、コンデンサ４１の充電電荷を放電す
る。リアクトル６１のインダクタンスをL、コンデンサ
４１のキャパシタンスをCとすると、共振電流I52は次式
で表される。
【００２０】
【数３】
【００２１】また、コンデンサ４１と第１のダイオード
５１の接続点の電位Vaは、
５１の接続点の電位Vaは、
【００２２】
【数４】
【００２３】で表される。従って、別巻線６２の電位Vb
は
は
【００２４】
【数５】
【００２５】で表され、Vb=Voとなると第４のダイオー
ド５４が導通し、VbはVoにクランプされると共にコンデ
ンサ４１の放電も終了する。この時、別巻線６２、第４
のダイオード５４を流れる電流I54はリアクトル６１を
消磁し、第１の電解コンデンサ７１で平滑され負荷へ供
給される。Vb=Voとなり、第４のダイオード５４が導通
している期間では、スナバ回路に蓄えられたエネルギー
は負荷８１へ供給されるため、スイッチング素子３１に
は上記エネルギーによる電流が流れ込むことはなく、従
来の回路に比べて、負荷８１に供給されたエネルギー分
だけスイッチング素子３１に流れ込む電流が減少し、ス
イッチング素子３１における損失を低減することができ
る。
ド５４が導通し、VbはVoにクランプされると共にコンデ
ンサ４１の放電も終了する。この時、別巻線６２、第４
のダイオード５４を流れる電流I54はリアクトル６１を
消磁し、第１の電解コンデンサ７１で平滑され負荷へ供
給される。Vb=Voとなり、第４のダイオード５４が導通
している期間では、スナバ回路に蓄えられたエネルギー
は負荷８１へ供給されるため、スイッチング素子３１に
は上記エネルギーによる電流が流れ込むことはなく、従
来の回路に比べて、負荷８１に供給されたエネルギー分
だけスイッチング素子３１に流れ込む電流が減少し、ス
イッチング素子３１における損失を低減することができ
る。
【００２６】以上のように、実施の形態１によれば、従
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
【００２７】
【数６】
【００２８】という条件となり、ｎを大きく設定すれ
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を負荷に供給
することができるため、スイッチング素子を流れる込む
電流が減少し、スイッチング素子における損失が低減さ
れる。
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を負荷に供給
することができるため、スイッチング素子を流れる込む
電流が減少し、スイッチング素子における損失が低減さ
れる。
【００２９】（実施の形態２）本発明の実施の形態２に
おけるスナバ回路について、図３から図４を参照しなが
ら説明する。
おけるスナバ回路について、図３から図４を参照しなが
ら説明する。
【００３０】図３は本発明の実施の形態２におけるスナ
バ回路の回路構成図である。なお、前述した実施の形態
１におけるスナバ回路と同一機能、構成については同一
参照符号を付し、説明を省略する。
バ回路の回路構成図である。なお、前述した実施の形態
１におけるスナバ回路と同一機能、構成については同一
参照符号を付し、説明を省略する。
【００３１】図３において、９１は制御回路であり、第
１の電解コンデンサ７１の印加電圧を検出し、この印加
電圧が一定になるようにスイッチング素子３１のオンオ
フを制御する制御信号を発生する。７２は第２の電解コ
ンデンサであり、印加電圧をVcとする。第２の電解コン
デンサ７２と第４のダイオード５４の直列回路が別巻線
６２両端に接続され、第２の電解コンデンサ７２の両端
には制御回路９１が接続される。
１の電解コンデンサ７１の印加電圧を検出し、この印加
電圧が一定になるようにスイッチング素子３１のオンオ
フを制御する制御信号を発生する。７２は第２の電解コ
ンデンサであり、印加電圧をVcとする。第２の電解コン
デンサ７２と第４のダイオード５４の直列回路が別巻線
６２両端に接続され、第２の電解コンデンサ７２の両端
には制御回路９１が接続される。
【００３２】実施の形態２におけるスナバ回路につい
て、以下にその動作について図４を参照しながら説明す
る。
て、以下にその動作について図４を参照しながら説明す
る。
【００３３】図４は実施の形態２におけるスナバ回路の
各部の動作波形図である。なお、実施の形態１における
スナバ回路と同一の回路構成部分に関しては同一動作を
行うため、説明を省略する。
各部の動作波形図である。なお、実施の形態１における
スナバ回路と同一の回路構成部分に関しては同一動作を
行うため、説明を省略する。
【００３４】オフ状態であったスイッチング素子３１が
ターンオンし、別巻線６２の電位VbがVcとなると、第４
のダイオード５４が導通し、VbはVcにクランプされると
共にコンデンサ４１の放電も終了する。この時、別巻線
６２、第４のダイオード５４を流れる電流I54はリアク
トル６１を消磁し、第２の電解コンデンサ７２で平滑さ
れ制御回路９１へ供給される。第４のダイオード５４が
導通している期間では、スナバ回路に蓄えられたエネル
ギーは制御回路９１へ供給されるため、スイッチング素
子３１には上記エネルギーによる電流が流れ込むことは
なく、従来の回路に比べて、制御回路９１に供給された
エネルギー分だけスイッチング素子３１に流れ込む電流
が減少し、スイッチング素子３１における損失を低減す
ることができる。
ターンオンし、別巻線６２の電位VbがVcとなると、第４
のダイオード５４が導通し、VbはVcにクランプされると
共にコンデンサ４１の放電も終了する。この時、別巻線
６２、第４のダイオード５４を流れる電流I54はリアク
トル６１を消磁し、第２の電解コンデンサ７２で平滑さ
れ制御回路９１へ供給される。第４のダイオード５４が
導通している期間では、スナバ回路に蓄えられたエネル
ギーは制御回路９１へ供給されるため、スイッチング素
子３１には上記エネルギーによる電流が流れ込むことは
なく、従来の回路に比べて、制御回路９１に供給された
エネルギー分だけスイッチング素子３１に流れ込む電流
が減少し、スイッチング素子３１における損失を低減す
ることができる。
【００３５】以上のように、実施の形態２によれば、従
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
【００３６】
【数７】
【００３７】という条件となり、ｎを大きく設定すれ
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を制御回路に
供給することができるため、スイッチング素子を流れ込
む電流が減少し、スイッチング素子における損失が低減
される。
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を制御回路に
供給することができるため、スイッチング素子を流れ込
む電流が減少し、スイッチング素子における損失が低減
される。
【００３８】（実施の形態３）本発明の実施の形態３に
おけるスナバ回路について、図５から図６を参照しなが
ら説明する。
おけるスナバ回路について、図５から図６を参照しなが
ら説明する。
【００３９】図５は本発明の実施の形態３におけるスナ
バ回路の回路構成図である。なお、前述した実施の形態
１におけるスナバ回路と同一機能、構成については同一
参照符号を付して、説明を省略する。
バ回路の回路構成図である。なお、前述した実施の形態
１におけるスナバ回路と同一機能、構成については同一
参照符号を付して、説明を省略する。
【００４０】図５において、１０１は交流入力電圧源で
あり、１１１は抵抗であり、１２１は全波整流器であ
り、１３１はサイリスタであり、７３は第３の電解コン
デンサであり、交流入力電圧源１０１と全波整流器１２
１と第３の電解コンデンサ７３によって直流入力電圧源
を形成し、第３の電解コンデンサ７３の印加電圧をViと
する。抵抗１１１とサイリスタ１３１によって突入電流
防止手段を形成する。交流入力電圧源１０１は抵抗１１
１を介して全波整流器１２１の入力端子に接続される。
第３の電解コンデンサ７３の両端には全波整流器１２１
の出力端子に接続されると共に、トランスの１次巻線２
１とスイッチング素子３１との直列回路が接続される。
サイリスタ１３１のアノードは交流入力電圧源１０１と
抵抗１１１との接続点に接続され、カソードは全波整流
器１２１と抵抗１１１との接続点に接続される。
あり、１１１は抵抗であり、１２１は全波整流器であ
り、１３１はサイリスタであり、７３は第３の電解コン
デンサであり、交流入力電圧源１０１と全波整流器１２
１と第３の電解コンデンサ７３によって直流入力電圧源
を形成し、第３の電解コンデンサ７３の印加電圧をViと
する。抵抗１１１とサイリスタ１３１によって突入電流
防止手段を形成する。交流入力電圧源１０１は抵抗１１
１を介して全波整流器１２１の入力端子に接続される。
第３の電解コンデンサ７３の両端には全波整流器１２１
の出力端子に接続されると共に、トランスの１次巻線２
１とスイッチング素子３１との直列回路が接続される。
サイリスタ１３１のアノードは交流入力電圧源１０１と
抵抗１１１との接続点に接続され、カソードは全波整流
器１２１と抵抗１１１との接続点に接続される。
【００４１】第１のダイオード５１のカソードは第３の
電解コンデンサ７３とトランスの１次巻線２１との接続
点に接続され、アノードはコンデンサ４１の一端と接続
される。第２のダイオード５２とリアクトル６１の直列
回路は、第１のダイオード５１のアノードと、第３の電
解コンデンサ７３とスイッチング素子３１との接続点と
の間に、第１のダイオード５１側が第２のダイオード５
２の順方向となるように接続される。７４は第４の電解
コンデンサであり、印加電圧をVdとする。第４の電解コ
ンデンサ７４と第４のダイオード５４との直列回路が別
巻線６２の両端に接続され、第４のダイオード５４と第
４の電解コンデンサ７４との接続点にはサイリスタ１３
１のゲートが接続され、第４の電解コンデンサ７４と別
巻線６２との接続点にはサイリスタ１３１のカソードが
接続される。
電解コンデンサ７３とトランスの１次巻線２１との接続
点に接続され、アノードはコンデンサ４１の一端と接続
される。第２のダイオード５２とリアクトル６１の直列
回路は、第１のダイオード５１のアノードと、第３の電
解コンデンサ７３とスイッチング素子３１との接続点と
の間に、第１のダイオード５１側が第２のダイオード５
２の順方向となるように接続される。７４は第４の電解
コンデンサであり、印加電圧をVdとする。第４の電解コ
ンデンサ７４と第４のダイオード５４との直列回路が別
巻線６２の両端に接続され、第４のダイオード５４と第
４の電解コンデンサ７４との接続点にはサイリスタ１３
１のゲートが接続され、第４の電解コンデンサ７４と別
巻線６２との接続点にはサイリスタ１３１のカソードが
接続される。
【００４２】実施の形態３におけるスナバ回路につい
て、以下にその動作について図６を参照しながら説明す
る。
て、以下にその動作について図６を参照しながら説明す
る。
【００４３】図６は実施の形態３におけるスナバ回路の
各部の動作波形図である。なお、実施の形態１における
スナバ回路と同一の回路構成部分に関しては同一動作を
行うため、説明を省略する。
各部の動作波形図である。なお、実施の形態１における
スナバ回路と同一の回路構成部分に関しては同一動作を
行うため、説明を省略する。
【００４４】オフ状態であったスイッチング素子３１が
ターンオンし、別巻線６２の電位VbがVdとなると、第４
のダイオード５４が導通し、VbはVdにクランプされると
共にコンデンサ４１の放電も終了する。この時、別巻線
６２、第４のダイオード５４を流れる電流I54はリアク
トル６１を消磁し、第４の電解コンデンサ７４で平滑さ
れサイリスタ１３１へ供給される。
ターンオンし、別巻線６２の電位VbがVdとなると、第４
のダイオード５４が導通し、VbはVdにクランプされると
共にコンデンサ４１の放電も終了する。この時、別巻線
６２、第４のダイオード５４を流れる電流I54はリアク
トル６１を消磁し、第４の電解コンデンサ７４で平滑さ
れサイリスタ１３１へ供給される。
【００４５】第４のダイオード５４が導通している期間
では、スナバ回路に蓄えられたエネルギーはサイリスタ
１３１へ供給されるため、スイッチング素子３１には上
記エネルギーによる電流が流れ込むことはなく、従来の
回路に比べて、サイリスタ１３１に供給されたエネルギ
ー分だけスイッチング素子３１に流れ込む電流が減少
し、スイッチング素子３１における損失を低減すること
ができる。
では、スナバ回路に蓄えられたエネルギーはサイリスタ
１３１へ供給されるため、スイッチング素子３１には上
記エネルギーによる電流が流れ込むことはなく、従来の
回路に比べて、サイリスタ１３１に供給されたエネルギ
ー分だけスイッチング素子３１に流れ込む電流が減少
し、スイッチング素子３１における損失を低減すること
ができる。
【００４６】以上のように、実施の形態３によれば、従
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
来のスナバ回路ではスナバ回路に蓄えられたエネルギー
による電流がV31p>2Viの条件でなければすべてスイッチ
ング素子に流れてしまうのに対し、本発明の回路構成を
とることで、
【００４７】
【数８】
【００４８】という条件となり、ｎを大きく設定すれ
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を突入電流防
止手段に供給することができるため、スイッチング素子
を流れ込む電流が減少し、スイッチング素子における損
失が低減される。
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を突入電流防
止手段に供給することができるため、スイッチング素子
を流れ込む電流が減少し、スイッチング素子における損
失が低減される。
【００４９】
【発明の効果】以上のように本発明のスナバ回路によれ
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を負荷や制御
回路、突入電流防止手段に供給することができるため、
スイッチング素子に流れ込む電流が減少し、スイッチン
グ素子における損失が低減される。
ば、スイッチング素子のサージ電圧を十分抑制しつつ、
スナバ回路に蓄えられたエネルギーの一部を負荷や制御
回路、突入電流防止手段に供給することができるため、
スイッチング素子に流れ込む電流が減少し、スイッチン
グ素子における損失が低減される。
【図１】本発明の実施形態１におけるスナバ回路の回路
構成図
構成図
【図２】本発明の実施形態１におけるスナバ回路の各部
の動作波形図
の動作波形図
【図３】本発明の実施形態２におけるスナバ回路の回路
構成図
構成図
【図４】本発明の実施形態２におけるスナバ回路の各部
の動作波形図
の動作波形図
【図５】本発明の実施形態３におけるスナバ回路の回路
構成図
構成図
【図６】本発明の実施形態３におけるスナバ回路の各部
の動作波形図
の動作波形図
【図７】従来のスナバ回路の回路構成図
【図８】従来のスナバ回路における各部の動作波形図
１１ 直流入力電圧源 ２１ トランスの１次巻線 ２２ トランスの２次巻線 ３１ スイッチング素子 ４１ コンデンサ ５１ 第１のダイオード ５２ 第２のダイオード ５３ 第３のダイオード ５４ 第４のダイオード ６１ リアクトル ６２ 別巻線 ７１ 第１の電解コンデンサ ７２ 第２の電解コンデンサ ７３ 第３の電解コンデンサ ７４ 第４の電解コンデンサ ８１ 負荷 ９１ 制御回路 １０１ 交流入力電圧源 １１１ 抵抗 １２１ 全波整流器 １３１ サイリスタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G013 AA02 AA16 BA02 CB30 DA09 DA11 5G053 AA09 CA04 EB02 EC03 5H730 AA14 AA20 BB43 CC01 DD43 EE07 XC09
Claims (3)
- 【請求項１】直流入力電圧源の両端に、少なくとも１次
巻線と２次巻線を有するトランスの１次巻線と第１のス
イッチング素子との直列回路を接続し、前記トランスの
２次巻線の誘起電圧を整流平滑して負荷へ供給するスイ
ッチング電源の、前記トランスの１次巻線と前記第１の
スイッチング素子との接続点にコンデンサの一端を接続
し、前記コンデンサの他端に第１のダイオードのアノー
ドを接続し、前記第１のダイオードのカソードを前記直
流入力電圧源と前記１次巻線との接続点に接続し、第２
のダイオードとリアクトルとの直列回路を、前記第１の
ダイオードのアノードと、前記直流入力電圧源と前記第
１のスイッチング素子の接続点との間に、前記第１のダ
イオード側が前記第２のダイオードの順方向となるよう
に接続し、前記リアクトルに別巻線を設け、前記別巻線
の誘起電圧を整流平滑して負荷へ供給することを特徴と
したスナバ回路。 - 【請求項２】直流入力電圧源の両端に、少なくとも１次
巻線と２次巻線を有するトランスの１次巻線と第１のス
イッチング素子との直列回路を接続し、前記トランスの
２次巻線の誘起電圧を整流平滑して負荷へ供給するスイ
ッチング電源の、前記トランスの１次巻線と前記第１の
スイッチング素子との接続点にコンデンサの一端を接続
し、前記コンデンサの他端に第１のダイオードのアノー
ドを接続し、前記第１のダイオードのカソードを前記直
流入力電圧源と前記１次巻線との接続点に接続し、第２
のダイオードとリアクトルとの直列回路を、前記第１の
ダイオードのアノードと、前記直流入力電圧源と前記第
１のスイッチング素子の接続点との間に、前記第１のダ
イオード側が前記第２のダイオードの順方向となるよう
に接続し、前記リアクトルに別巻線を設け、前記別巻線
の誘起電圧を整流平滑して前記スイッチング素子を所定
の期間オンオフさせる制御回路へ供給することを特徴と
したスナバ回路。 - 【請求項３】交流入力電圧源と交流電圧の整流平滑手段
とを前記整流平滑手段への突入電流防止手段を介して接
続し、前記整流平滑手段の両端に、少なくとも１次巻線
と２次巻線を有するトランスの１次巻線と第１のスイッ
チング素子との直列回路を接続し、前記トランスの２次
巻線の誘起電圧を整流平滑して負荷へ供給するスイッチ
ング電源の、前記トランスの１次巻線と前記第１のスイ
ッチング素子との接続点にコンデンサの一端を接続し、
前記コンデンサの他端に第１のダイオードのアノードを
接続し、前記第１のダイオードのカソードを前記整流平
滑手段と前記１次巻線との接続点に接続し、第２のダイ
オードとリアクトルとの直列回路を、前記第１のダイオ
ードのアノードと、前記整流平滑手段と前記第１のスイ
ッチング素子の接続点との間に、前記第１のダイオード
側が前記第２のダイオードの順方向となるように接続
し、前記リアクトルに別巻線を設け、前記別巻線の誘起
電圧を整流平滑して前記突入電流防止手段に供給するこ
とを特徴としたスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288343A JP2002101657A (ja) | 2000-09-22 | 2000-09-22 | スナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288343A JP2002101657A (ja) | 2000-09-22 | 2000-09-22 | スナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002101657A true JP2002101657A (ja) | 2002-04-05 |
Family
ID=18771940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288343A Pending JP2002101657A (ja) | 2000-09-22 | 2000-09-22 | スナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002101657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082113A1 (en) * | 2003-03-12 | 2004-09-23 | Matsushita Electric Works, Ltd. | A dc-dc converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
| EP2477319A2 (en) | 2011-01-13 | 2012-07-18 | Fujitsu Limited | Dc-dc converter, power supply unit and an information processing apparatus |
| WO2021185559A1 (fr) * | 2020-03-17 | 2021-09-23 | Supergrid Institute | Chaine de conversion munie de circuits d'amortissement |
-
2000
- 2000-09-22 JP JP2000288343A patent/JP2002101657A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082113A1 (en) * | 2003-03-12 | 2004-09-23 | Matsushita Electric Works, Ltd. | A dc-dc converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
| US7352136B2 (en) | 2003-03-12 | 2008-04-01 | Matsushita Electric Works, Ltd. | DC-DC converter with reduced surge voltage and an electronic ballast including the converter for a discharge lamp |
| CN100397768C (zh) * | 2003-03-12 | 2008-06-25 | 松下电工株式会社 | 可减小电涌电压的直流-直流转换器及用于放电灯的包括该转换器的电子镇流器 |
| EP2477319A2 (en) | 2011-01-13 | 2012-07-18 | Fujitsu Limited | Dc-dc converter, power supply unit and an information processing apparatus |
| US20120182769A1 (en) * | 2011-01-13 | 2012-07-19 | Fujitsu Limited | Dc-dc converter, power supply unit and an information processing apparatus |
| US8693222B2 (en) | 2011-01-13 | 2014-04-08 | Fujitsu Limited | DC-DC converter, power supply unit and an information processing apparatus |
| WO2021185559A1 (fr) * | 2020-03-17 | 2021-09-23 | Supergrid Institute | Chaine de conversion munie de circuits d'amortissement |
| FR3108457A1 (fr) * | 2020-03-17 | 2021-09-24 | Supergrid Institute | Chaine de conversion munie de circuits d’amortissement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719139B2 (en) | Power supply unit | |
| JP2002369517A (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| EP1459432B1 (en) | Voltage converter for a power supply | |
| EP0665632B1 (en) | Switching power source apparatus | |
| JP2002101657A (ja) | スナバ回路 | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP3402031B2 (ja) | 直流電源装置 | |
| JP3493840B2 (ja) | 電源装置 | |
| JP4359973B2 (ja) | 電源回路 | |
| JP3100526B2 (ja) | スイッチング電源装置 | |
| JP3590160B2 (ja) | 直流電源装置 | |
| JPH10210740A (ja) | 同期整流器 | |
| JP2005192285A (ja) | スイッチング電源装置 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP2006333555A (ja) | スイッチング電源装置、及びオーディオアンプシステム | |
| JP3155882B2 (ja) | スイッチングレギュレータ | |
| JP2724258B2 (ja) | スイッチング電源装置 | |
| JP3081417B2 (ja) | スイッチング電源 | |
| JP3339558B2 (ja) | 電力変換装置 | |
| JP3263709B2 (ja) | スイッチング電源装置 | |
| JP4396108B2 (ja) | 力率改善回路 | |
| JPH08182332A (ja) | スイッチング電源 |