JP2006332698A - ノイズフィルタ実装基板 - Google Patents
ノイズフィルタ実装基板 Download PDFInfo
- Publication number
- JP2006332698A JP2006332698A JP2006204607A JP2006204607A JP2006332698A JP 2006332698 A JP2006332698 A JP 2006332698A JP 2006204607 A JP2006204607 A JP 2006204607A JP 2006204607 A JP2006204607 A JP 2006204607A JP 2006332698 A JP2006332698 A JP 2006332698A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- noise filter
- circuit board
- ground
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】 電源から負荷回路(20)に直流電源を供給すると共に、電源ライン回路を高周波ノイズを発生する負荷回路から高周波的に分離するためのノイズフィルタ実装基板である。回路基板(6)と、ノイズフィルタ(1)とを有している。電源ライン導体層(7a)は、電源に接続可能である。グランド導体層(8a)は、接地可能である。第4および第3の導体ランド(16、15)に接続され、第4および第3の導体ランド(16、15)を、電源ライン導体層(7a)およびグランド導体層(8a)と接続すること無しに、負荷回路(20)に接続するための出力電源導体(7b)および出力グランド導体(8b)をさらに有している。
【選択図】 図3
Description
図3を参照して、本発明の実施の形態1によるノイズフィルタ実装基板は、回路基板6と、回路基板6上に搭載されたノイズフィルタ1とを有している。本実施の形態においては、LSIチップ等の負荷回路20もまた、同じ回路基板6上に搭載されている。
図4を参照して、本発明の実施の形態2によるノイズフィルタ実装基板は、図3におけるグランド入力端子3およびグランド出力端子4が図4中参照符号3で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態1と同様の構成である。
図5を参照して、本発明の実施の形態3によるノイズフィルタ実装基板は、別の回路基板17上に搭載されたLSIチップ20にDC電源を供給する。回路基板17は、その上に搭載され、かつ、これに接続されたLSIチップ20の電源端子21およびグランド端子22を受容する導体ランド27および28を備えている。回路基板17はさらに、その上面上に、導体ランド27および28にそれぞれ接続された他の導体ランド30および29を備えている。
図6を参照して、本発明の実施の形態4によるノイズフィルタ実装基板は、図5におけるグランド入力端子3およびグランド出力端子4が図6中参照符号3で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態3と同様の構成である。
図7を参照して、本発明の実施の形態5によるノイズフィルタ実装基板は、O−VCCピン19およびO−GNDピン18が上方に向かって起立していると共に、回路基板17内を貫通し、回路基板17上の導体ランド30および29に接続されている点以外は、実施の形態3と同様の構成である。これにより、副基板としての回路基板17は、導体ランド30および29が回路基板6上の第3および第4の導体ランド15および16の真上に重畳するように、主基板としての回路基板6上に重畳される。
図8を参照して、本発明の実施の形態6によるノイズフィルタ実装基板は、図7におけるグランド入力端子3およびグランド出力端子4が図8中参照符号3で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態5と同様の構成である。
図9を参照して、本発明の実施の形態7によるノイズフィルタ実装基板は、VCC層7aおよびGND層8aならびにO−VCC層7bおよびO−GND層8bが内部導体層としてではなく、回路基板6の対向する上下面上に表面層として形成されている点以外は、図3に示された実施の形態1と同様の構成である。
図10を参照して、本発明の実施の形態8によるノイズフィルタ実装基板は、図9におけるグランド入力端子3およびグランド出力端子4が図10中参照符号3で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態7と同様の構成である。
図11を参照して、本発明の実施の形態9によるノイズフィルタ実装基板は、図5に示された実施の形態3の変形例であるが、図10に示された実施の形態8と同様にVCC層7aおよびGND層8aが内部導体層としてではなく表面層として形成されている点以外は、実施の形態3に似た構造である。
図12を参照して、本発明の実施の形態10によるノイズフィルタ実装基板は、図11におけるグランド入力端子3およびグランド出力端子4が図12中参照符号3で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態9と同様の構成である。
図13を参照して、本発明の実施の形態11によるノイズフィルタ実装基板は、図7に示された実施の形態5の変形例であり、実施の形態5に似た構造である。即ち、O−VCCピン19およびO−GNDピン18は、回路基板17内を貫通している。
図14を参照して、本発明の実施の形態12によるノイズフィルタ実装基板は、図13に示された実施の形態11の変形例であるが、図13におけるグランド入力端子3およびグランド出力端子4が図14中参照符号3で示される単一のグランド端子を形成するように結合されている。
1a ストリップ(金属板)
1b 誘電体部材
1d グラファイト/銀ペースト層
1c 酸化層
2 電源入力端子(入力端子)
3 グランド入力端子(グランド端子)
4 グランド出力端子(グランド端子)
5 電源出力端子(出力端子)
6、17 回路基板
7 電源ライン導体層(VCC層)
7a 電源ライン導体層(VCC層)
7b 出力電源導体層(O−VCC層)
8 グランド導体層(GND層)
8a グランド導体層(GND層)
8b 出力グランド導体層(O−GND層)
9〜12 第1〜第4のスルーホール
13〜16 第1〜第4の導体ランド
18 出力グランド導体ピン(O−GNDピン)
19 出力電源導体ピン(O−VCCピン)
20 負荷回路(LSIチップ)
21 電源端子
22 グランド端子
23、24 第5、第6の導体ランド
25、26 第5、第6のスルーホール
27〜30 導体ランド
Claims (12)
- 電源から負荷回路に直流電源を供給すると共に、電源を含む電源ライン回路を高周波ノイズを発生する負荷回路から高周波的に分離するためのノイズフィルタ実装基板であって、
第1乃至第4の導体ランドと、
前記第1の導体ランドに接続された電源ライン導体層と、
前記第2の導体ランドに接続されたグランド導体層とを有する回路基板と、
前記回路基板上に搭載されると共に、それぞれ前記第1乃至前記第4の導体ランドに接続された電源入力端子、グランド入力端子、グランド出力端子、および電源出力端子を備えたノイズフィルタとを有し、
前記電源ライン導体層は、電源に接続可能であり、
前記グランド導体層は、接地可能であり、
前記ノイズフィルタは、流入する高周波ノイズを減衰させる一方、直流は通過させるための高周波フィルタ回路を備えたノイズフィルタ実装基板において、
前記第4および前記第3の導体ランドに接続され、該第4および該第3の導体ランドを、前記電源ライン導体層および前記グランド導体層と接続すること無しに、負荷回路に接続するための出力電源導体および出力グランド導体をさらに有することを特徴とするノイズフィルタ実装基板。 - 前記グランド入力端子および前記グランド出力端子は、単一のグランド端子を形成するように、互いに結合されている請求項1に記載のノイズフィルタ実装基板。
- 前記電源ライン導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第1のスルーホールを介して前記第1の導体ランドに接続されている請求項1または2に記載のノイズフィルタ実装基板。
- 前記グランド導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第2のスルーホールを介して前記第2の導体ランドに接続されている請求項1乃至3のいずれかに記載のノイズフィルタ実装基板。
- 前記電源ライン導体層は、前記回路基板の表面上に形成されており、なおかつ、前記第1の導体ランドに接続されている請求項1、2、または4に記載のノイズフィルタ実装基板。
- 前記前記グランド導体層は、前記回路基板中の裏面上に形成されており、なおかつ、該回路基板中に形成された第3のスルーホールを介して前記第2の導体ランドに接続されている請求項1乃至3ならびに5のいずれかに記載のノイズフィルタ実装基板。
- 前記出力電源導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第4のスルーホールを介して前記第4の導体ランドに接続されている請求項1乃至6のいずれかに記載のノイズフィルタ実装基板。
- 前記出力グランド導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第5のスルーホールを介して前記第3の導体ランドに接続されている請求項1乃至7のいずれかに記載のノイズフィルタ実装基板。
- 前記出力電源導体は、前記回路基板の表面上に形成されており、なおかつ、該回路基板上で前記第4の導体ランドに接続されている請求項1乃至6ならびに8のいずれかに記載のノイズフィルタ実装基板。
- 前記出力グランド導体は、前記回路基板の裏面上に形成されており、なおかつ、該回路基板中に形成された第6のスルーホールを介して前記第3の導体ランドに接続されている請求項1乃至7ならびに9のいずれかに記載のノイズフィルタ実装基板。
- 前記負荷回路は、前記回路基板の表面上に搭載されており、なおかつ、前記出力電源導体および前記出力グランド導体に接続されている請求項1乃至10のいずれかに記載のノイズフィルタ実装基板。
- 前記ノイズフィルタは、分布定数型である請求項1乃至11のいずれかに記載のノイズフィルタ実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204607A JP4795154B2 (ja) | 2002-03-19 | 2006-07-27 | ノイズフィルタ実装基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002076318 | 2002-03-19 | ||
JP2002076318 | 2002-03-19 | ||
JP2006204607A JP4795154B2 (ja) | 2002-03-19 | 2006-07-27 | ノイズフィルタ実装基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003075907A Division JP3868386B2 (ja) | 2002-03-19 | 2003-03-19 | ノイズフィルタ実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332698A true JP2006332698A (ja) | 2006-12-07 |
JP4795154B2 JP4795154B2 (ja) | 2011-10-19 |
Family
ID=37553972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204607A Expired - Lifetime JP4795154B2 (ja) | 2002-03-19 | 2006-07-27 | ノイズフィルタ実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4795154B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216541A (ja) * | 1993-01-19 | 1994-08-05 | Nippondenso Co Ltd | プリント基板 |
JPH07154076A (ja) * | 1993-11-30 | 1995-06-16 | Nec Gumma Ltd | 多層プリント基板のemi対策法 |
JPH11150343A (ja) * | 1997-11-18 | 1999-06-02 | Advantest Corp | ノイズ抑制回路とそのプリント配線板 |
JP2001015885A (ja) * | 1999-07-02 | 2001-01-19 | Murata Mfg Co Ltd | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 |
JP2001060770A (ja) * | 1999-08-23 | 2001-03-06 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2001267702A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Xerox Co Ltd | プリント配線基板 |
-
2006
- 2006-07-27 JP JP2006204607A patent/JP4795154B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216541A (ja) * | 1993-01-19 | 1994-08-05 | Nippondenso Co Ltd | プリント基板 |
JPH07154076A (ja) * | 1993-11-30 | 1995-06-16 | Nec Gumma Ltd | 多層プリント基板のemi対策法 |
JPH11150343A (ja) * | 1997-11-18 | 1999-06-02 | Advantest Corp | ノイズ抑制回路とそのプリント配線板 |
JP2001015885A (ja) * | 1999-07-02 | 2001-01-19 | Murata Mfg Co Ltd | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 |
JP2001060770A (ja) * | 1999-08-23 | 2001-03-06 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2001267702A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Xerox Co Ltd | プリント配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4795154B2 (ja) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8184447B2 (en) | Multi-layer electronic part built-in board | |
EP0949754A2 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
JPH02187093A (ja) | 印刷配線板 | |
JP4163818B2 (ja) | 内部整合型トランジスタ | |
EP0660649B1 (en) | Mounting structure for electronic component | |
US6809583B2 (en) | Electronic device for supplying DC power and having noise filter mounted with excellent noise reduction | |
JP2007128939A (ja) | 高周波モジュール | |
JP3868386B2 (ja) | ノイズフィルタ実装基板 | |
JP2000223905A (ja) | 電子装置 | |
JP4795154B2 (ja) | ノイズフィルタ実装基板 | |
JPH08162883A (ja) | Emiフィルタ | |
US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
CN112272043A (zh) | 减小干扰的无线通信电路 | |
US8536960B2 (en) | Filter structure | |
JPH03258101A (ja) | 回路基板 | |
JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
CN214177305U (zh) | 减小干扰的无线通信电路 | |
JP5960622B2 (ja) | 高周波rf回路 | |
US20060139123A1 (en) | Resistive capacitor structure for anti-resonance reduction | |
WO2021251354A1 (ja) | フィルタ回路 | |
US20220384089A1 (en) | Circuit substrate | |
JP2002184898A (ja) | 高周波モジュール | |
JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
CN112272042A (zh) | 一种减少干扰的无线通信电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4795154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |