JP2006332649A - 垂直構造半導体発光素子およびその製造方法 - Google Patents

垂直構造半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2006332649A
JP2006332649A JP2006137590A JP2006137590A JP2006332649A JP 2006332649 A JP2006332649 A JP 2006332649A JP 2006137590 A JP2006137590 A JP 2006137590A JP 2006137590 A JP2006137590 A JP 2006137590A JP 2006332649 A JP2006332649 A JP 2006332649A
Authority
JP
Japan
Prior art keywords
emitting device
light emitting
layer
semiconductor light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006137590A
Other languages
English (en)
Other versions
JP4452253B2 (ja
Inventor
Myong Soo Cho
明 洙 趙
Masayoshi Koike
正好 小池
Kyeong Ik Min
庚 ▲翼▼ 閔
Se Hwan Ahn
世 煥 安
Hee Seok Park
煕 錫 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006332649A publication Critical patent/JP2006332649A/ja
Application granted granted Critical
Publication of JP4452253B2 publication Critical patent/JP4452253B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】本発明は、クラック発生が抑制された高品質の垂直構造半導体発光素子及びその製造方法を提供する。
【解決手段】本発明による垂直構造半導体発光素子は、Si−Al合金基板と、上記Si−Al合金基板上に順次積層されているp型III−V族化合物半導体層、活性層及びn型III−V族化合物半導体層を含む。
【選択図】図2

Description

本発明は、化合物半導体発光素子及びその製造方法に関するもので、特にクラックなどの欠陥発生が抑制された垂直構造III−V族化合物半導体発光素子及びその製造方法に関するものである。
AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるGaN系半導体は、青色、紫外線領域の発光に好適な化合物半導体物質として、青色または緑色発光ダイオード(LED)素子に用いられている。一般的に用いるGaN系LEDは、サファイア基板上に順次成長されたn型GaN系半導体層、活性層及びp型GaN系半導体層と2個の電極(n側電極及びp側電極)とを含む。成長用基板として用いられるサファイア基板は、絶縁性物質であるため、上記2個の電極は水平に配置する。このような水平構造GaN系LEDでは、2個の電極が両方とも素子の上部に配置されているため、LED素子の面積が広くなければならない。また、電流拡散のための透明電極とn側電極が互いに隣接して位置しているため、静電気による欠陥に脆弱である。
上記した短所を持つ水平構造GaN系LEDの代りに、最近ではGaN系半導体成長用基板として、伝導性SiC基板を用いた垂直構造GaN系LEDが使用されている。しかし、この場合、高価なSiC基板を使用せざるを得ないとの問題が生じる。さらに他の形態の垂直構造GaN系LEDは、伝導性基板の接合工程とサファイア基板の分離工程を通じて製造される。例えば、韓国公開特許公報10−2004−0058479号では、導電性接着層によってGaN系半導体層に接合されたSi基板などの導電性基板を含む垂直構造GaN系LEDを開示している。
図1は、従来の垂直構造GaN系発光素子の一例を示す断面図である。図1を参照すれば、垂直構造GaN系発光素子10は、n側電極17の下に形成されたn型GaN系半導体層16、活性層15、p型GaN系半導体層14及び金属反射層13を含む。また、金属反射層13の下には導電性接合層12によって導電性基板11が接合されている。該導電性基板には、熱伝導度が比較的優れたSi基板を用いる。上記垂直構造GaN系発光素子10は、水平構造GaN系発光素子に比べ、より改善された発光効率、放熱特性及び静電気耐性を示し、より小さいチップ面積を有する。かかる垂直構造GaN系発光素子10を製造するためには、成長用基板であるサファイア基板(図示せず)上にGaN系半導体層14、15、16と金属反射層13を形成した後、導電性接合層12を利用して導電性基板11を接合し、レーザーの照射によりサファイア基板を分離及び除去する工程を経る。
しかし、レーザーの照射によるサファイア基板分離(以下、レーザーリフトオフ(laser lift off)と呼ぶ)時、GaN系半導体層にクラックなどの過多な欠陥が発生してしまう。これは、導電性基板11材料であるSiの熱膨脹係数(約2.6ppm/K)がサファイア基板の熱膨張係数(6ないし7ppm/K)よりはるかに小さいことに起因する。
具体的に説明すれば、約200ないし400℃の温度で導電性接合層12を利用して導電性基板11を金属反射層13に接合した後、常温で冷却させれば、Siから成る導電性基板11は小さく収縮するのに対し、サファイア基板は著しく収縮する。これにより、サファイア基板には大きな引張力(tensile stress)が加わり、導電性基板11とサファイア基板は曲がってしまう。このように引張力により曲がった状態でレーザーの照射によってサファイア基板を分離してしまうと、サファイア基板とGaN系半導体層間との界面に機械的衝撃が加えられGaN系半導体層上に過多なクラックが生じるようになる。成長用基板の分離時に生じるクラック問題は、GaN系半導体LEDのみならず、AlGaInP系半導体またはAlGaAs系半導体などIII−V族化合物半導体を使用した垂直構造発光素子の製造工程でも発生する。
本発明は、上記した問題点を解決するためのものであって、本発明の目的は、クラック発生が抑制された垂直構造半導体発光素子を提供することである。
さらに、本発明の他の目的は、成長用基板分離時のクラック発生を抑制することのできる垂直構造半導体発光素子の製造方法を提供することである。
上記した技術的課題を達成するために、本発明による垂直構造半導体発光素子は、Si−Al合金基板と、上記Si−Al合金基板上に順次積層されているp型III−V族化合物半導体層、活性層及びn型III−V族化合物半導体層とを含む。
好ましくは、上記Si−Al合金基板は、Siを50ないし90重量%含む。さらに好ましくは、上記Si−Al合金基板は、Siを60ないし80重量%含む。さらにまた好ましくは、上記Si−Al合金基板は、Siを70ないし75重量%含む。
本発明の好ましい実施形態によれば、上記Si−Al合金基板と上記p型III−V族化合物半導体層との間には、導電性接合層がさらに含まれている。好ましくは、上記導電性接合層はAuから成っている。上記導電性接合層はAu/Ge、Au/In、Au/SnまたはPb/Snなどの共融金属(eutectic metal)から成ることもできる。その他にも、上記導電性接合層は導電性有機物質から成っても良い。
本発明の好ましい実施形態によれば、上記導電性接合層と上記p型III−V族化合物半導体層との間に形成された金属反射層をさらに含んでいる。好ましくは、上記金属反射層はAu、Ag、Al、Rh及びいずれか2種以上の合金で構成された群より選択された金属から成ることができる。
本発明の一実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成る。他の実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成る。さらに他の実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGa(1−x)As(0≦x≦1)系半導体材料から成る。
本発明の他の目的を達成するために、本発明による垂直構造半導体発光素子の製造方法は、成長用基板上にn型III−V族化合物半導体層、活性層及びp型III−V族化合物半導体層を順次形成する段階と、上記p型III−V族化合物半導体層上にSi−Al合金基板を接合する段階と、上記III−V族化合物半導体層から上記成長用基板を分離する段階とを含む。
好ましくは、上記Si−Al合金基板はSiを50ないし90重量%含んだSi−Al合金基板を用いる。さらに好ましくは、上記Si−Al合金基板は、Siを60ないし80重量%含んだSi−Al合金基板を用いる。さらにまた好ましくは、上記Si−Al合金基板はSiを70ないし75重量%含んだSi−Al合金基板を用いる。
本発明の好ましい実施形態によれば、上記Si−Al合金基板を接合する段階は、導電性接合層を利用して上記p型III−V族化合物半導体層上に上記Si−Al合金基板を接合することにより行われる。この場合、上記導電性接合層はAuを用いることが好ましい。上記導電性接合層では、Au/Ge、Au/In、Au/Sn、Pb/Snなどの共融金属(eutectic metal)を用いることができる。その他にも上記導電性接合層として導電性有機物質を使用しても良い。
本発明の好ましい実施形態によれば、上記p型III−V族化合物半導体層を形成する段階と導電性接合層を利用して上記Si−Al合金基板を接合する段階の間に、上記p型III−V族化合物半導体層上に金属反射層を形成する段階をさらに含む。上記金属反射層は、例えば、Au、Al、Ag、又はRhなどから形成され得る。
別の方案として、上記Si−Al合金基板を接合する段階は、上記Si−Al合金基板を上記p型III−V族化合物半導体層上に直接接合(direct bonding)することにより行うこともできる。この場合、別の接合媒介層なしに上記Si−Al合金基板を上記p型III−V族化合物半導体層が互いに接着される。
本発明の一実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成り、上記成長用基板ではサファイア基板を用いる。本発明の他の実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成り、上記成長用基板はGaAs基板を用いる。本発明のさらに他の実施形態によれば、上記p型及びn型III−V族化合物半導体層と活性層は、AlGa(1−x)As(0≦x≦1)半導体材料から成り、上記成長用基板はGaAs基板を用いる。
本発明の好ましい実施形態によれば、上記成長用基板を分離する段階は、レーザーリフトオフによって行われる。
本発明によれば、伝導性基板としてSi−Al合金基板を用いることによって、クラック発生の少ない高品質の垂直構造半導体発光素子が得られる。これとともに、Si−Al合金基板は優れた熱伝導度を有しているため、本発明の垂直構造半導体発光素子は優れた熱放出特性を示すようになる。
しかも、化合物半導体から成る発光構造物の熱膨脹係数とSi−Al合金基板間の熱膨脹係数差が大きくないので、発光素子のパッケージ工程においてダイボンディングやワイヤボンディングのための温度要件が緩和される。これにより、発光素子のパッケージ歩留まりがさらに改善される。さらに、Si−Al合金基板は低コストで容易に得ることができるので、発光素子製造のコストダウン効果を得ることができる。
以下、添付された図面を用いて本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲が以下に説明する実施形態に限定されるわけではない。本発明の実施形態は、当業界において平均的な知識を有する者にとって本発明をより完全に説明するために提供されるものである。したがって、図面における要素等の形状及び大きさなどは、より明確な説明のために誇張されることができ、図面上の同一符号で表される要素は同じ要素である。
図2は、本発明の一実施形態による垂直構造半導体発光素子を示す断面図である。図2を参照すれば、垂直構造半導体発光素子100は、SiとAlの合金から成る基板(以下、‘Si−Al合金基板’と呼ぶ)101を含む。Si−Al合金基板101上には、導電性接合層102、金属反射層103、p型半導体層104、活性層105及びn型半導体層106が順次積層されている。上記p型及びn型半導体層104、106、並びに活性層105はGaN系半導体、即ち、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成り、発光構造物を形成する。n型半導体層106上には、n側電極107が設けられている。
上記垂直構造半導体発光素子100は、従来と異なって伝導性基板としてSi−Al合金基板101を用いる。このようなSi−Al合金は、熱膨脹係数、熱伝導度、機械的加工性及び価格の側面において非常に有用な長所を提供する。即ち、下表1に表しているように、Si−Al合金は合金内に含有されたSiとAlの造成比によって多様に調節され得る熱膨脹係数を示す。
上記表1に表しているように、Si−Al合金が60ないし80重量%のSiを含む場合、Si−Al合金の熱膨脹係数は25℃で約5ないし9ppm/K程度となる。このような熱膨脹係数は、サファイア基板の熱膨脹係数(約6ないし7ppm/K)と非常に類似する。従って、60ないし80重量%のSiを含んだSi−Al合金基板を用いて垂直構造半導体発光素子を作製すれば、従来技術において伝導性基板の接合工程とレーザーの照射による、サファイア基板の分離工程時に発生した基板の曲がり現象と発光構造物におけるクラックの発生現象を、著しく抑制することができる。これにより、クラックなどの欠陥の少ない高品質の垂直構造半導体発光素子が得られる。
本発明者は、実験の結果、Si−Al合金基板101内に含有されたSiの含量が50ないし90重量%の場合でも、従来の垂直構造発光素子(図1参照)に比してクラックが非常に抑制された垂直構造半導体発光素子を得た。しかし、クラック発生をさらに抑制するためSi−Al合金基板の熱膨脹係数は、サファイア基板の熱膨脹係数に近いほど良い。好ましくは、Si−Al合金基板101は、Siを60ないし80重量%含む。さらに好ましくは、Si−Al合金基板101はSiを70ないし75重量%含む。
また、Si−Al合金基板101の熱伝導度は、120ないし180W/m・Kであって、Si基板のように熱放出特性が優れる。しかも、高圧でSiとAlを溶融させることにより、Si−Al合金基板を容易に作製することができるので、Si−Al合金基板を低コストで容易に得ることができる。これにより、Si−Al合金基板101を用いて製造された垂直構造半導体発光素子100は優れた熱放出特性を示し、その製造コストも従来に比べ低く収まる。さらに、Si−Al合金基板101とGaN系半導体から成る発光構造物104、105、106間の熱膨脹係数の差が大きくないので、発光素子100のパッケージ工程でダイボンディングやワイヤボンディング時に、280℃以上の温度で発光素子の基板接合面の損傷のない高温工程が可能である。これにより、ダイ接合工程の工程基準が緩和され、パッケージの歩留まりが向上する。
図2を参照すれば、導電性接合層102と上記p型半導体層104との間に介在された金属反射層103は、半導体層から入射した光を上方向に反射させることにより輝度をさらに増加させる。好ましくは、上記金属反射層は、高反射率の金属、例えばAu、Ag、Al、Rh及びいずれか2種以上の合金で構成された群より選択された金属から成ることができる。しかし、上記金属反射層103は、本発明の必須要素ではなく、必要に応じて省略しても良い。
導電性接合層102は、後述するように、Si−Al合金基板101を発光構造物に接合させる役割を果たす。好ましくは、導電性接合層102ではAu層を用いる。その他にも導電性接合層102として、Au/Ge、Au/In、Au/Sn、Pb/Snなどの共融金属(eutectic metal)から成ることもできる。導電性接合層102として導電性有機物質を用いることもできる。
本実施形態では、発光素子100が導電性接合層102を含んでいるが、別の方案として、導電性接合層102なしにSi−Al合金基板101がp型半導体層104上に直接接合されることも可能である。
本実施形態では、AlGaIn(1−x−y)N半導体材料を用いてGaN系半導体発光素子について説明したが、別のIII−V族化合物半導体材料を用いた垂直構造発光素子に対しても本発明が適用され得る。例えば、上記p型及びn型半導体層104、106と活性層105は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成ることもできる。さらに他の実施形態として、上記p型及びn型半導体層104、106と活性層105は、AlGa(1−x)As(0≦x≦1)半導体材料から成ることができる。いずれの実施形態でも本発明では伝導性基板としてSi−Al合金基板を用いる。
以下、図3ないし図8を参照して、本発明の好ましい実施形態による垂直構造半導体発光素子の製造方法を説明する。先ず、図3を参照すれば、成長用基板としてサファイア基板150を用意する。その後、図4に示しているようにサファイア基板150上にAlGaIn(1−x−y)N半導体材料から成るn型半導体層106、活性層105及びp型半導体層104を順次成長させる。
次に、図5に示しているように、p型半導体層104上に金属反射層103を形成する。該金属反射層103は、高反射率の金属材料、例えばAu、Al、Ag、またはRhから形成され得る。
次に、図6に示しているように、導電性接合層102を利用して金属反射層103上にSi−Al合金基板101を接合する。上記導電性接合層102では、Auを用いることが好ましい。導電性接合層102として、Au/Ge、Au/In、Au/Sn、Pb/Snなどの共融金属(eutectic metal)を用いることもできる。その他にも導電性接合層102として導電性有機物質を用いても良い。Si−Al合金基板101の接合時の温度は、導電性接合層102の種類によって異なるが、例えばAuから成る導電性接合層102を用いる場合、300ないし400℃の高温でSi−Al合金基板101を接合することができる。
上記Si−Al合金基板101は導電性基板として、後続のサファイア基板150の分離工程時、保持基板の役割を果たす。先述したように、上記Si−Al合金基板101では、Siを50ないし90重量%含んだSi−Al合金基板を用いる。さらに好ましくは、上記Si−Al合金基板101はSiを60ないし80重量%含んだSi−Al合金基板を使用する。さらにまた、好ましくは、上記Si−Al合金基板101はSiを70ないし75重量%含んだSi−Al合金基板を用いる。
本実施形態では、導電性接合層102を使用してSi−Al合金基板101を接合するが、別の方案として、Si−Al合金基板101を上記p型III−V族化合物半導体層104上に直接接合(direct bonding)することもできる。例えば、p型半導体層104とSi−Al合金基板101を400ないし500℃で加熱した状態でSi−Al合金基板101をp型半導体層104に押し当てることにより直接接合することができる。この場合、別の接合媒介層なしにSi−Al合金基板101とp型III−V族化合物半導体層104が互いに接着され得る。
このように、300℃以上の高温でSi−Al合金基板101の接合工程を行っても、Si−Al合金基板101の熱膨脹係数はサファイア基板150の熱膨脹係数とは大きな差がないので、従来のような基板の曲がり現象が発生しない。即ち、Si−Al合金基板101の接合工程完了後、その結果物を常温で冷却させても、サファイア基板150には大きな引張力が加わらなくなる。
次に、図7に示してようにサファイア基板150とn型半導体層106との間に界面にレーザーを照射して(レーザーリフトオフを利用して)、サファイア基板150をn型半導体層106から分離する。先述したように、Si−Al合金基板接合後でも基板の曲がり現象は発生しないので、サファイア基板150を分離してもクラックなどの欠陥はほとんど発生しない。
次に、図8に示しているように、サファイア基板150の分離によって露出されたn型半導体層106上にn側電極107を設ける。これにより、本発明の好ましい実施形態による垂直構造半導体発光素子100が得られる。本実施形態では、成長用基板としてサファイア基板150を用い、発光構造物としてAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料を使用したが、本発明がこれに限定されるわけではない。
例えば、本発明の他の実施形態として、サファイア基板150の代りにGaAs基板を用いて成長用基板を用意し、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料の代わりにAlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料を用いて発光構造物(p型及びn型半導体層と活性層)を形成することもできる。また、さらに他の実施形態として、サファイア基板150の代りにGaAs基板を用いて成長用基板を用意し、AlGa1−xAs(0≦x≦1)半導体材料を用いて発光構造物を形成することもできる。いずれの実施形態でも、本発明では発光構造物に接合される伝導性基板としてSi−Al合金基板101を用いる。GaAs基板の熱膨脹係数は、約6ないし7ppm/Kであるので、伝導性基板として従来のSi基板の代りに(GaAs基板と類似する熱膨脹係数を有する)Si−Al合金基板を用いることによって、基板接合工程時の基板の曲がり現象や基板分離工程時のクラックの発生現象を抑制することが可能となる。
本発明者は、本発明によるクラック発生の抑制効果を確認するために、Si基板(図1の図面符号11参照)の接合及びサファイア基板の分離工程(従来技術)を行う一方、Si−Al合金基板(図2の図面符号101参照)の接合及びサファイア基板の分離工程(本発明)を行った。このような伝導性基板の接合及びサファイア基板の分離工程後のn型半導体層の表面写真が図9及び図10に示されている。
図9は、本発明によって、p型GaN層にSi−Al合金基板を接合しサファイア基板を分離した後、露出されたn型GaN層106の表面の光学顕微鏡写真である。図10は、従来技術に従って、p型GaN層にSi基板を接合してサファイア基板を分離した後、露出されたn型GaN層16の表面の光学顕微鏡写真である。サファイア基板の分離は、全てレーザーリフトオフによって行われる。図9及び図10に示しているように、n型GaN層106、16は個別素子別に分離されている状態にあり、n型GaN層106、16との周囲には個別素子別に分離されていない導電性接合層102、12が示されている。
図9に示しているように、Si−Al合金基板を用いた場合には、n型GaN層106にクラックがほとんど見つからなかった。その反面、図10に示しているように、Si基板を用いた場合にはn型GaN層16に相当数のクラック等が見出された。特に、角部分において過多なクラックが発生することがより明らかとなった。このように、Si−Al合金基板を用いて基板接合及び基板分離工程を行われば、クラック発生を著しく減少させることが可能となる。
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された請求範囲によって限定する。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは、当技術分野の通常の知識を有する者にとって自明であるであろう。
従来の垂直構造半導体発光素子の一例を示す断面図である。 本発明の一実施形態による垂直構造半導体発光素子を示す断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による垂直構造半導体発光素子の製造方法を説明するための断面図である。 本発明の一実施形態による製造工程中、サファイア基板の除去によって露出されたn型GaN系半導体層の表面の光学顕微鏡写真である。 従来技術による製造工程中、サファイア基板の除去によって露出されたn型GaN系半導体層の表面の光学顕微鏡写真である。
符号の説明
101 Si−Al合金基板
102 導電性接合層
103 金属反射層
104 p型半導体層
105 活性層
106 n型半導体層
107 n側電極

Claims (27)

  1. Si−Al合金基板と、
    上記Si−Al合金基板上に順次積層されているp型III−V族化合物半導体層、活性層及びn型III−V族化合物半導体層と、
    を含むことを特徴とする垂直構造半導体発光素子。
  2. 上記Si−Al合金基板は、Siを50ないし90重量%含むことを特徴とする請求項1に記載の垂直構造半導体発光素子。
  3. 上記Si−Al合金基板は、Siを60ないし80重量%含むことを特徴とする請求項1に記載の垂直構造半導体発光素子。
  4. 上記Si−Al合金基板は、Siを70ないし75重量%含むことを特徴とする請求項1に記載の垂直構造半導体発光素子。
  5. 上記Si−Al合金基板と上記p型III−V族化合物半導体層との間に、導電性接合層をさらに含むことを特徴とする請求項1に記載の垂直構造半導体発光素子。
  6. 上記導電性接合層は、Auから成ることを特徴とする請求項5に記載の垂直構造半導体発光素子。
  7. 上記導電性接合層は、Au/Ge、Au/In、Au/SnまたはPb/Snから成ることを特徴とする請求項5に記載の垂直構造半導体発光素子。
  8. 上記導電性接合層は、導電性有機物質から成ることを特徴とする請求項5に記載の垂直構造半導体発光素子。
  9. 上記導電性接合層と上記p型III−V族化合物半導体層との間に形成された金属反射層をさらに含んでいることを特徴とする請求項5に記載の垂直構造半導体発光素子。
  10. 上記金属反射層は、Au、Ag、Al、Rh及びいずれか2種以上の合金で構成された群より選択された金属から成ることを特徴とする請求項9に記載の垂直構造半導体発光素子。
  11. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成ることを特徴とする請求項1に記載の垂直構造半導体発光素子。
  12. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成ることを特徴とする請求項1に記載の垂直構造半導体発光素子。
  13. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGa(1−x)As(0≦x≦1)系半導体材料から成ることを特徴とする請求項1に記載の垂直構造半導体発光素子。
  14. 成長用基板上にn型III−V族化合物半導体層、活性層及びp型III−V族化合物半導体層を順次形成する段階と、
    上記p型III−V族化合物半導体層上にSi−Al合金基板を接合する段階と、
    上記成長用基板を上記III−V族化合物半導体層から分離する段階と、
    を含むことを特徴とする垂直構造半導体発光素子の製造方法。
  15. 上記Si−Al合金基板は、Siを50ないし90重量%含んだSi−Al合金基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  16. 上記Si−Al合金基板は、Siを60ないし80重量%含んだSi−Al合金基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  17. 上記Si−Al合金基板は、Siを70ないし75重量%含んだSi−Al合金基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  18. 上記Si−Al合金基板を接合する段階は、導電性接合層を利用して上記p型III−V族化合物半導体層上に上記Si−Al合金基板を接合することにより行われることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  19. 上記導電性接合層は、Auを用いることを特徴とする請求項18に記載の垂直構造半導体発光素子の製造方法。
  20. 上記導電性接合層は、Au/Ge、Au/In、Au/SnまたはPb/Snを用いることを特徴とする請求項18に記載の垂直構造半導体発光素子の製造方法。
  21. 上記導電性接合層は、導電性有機物質を用いることを特徴とする請求項18に記載の垂直構造半導体発光素子の製造方法。
  22. 上記p型III−V族化合物半導体層を形成する段階と、導電性接合層を利用して上記Si−Al合金基板を接合する段階との間に、上記p型III−V族化合物半導体層上に金属反射層を形成する段階をさらに含むことを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  23. 上記Si−Al合金基板を接合する段階は、上記Si−Al合金基板を上記p型III−V族化合物半導体層上に直接接合することにより行われることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  24. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成り、上記成長用基板ではサファイア基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  25. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGaIn(1−x−y)P(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体材料から成り、上記成長用基板ではGaAs基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  26. 上記p型及びn型III−V族化合物半導体層と活性層は、AlGa(1−x)As(0≦x≦1)半導体材料から成り、上記成長用基板ではGaAs基板を用いることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
  27. 上記成長用基板を分離する段階は、レーザーリフトオフによって行われることを特徴とする請求項14に記載の垂直構造半導体発光素子の製造方法。
JP2006137590A 2005-05-23 2006-05-17 垂直構造半導体発光素子およびその製造方法 Expired - Fee Related JP4452253B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043228A KR100638825B1 (ko) 2005-05-23 2005-05-23 수직구조 반도체 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006332649A true JP2006332649A (ja) 2006-12-07
JP4452253B2 JP4452253B2 (ja) 2010-04-21

Family

ID=36686028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137590A Expired - Fee Related JP4452253B2 (ja) 2005-05-23 2006-05-17 垂直構造半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US20060268955A1 (ja)
EP (2) EP1727215A3 (ja)
JP (1) JP4452253B2 (ja)
KR (1) KR100638825B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147672A (ja) * 2006-12-08 2008-06-26 Samsung Electro-Mechanics Co Ltd 垂直構造led素子及びその製造方法
JP2010114411A (ja) * 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
WO2011077748A1 (ja) * 2009-12-24 2011-06-30 Dowaエレクトロニクス株式会社 バーチカル型iii族窒化物半導体発光素子およびその製造方法
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
KR101423908B1 (ko) * 2012-12-11 2014-07-28 광전자 주식회사 텍스처된 n형 AlAs 전류 확산층을 가진 웨이퍼 본딩형 AlGaInP 발광다이오드 및 제조 방법
WO2024034480A1 (ja) * 2022-08-10 2024-02-15 信越半導体株式会社 マイクロled用接合型ウェーハの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116191A (ja) * 1995-10-09 1997-05-02 Temic Telefunken Microelectron Gmbh 発光ダイオードの製造方法
JPH10270761A (ja) * 1997-01-24 1998-10-09 Rohm Co Ltd 半導体発光素子およびその製法
JP2005108863A (ja) * 2002-12-27 2005-04-21 Samsung Electro Mech Co Ltd 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205055A (ja) * 1988-02-12 1989-08-17 Sumitomo Electric Ind Ltd 半導体装置用基板材料
JP2828553B2 (ja) * 1992-12-17 1998-11-25 京セラ株式会社 半導体装置
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3493844B2 (ja) * 1994-11-15 2004-02-03 住友電気工業株式会社 半導体基板材料とその製造方法及び該基板を用いた半導体装置
JP4080030B2 (ja) * 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
JPH1022494A (ja) 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
EP1065734B1 (en) 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
KR100453518B1 (ko) * 2001-11-01 2004-10-20 한국과학기술연구원 반도체 소자용 박스형 구조재용 Si-Al 합금의 제조방법
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20040056350A1 (en) * 2002-09-24 2004-03-25 Medtronic, Inc. Electrical connection through nonmetal
CN100530705C (zh) * 2003-01-31 2009-08-19 奥斯兰姆奥普托半导体有限责任公司 用于制造一个半导体元器件的方法
JP4174823B2 (ja) * 2003-03-27 2008-11-05 サンケン電気株式会社 半導体発光装置
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
KR100554431B1 (ko) 2003-11-05 2006-02-22 기륭전자 주식회사 차량 위성 디지털 오디오 라디오방송 수신기용 어댑터 및그러한 어댑터를 구비한 차량용 오디오 시스템
US6884646B1 (en) * 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116191A (ja) * 1995-10-09 1997-05-02 Temic Telefunken Microelectron Gmbh 発光ダイオードの製造方法
JPH10270761A (ja) * 1997-01-24 1998-10-09 Rohm Co Ltd 半導体発光素子およびその製法
JP2005108863A (ja) * 2002-12-27 2005-04-21 Samsung Electro Mech Co Ltd 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753910B2 (en) 2006-12-08 2014-06-17 Samsung Electronics Co., Ltd. Vertical structure LED device and method of manufacturing the same
JP2008147672A (ja) * 2006-12-08 2008-06-26 Samsung Electro-Mechanics Co Ltd 垂直構造led素子及びその製造方法
US8309970B2 (en) 2006-12-08 2012-11-13 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
JP2010114411A (ja) * 2008-11-06 2010-05-20 Samsung Electro-Mechanics Co Ltd 化合物半導体発光素子及びその製造方法
KR101004858B1 (ko) 2008-11-06 2010-12-28 삼성엘이디 주식회사 화합물 반도체 발광 소자 및 그 제조방법
US8916402B2 (en) 2008-11-06 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
WO2011077748A1 (ja) * 2009-12-24 2011-06-30 Dowaエレクトロニクス株式会社 バーチカル型iii族窒化物半導体発光素子およびその製造方法
JP2011151393A (ja) * 2009-12-24 2011-08-04 Dowa Electronics Materials Co Ltd バーチカル型iii族窒化物半導体発光素子およびその製造方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
JPWO2013105634A1 (ja) * 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US10103021B2 (en) 2012-01-12 2018-10-16 Shin-Etsu Chemical Co., Ltd. Thermally oxidized heterogeneous composite substrate and method for manufacturing same
KR101423908B1 (ko) * 2012-12-11 2014-07-28 광전자 주식회사 텍스처된 n형 AlAs 전류 확산층을 가진 웨이퍼 본딩형 AlGaInP 발광다이오드 및 제조 방법
WO2024034480A1 (ja) * 2022-08-10 2024-02-15 信越半導体株式会社 マイクロled用接合型ウェーハの製造方法

Also Published As

Publication number Publication date
US20060268955A1 (en) 2006-11-30
EP1727215A3 (en) 2010-10-06
KR100638825B1 (ko) 2006-10-27
JP4452253B2 (ja) 2010-04-21
EP1727215A2 (en) 2006-11-29
EP2439798A1 (en) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4452253B2 (ja) 垂直構造半導体発光素子およびその製造方法
US20140213003A1 (en) Gan type light emitting diode device and method of manufacturing the same
JP2010186829A (ja) 発光素子の製造方法
WO2010095361A1 (ja) 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
KR20040058479A (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
WO2010095353A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2009141093A (ja) 発光素子及び発光素子の製造方法
US20050285130A1 (en) Light emitting diode having an adhesive layer and manufacturing method thereof
US8916402B2 (en) Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same
JP2010263050A (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
KR100774198B1 (ko) 수직형 발광 소자
KR101172950B1 (ko) 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
JP2007067184A (ja) Ledパッケージ
KR20100109169A (ko) 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드
JP5586372B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2007115941A (ja) 窒化ガリウム系化合物半導体及び発光素子
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5361569B2 (ja) 半導体発光素子及びその製造方法
JP5165633B2 (ja) 化合物半導体発光素子及びその製造方法
KR100684537B1 (ko) 발광다이오드 및 그 제조 방법
JP5258285B2 (ja) 半導体発光素子
KR20090015712A (ko) 수직구조 발광다이오드 소자의 제조방법
KR100600374B1 (ko) 수직형 발광 다이오드 어레이 패키지 및 그 제조방법
JP2012142626A (ja) 発光素子及び発光素子の製造方法
KR20100035641A (ko) 실리콘 카바이드 기반의 발광소자용 기판 및 이를 이용한 발광소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees