JPH10270761A - 半導体発光素子およびその製法 - Google Patents
半導体発光素子およびその製法Info
- Publication number
- JPH10270761A JPH10270761A JP11807397A JP11807397A JPH10270761A JP H10270761 A JPH10270761 A JP H10270761A JP 11807397 A JP11807397 A JP 11807397A JP 11807397 A JP11807397 A JP 11807397A JP H10270761 A JPH10270761 A JP H10270761A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light emitting
- substrate
- layer
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
もしくはなくすることにより、LEDチップの厚さを薄
くし、薄型化した半導体発光素子およびそれを製造する
方法を提供する。 【解決手段】 発光層を形成すべく半導体層3、4、5
が積層される発光素子チップ30を有し、前記発光素子
チップの前記半導体層が積層される方向の厚さが50μ
m以下に形成されている。チップ型発光素子とする場合
は、両端部に端子電極32、33が設けられた絶縁性基
板31と、該絶縁性基板上にマウントされると共に一方
の電極(n側電極9)が前記端子電極の一方32と電気
的に接続される発光素子チップ30と、該発光素子チッ
プの他方の電極(p側電極8)を前記端子電極の他方3
3と電気的に接続するワイヤ34と、前記発光素子チッ
プの周囲を被覆する樹脂パッケージ35からなってい
る。
Description
半導体層が積層される半導体発光素子チップの薄型化に
関する。さらに詳しくは、半導体層が積層される方向の
厚さを非常に薄くし、発光面積を充分に確保した高輝度
で超薄型の半導体発光素子およびその製法に関する。
(以下、LEDチップという)は、たとえば図6(a)
に示されるように、n形のGaP基板11上にp形のG
aP層12がエピタキシャル成長されてpn接合を形成
し、積層された半導体層の表面側にp側電極13、基板
の裏面側にn側電極14が設けられる構造のものが用い
られている。
ように、サファイアなどからなる絶縁性の基板上にチッ
化ガリウム系化合物半導体層が積層される構造のもの
は、図6(b)にそのLEDチップの一例の概略図が示
されるように、その表面側にp側電極28およびn側電
極29の両方が設けられることにより形成されている。
この構造のものは、たとえばウェハ状のサファイア基板
21上にたとえばn形のGaNがエピタキシャル成長さ
れたn形層(クラッド層)23と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さくなる材料、たと
えばInGaN系(InとGaの比率が種々変わり得る
ことを意味する、以下同じ)化合物半導体からなる活性
層24と、p形のGaNからなるp形層(クラッド層)
25とが積層され、その表面のp形層25に電気的に接
続してp側電極28が、積層された半導体層の一部がエ
ッチングされて露出したn形層23と電気的に接続して
n側電極29が設けられることにより、LEDチップが
形成されている。
(a)に示されるものでは、たとえば260μm程度四
方で300μm程度の厚さに形成され、図6(b)に示
される構造のものでは、たとえば360μm程度四方
で、100μm程度の厚さに形成される。そして、これ
らのLEDチップ30がたとえば図7に示されるよう
に、両端に端子電極32、33が設けられた絶縁基板3
1の一方の端子電極32と一方の電極が電気的に接続さ
れるようにマウントされ、LEDチップ30の他方の電
極13が他方の端子電極33と金線34によりワイヤボ
ンディングされて、樹脂パッケージ35などにより被覆
されることにより、チップ型の発光素子が形成されてい
る。
HSなどの携帯機器の発展および小形化に伴い、電子部
品の小形化の要請が一層高まり、チップ型発光素子にお
いてはとくに薄型のものが要求され、全体の厚さが0.
5mm程度以下のものが要求されている。しかし、従来
のLEDチップは前述のように、その厚さが100〜3
00μm程度はあり、絶縁基板の厚さ、ワイヤボンディ
ングのためのスペース、樹脂パッケージの厚さなどを考
慮すると、LEDチップの厚さが少なくとも0.1mm
程度以下にならないと全体の厚さを0.5mm程度以下
にすることができない。
導体が基板として用いられるLEDチップは、発光層で
発光する光を吸収するものが多く、基板の厚さが厚い
と、発光層で発光し四方に放射される光のうち、基板側
に進んだ光が殆ど吸収されて無駄になり、発光効率が低
下するという問題がある。
な絶縁性の基板上に半導体層が積層されるLEDチップ
では、LEDチップの裏面側に一方の電極を設けること
ができず、両方の電極をワイヤボンディングにより接続
しなければならない。そのため、小形化の妨げになると
共に、組立ての工数増の原因にもなっている。
れるLEDチップで、劈開性を利用してチップ化するこ
とができると共に、両方の電極をワイヤボンディングし
なくてLEDチップの両面から電極を取り出すことがで
きるように積層された半導体層の表面に半導体からなる
導電性基板を貼着して半導体層を積層するための基板を
除去する半導体素子およびその製法が、たとえば特開平
9−8403号公報に開示されている。しかし、半導体
基板を貼着する方法では、積層される半導体層の表面に
オーミックコンタクトをとる金属を設けるだけでなく、
貼着する半導体基板にもオーミックコンタクトをとるこ
とができる金属を設けてから貼着しなければならないと
共に、貼着した半導体基板の反対側の面にさらに電極を
設けなければならない。このオーミックコンタクトを得
るためには半導体基板に適した金属を付着すると共にア
ニール処理をしなければならず、工数が非常に増加する
という問題がある。
になされたもので、半導体を積層する基板を非常に薄く
するか、もしくはなくすることにより、LEDチップの
厚さを薄くし、薄型化した半導体発光素子およびそれを
製造する方法を提供することを目的とする。
導体層を積層しざるを得ない半導体発光素子において
も、LEDチップの上下両面からそれぞれ電極を取り出
すことができると共に、それを少ない工数で簡単に形成
し得る構造のLEDチップを有する半導体発光素子およ
びその製法を提供することにある。
素子は、発光層を形成すべく半導体層が積層される発光
素子チップを有し、該発光素子チップの前記半導体層が
積層される方向の厚さが50μm以下に形成されてい
る。
たとえば後述するように、基板上に半導体層を積層し
て、その表面側に支持基板を貼着した後に、基板を研磨
して薄くするか、なくし、LEDチップをマウントした
後に支持基板を取り除くことにより得られる。LEDチ
ップが薄くなることにより、全体として薄型の半導体発
光素子が得られると共に、基板が薄くなって基板による
光の吸収損失を最低限に減少させることができる。
と、該絶縁基板上にマウントされると共に一方の電極が
前記端子電極の一方と電気的に接続される発光素子チッ
プと、該発光素子チップの他方の電極を前記端子電極の
他方と電気的に接続する接続手段と、前記発光素子チッ
プの周囲を被覆する樹脂パッケージとから構成し、前記
発光素子チップに厚さが50μm以下のものを使用する
ことにより、薄型のチップ型発光素子が得られる。ここ
に接続手段とは、ワイヤによるボンディングや、バン
プ、導電性接着剤などによる直接的接続などの電気的に
接続できる手段をいう。
る半導体層の表面側が導電性接着剤により貼着され、該
積層される半導体層の前記貼着される側と反対側の半導
体層側に該半導体層と電気的に接続して電極金属が設け
られておれば、金属基板をそのまま一方の電極として用
いることができ、半導体層を積層する際の基板が絶縁性
基板であっても、その基板を全部除去することにより露
出する半導体層に電極が設けられ、LEDチップの両面
からそれぞれ電極を取り出すことができる。ここに半導
体層の表面側とは、後から積層される半導体層の露出面
側を意味する。
系化合物半導体からなれば、チッ化ガリウム系化合物半
導体はサファイア基板上に半導体層が積層されることが
多いため両面から電極を取り出しにくい青色系の半導体
発光素子において、両面から電極を取り出すことができ
るLEDチップを簡単な製造工程により得ることができ
るためとくに好ましい。
は、III 族元素のGaとV族元素のNとの化合物または
III 族元素のGaの一部がAl、Inなどの他のIII 族
元素と置換したものおよび/またはV族元素のNの一部
がP、Asなどの他のV族元素と置換した化合物からな
る半導体をいう。
ウェハ状の基板上に発光層を形成すべく半導体層を積層
して半導体積層部を形成し、(b)該半導体積層部の表
面側に電極を形成した後に支持基板を貼着し、(c)前
記半導体積層部が設けられた基板を裏面側から研磨し、
(d)ウェハから各発光素子チップに切断分離し、
(e)該発光素子チップの研磨された面を下にしてマウ
ントした後に前記支持基板を除去し、(f)露出した前
記半導体積層部の表面側の電極にワイヤボンディングを
するものである。この方法によれば、前述の厚さが薄い
LEDチップを容易に得ることができる。
用いて前記半導体積層部の第1導電形半導体層に電気的
に接続されるように導電性接着剤により貼着し、前記
(e)〜(f)工程で該支持基板側を下側にして前記発
光素子チップをマウントし、前記研磨された基板もしく
は該研磨により露出する半導体積層部の第2導電形半導
体層と電気的に接続してワイヤボンディングをすること
により、両面から電極を取り出すことができるLEDチ
ップを容易に得ることができる。
半導体の極性のn形およびp形のいずれか一方を第1導
電形としたとき、他方のp形またはn形が第2導電形で
あることを意味する。
明の半導体発光素子について説明をする。図1には、た
とえば青色系の発光に適するチッ化ガリウム系化合物半
導体が積層されたLEDチップを用いた本発明の半導体
発光素子の一実施形態の断面および平面説明図と、その
LEDチップの断面説明図が示されている。
(a)〜(b)にチップ型発光素子の説明図が示される
ように、LEDチップをマウントして形成される半導体
発光素子のLEDチップ30が非常に薄く形成されてい
ることに特徴がある。このLEDチップ30は、たとえ
ば図1(c)に断面説明図で示されるように、基板1が
薄くされて基板1の裏面からp側電極の上面までの厚さ
Tが50μm以下と非常に薄く形成されている。この厚
さTの下限は、小さいほど好ましいが、積層される半導
体層の厚さが2〜3μm程度はあり、図示しない電流拡
散層やp側電極8の厚さ1〜2μm程度などを考慮する
と、3〜5μm程度は少なくとも必要である。
と同じであるが、両端に端子電極32、33が設けられ
たセラミックスなどからなる絶縁基板31の一方の端子
電極32上にLEDチップ30がマウントされ、LED
チップ30のn側電極9が第1の端子電極32と、p側
電極8が第2の端子電極33とそれぞれ接続手段として
の金線34などによるワイヤボンディングがなされ、そ
の周囲が樹脂パッケージ35により覆われることにより
形成されている。本発明のチップ型発光素子は、前述の
ように、LEDチップ30が50μm程度以下と非常に
薄く形成されているため、絶縁基板31の裏面から樹脂
パッケージ35の上面までの厚さも0.5m以下と非常
に薄く形成されている。
明図が示されるように、厚さが10〜50μm程度のサ
ファイア(Al2 O3 単結晶)などからなる基板1の表
面に発光層を形成する半導体積層部10が形成されて、
その表面側のp形層5に、図示しない電流拡散層を介し
てp側電極8が電気的に接続されている。また、半導体
積層部10の一部が除去されて露出するn形層3に電気
的に接続されるようにn側電極9が形成されている。半
導体積層部10は、たとえばGaNからなる低温バッフ
ァ層、クラッド層となるn形のGaNおよび/またはA
lGaN系(AlとGaの比率が種々変わり得ることを
意味する、以下同じ)化合物半導体の積層構造からなる
n形層3、バンドギャップエネルギーがクラッド層のそ
れよりも小さくなる材料、たとえばInGaN系化合物
半導体からなる活性層4、およびp形のAlGaN系化
合物半導体層および/またはGaN層からなるp形層
(クラッド層)5が、基板1上にそれぞれ順次積層され
ることにより構成されている。
2(a)に示されるように、厚さが100〜300μm
程度のウェハ状のサファイア基板1上に、たとえば有機
金属化学気相成長法(MOCVD法)により、反応ガス
および必要なドーパントガスを導入してn形層3を1〜
5μm程度、活性層4を0.05〜0.3μm程度、およ
びp形層5を0.2〜1μm程度、それぞれエピタキシ
ャル成長する。その後、電流拡散層を設ける場合は、た
とえばNiおよびAuをそれぞれ真空蒸着などにより積
層してシンターすることにより合金化し、2〜100n
m程度の厚さに形成する。
ニングをして塩素ガスなどによる反応性イオンエッチン
グにより、積層された半導体層の一部を図2(b)に示
されるように除去してn形層3を露出させ、たとえばリ
フトオフ法により、p形層5と電気的に接続されるよう
にTiとAuとを積層して両金属の積層構造からなるp
側電極8を形成する。また同様に、たとえばリフトオフ
法により、n形層3と電気的に接続されるように、Ti
とAlをそれぞれ積層してシンターすることにより両金
属の合金層からなるn側電極9を形成する。
側電極9およびp側電極8が設けられた側に低温で融け
るロウなどからなるワックスなどの接着剤37を塗布し
て、厚さが100〜300μm程度でウェハ状のアルミ
ニウム板からなる支持基板36を貼着する。支持基板3
6としては、アルミニウム板でなくても、他の金属板、
エポキシ樹脂板、セラミックスなどの絶縁基板など、ウ
ェハ状態での機械的強度を有し、後でチップに切断分離
するのに容易な材料であれば何でもよい。ただし、後述
する支持基板を残存させて一方の電極として使用する場
合には、金属板を使用し、接着剤も導電性接着剤を使用
することが好ましい(この場合は、n側電極は基板1を
除去して露出するn形層に設けられる)。接着剤も、こ
のような導電性材料が要求される場合の他は、接着強度
がある程度得られ、その後容易に除去できるものであれ
ば何でもよい。また、除去する方法は、エッチング液な
どの化学処理による方法でも、半導体層と選択エッチン
グをすることができればよい。
ワックスなどにより貼着し、サファイア基板側を研磨盤
に当て付け、ラッピング板を回転させてサファイア基板
1を研磨する。サファイア基板1の厚さが10〜50μ
m程度に薄くなったところで、研磨を中止し、ラッピン
グ板から取り外し、各チップに切断分離する。ついで、
切断分離されたチップを図1(a)〜(b)に示される
ように、たとえばチップ型発光素子用の絶縁基板31上
に、サファイア基板1が裏面になるように接着剤により
接着してマウントし、その後湯などに浸すことによりワ
ックスを溶かして支持基板を除去する。その結果、絶縁
基板31上などにマウントされた超薄型のLEDチップ
30が得られる。
ハンドリングの途中においては、半導体層を積層するサ
ファイアなどの基板、またはアルミニウム板などの支持
基板により保持され、一応の機械的強度を保ちながらウ
ェハ工程が進められ、各チップに切断分離され、使用目
的の状態にチップがマウントされた後に支持基板が除去
されるため、製造工程で破損したり、発光に寄与する半
導体層にクラックなどを生じさせることなく超薄型のL
EDチップが得られる。
存させたが、サファイア基板のように、電気的絶縁性の
基板の場合、その基板の部分を全部除去してn形層3を
露出させてもよい。その場合、その露出した半導体層の
表面にオーミックコンタクトが得られる電極金属を設
け、たとえば図1に示される一方の端子電極32上に導
電性接着剤によりLEDチップをマウントすれば直接n
形層3が第1の端子電極32と電気的に接続される。そ
のため、図1(c)に示されるように、積層された半導
体積層部10の一部をエッチングしてn形層3を露出さ
せる必要がなく、p側電極8のみを形成しておけばよ
い。そのため、LEDチップ30の製造工程も単純化さ
れると共に、LEDチップ30をマウントした後のワイ
ヤボンディングも少なくて簡単に組立てをすることがで
きる。この場合、露出した半導体層の表面に設けられる
電極は、サファイア基板などが除去されたウェハの状態
で設けられるため、通常の導電性の半導体基板に半導体
層を積層する半導体発光素子と同様の工程で行うことが
できる。
用する半導体発光素子は、前述のチップ型発光素子に限
らず、リードの先端にLEDチップをマウントし、ドー
ム状の樹脂パッケージにより被覆されるランプ型の発光
素子や、回路基板などに直接マウントされる発光素子に
おいても同様に背の低いランプ型発光素子や薄型の発光
素子として利用できる。
プ30の各電極と絶縁基板31の各端子電極32、33
との電気的接続がワイヤボンディングによりなされてい
るが、LEDチップ30の基板が前述のサファイア基板
やGaP基板などのように発光する光を透過させる場合
には、図3に示されるようにハンダや銀などからなるバ
ンプ38もしくは導電性接着剤などの接続手段により直
接電気的に接続してLEDチップ30の基板の裏面側か
ら光を取り出すことができる。図3に示されるような発
光素子を得るには、前述のように支持基板36を貼着し
てチップ化した後に、LEDチップ30の支持基板と反
対側を吸着コレットなどにより吸着して湯などに浸漬し
て接着剤を溶かし、支持基板を除去してから絶縁基板3
1上のバンプなどの上にマウントしてハンダ付けするこ
とにより得られる。このような構造にすることにより、
ワイヤボンディングの必要がなくなるため、一層薄型化
することができる。なお、図3において図1と同じ部分
には同じ符号を付してある。また、この構造はチッ化ガ
リウム系化合物半導体からなる発光素子には限定されな
い。すなわち、LEDチップの基板にその基板での光の
吸収を少なくする材料および/または厚さの薄いものを
使用すれば、GaPやGaAsなどのLEDチップでも
片面から2つの電極を取り出す構造にすることにより、
ワイヤボンディングをせずに非常に薄型の半導体発光素
子とすることができる。
とp形層5とで活性層4が挟持されるダブルヘテロ接合
構造であるが、n形層とp形層とが直接接合するpn接
合構造の半導体発光素子でも同様である。また、積層さ
れる半導体層の材料も一例であって、その材料には限定
されない。さらに、前述の例では、サファイア基板など
の絶縁性の基板上に半導体層が積層された例であった
が、絶縁性基板上に半導体層が積層される場合に限らな
い。すなわち、図4にn形GaP基板11上にp形Ga
P層12が積層され、p側電極13が形成されてGaP
基板11が薄くされた例が示されているように、GaP
やGaAs基板などの導電性基板上に半導体層が積層さ
れる半導体発光素子においても、同様に支持基板を貼着
してGaPやGaAsなどの基板を研磨して薄くし、そ
の研磨面を下にしてマウントした後に支持基板を除去す
ることにより、緑色、黄色、赤色、赤外などの薄型の半
導体発光素子が得られる。なお、裏面側の電極は、研磨
した後にウェハの状態で研磨面に電極金属を蒸着するこ
とにより、全面に設けられる。
しないで、そのまま残存させる例である。すなわち、こ
の場合は支持基板も含めると超薄型のLEDチップとは
ならないが、前述の青色系の半導体発光素子のように、
絶縁性の基板上に半導体層が積層される場合でも、LE
Dチップの両面からそれぞれn側電極9およびp側電極
8が取り出される構造とすることができる。
前述の図1(c)に示されるように、サファイア基板上
1にn形層3、活性層4、p形層5を順次積層して半導
体積層部10を形成した後、p形層5とオーミックコン
タクトをとりやすいNiとAuの合金層からなる金属膜
(図示せず)を全面に設ける。そしてその後に、Agペ
ーストなどの導電性接着剤(図示せず)により支持基板
36としてのAlなどからなる金属板を貼着する。その
後前述のサファイア基板を研磨して薄くする技術を利用
して、サファイア基板を研磨して完全に除去する。そし
て、サファイア基板の除去により露出したn形層3の表
面に、たとえばTiとAuの合金層を設けてパターニン
グしてn側電極9を形成する。その後、各チップに切断
分離することにより、図5に示されるように、p形層5
側に貼着される支持基板36をp側電極8とし、LED
チップの両面にn側電極9とp側電極8とをそれぞれ設
けることができる。なお、この場合は積層された半導体
層の表面側から光を取り出すわけではないので、Niと
Auの合金層からなる金属膜(図示せず)を前述の電流
拡散層のように電流を拡散させながら光を透過させる必
要がなく、直接電極とすることができるため、充分に厚
く形成することができる。
層が積層される半導体発光素子においては、n側電極お
よびp側電極の両方を基板の表面側に設けて、両方をワ
イヤボンディングにより接続しなければならないが、こ
の構造にすることにより、LEDチップの両面からそれ
ぞれp側電極とn側電極とを取り出すことができ、LE
Dチップをリードもしくは端子電極上にダイボンディン
グするだけで一方の電極が電気的に接続され、ワイヤボ
ンディングは一方だけですむ。しかも、貼着する基板に
Alなどの金属基板を用いているため、半導体からなる
導電性基板と異なり、金属基板をそのまま電極として使
用することができ、非常に簡単な製造工程で安価に得ら
れる。すなわち、導電性の半導体基板を貼着する場合は
その貼着面における半導体基板とのオーミックコンタク
トを得る必要があると共に、半導体基板の反対面にもオ
ーミックコンタクトをとって電極金属を設ける必要があ
るが、本発明によれば金属基板36を導電性接着剤によ
り貼着するだけでよいからである。
側に両方の電極を設ける必要がないため、電極による光
の遮断面積が少なくなり、小さいチップ面積で必要な発
光量が得られ、1枚のウェハから取れるチップの個数が
多くなり、コストダウンに寄与する。さらに、裏面側の
電極はチップの全面に設けられるため、半導体層とのオ
ーミック接触が得られやすい。とくにp形のチッ化ガリ
ウム系化合物半導体はドーパントが充分に入り難く抵抗
が大きいため、全面に電極金属が設けられることは、電
気的特性の向上に非常に大きく寄与する。従来、サファ
イア基板の一部にコンタクト孔を設けて一方の電極を基
板の裏面側から取るものもあるが、本発明によるチッ化
ガリウム系化合物半導体層の全面に、しかもp形層の全
面に電極金属が設けられる構造は、電流を拡散させる効
果を大幅に向上させるという利点がある。
薄く形成されているため、最近の電子機器の軽薄短小の
要求にマッチした超薄型の半導体発光素子が得られる。
その結果、携帯電話機やPHSなどの携帯機器のスイッ
チボタンなどに用いられる光源を非常に薄くすることが
でき、電子機器の軽薄短小化に大きく寄与する。
されているため、その基板がLEDチップで発光する光
を吸収する材料からなる場合でも、その光の吸収が少な
くなり、基板側に進んだ光も反射により利用することが
でき、外部に取り出せる光の割合である外部発光効率が
向上する。
に半導体層を積層しなければならない発光素子でも、積
層された半導体層の表面に金属基板を直接貼着するだけ
で、チップの両面からn側電極とp側電極をそれぞれ別
々に取り出すことができるLEDチップが得られる。そ
のため、半導体基板を貼着する場合のように、オーミッ
クコンタクトを考慮した電極を半導体基板の両面に設け
る必要がなく、簡単な製造工程により安価に得られると
共に、得られたLEDチップを組み立てる場合も、ワイ
ヤボンディングは一方ですみ、組立工程が非常に容易に
なり、コストダウンに寄与する。
よび平面説明図である。
る。
図である。
斜視説明図である。
Dチップの断面説明図である。
る。
Claims (6)
- 【請求項1】 発光層を形成すべく半導体層が積層され
る発光素子チップを有する半導体発光素子であって、前
記発光素子チップの前記半導体層が積層される方向の厚
さが50μm以下である半導体発光素子。 - 【請求項2】 両端部に端子電極が設けられる絶縁基板
と、該絶縁基板上にマウントされると共に一方の電極が
前記端子電極の一方と電気的に接続される発光素子チッ
プと、該発光素子チップの他方の電極を前記端子電極の
他方と電気的に接続する接続手段と、前記発光素子チッ
プの周囲を被覆する樹脂パッケージとからなる請求項1
記載の半導体発光素子。 - 【請求項3】 金属基板上に発光層を形成すべく積層さ
れる半導体層の表面側が導電性接着剤により貼着され、
該積層される半導体層の前記貼着される側と反対側の半
導体層側に該半導体層と電気的に接続して電極金属が設
けられてなる半導体発光素子。 - 【請求項4】 前記積層される半導体層がチッ化ガリウ
ム系化合物半導体からなる請求項3記載の半導体発光素
子。 - 【請求項5】 (a)ウェハ状の基板上に発光層を形成
すべく半導体層を積層して半導体積層部を形成し、
(b)該半導体積層部の表面側に電極を形成した後に支
持基板を貼着し、(c)前記半導体積層部が設けられた
基板を裏面側から研磨し、(d)ウェハから各発光素子
チップに切断分離し、(e)該発光素子チップの研磨さ
れた面を下にしてマウントした後に前記支持基板を除去
し、(f)露出した前記半導体積層部の表面側の電極に
ワイヤボンディングをすることを特徴とする半導体発光
素子の製法。 - 【請求項6】 請求項5記載の方法において、(b)工
程で前記支持基板に金属板を用いて前記半導体積層部の
第1導電形半導体層に電気的に接続されるように導電性
接着剤により貼着し、(e)〜(f)工程で該支持基板
側を下側にして前記発光素子チップをマウントし、前記
研磨された基板もしくは該研磨により露出する半導体積
層部の第2導電形半導体層と外部電極端子とを電気的に
接続する半導体発光素子の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11807397A JP4146527B2 (ja) | 1997-01-24 | 1997-05-08 | 半導体発光素子およびその製法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-11224 | 1997-01-24 | ||
JP1122497 | 1997-01-24 | ||
JP11807397A JP4146527B2 (ja) | 1997-01-24 | 1997-05-08 | 半導体発光素子およびその製法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343711A Division JP3917619B2 (ja) | 1997-01-24 | 2004-11-29 | 半導体発光素子の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270761A true JPH10270761A (ja) | 1998-10-09 |
JP4146527B2 JP4146527B2 (ja) | 2008-09-10 |
Family
ID=26346637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11807397A Expired - Fee Related JP4146527B2 (ja) | 1997-01-24 | 1997-05-08 | 半導体発光素子およびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4146527B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196197A (ja) * | 1998-12-30 | 2000-07-14 | Xerox Corp | 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法 |
US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
JP2006324685A (ja) * | 2002-07-08 | 2006-11-30 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
JP2006332649A (ja) * | 2005-05-23 | 2006-12-07 | Samsung Electro Mech Co Ltd | 垂直構造半導体発光素子およびその製造方法 |
JP2006352129A (ja) * | 2005-06-16 | 2006-12-28 | Lg Electronics Inc | 発光ダイオードの製造方法 |
JP2007207869A (ja) * | 2006-01-31 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子 |
US7301175B2 (en) | 2001-10-12 | 2007-11-27 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
US7538360B2 (en) | 2002-04-17 | 2009-05-26 | Sharp Kabushiki Kaisha | Nitride-based semiconductor light-emitting device and manufacturing method thereof |
JP2009272656A (ja) * | 2009-08-20 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体発光素子及びその製造方法 |
JP2011055003A (ja) * | 1998-12-30 | 2011-03-17 | Bluestone Innovations Holdings Lp | 成長基板が除去された窒化物レーザダイオードの構造及び窒化物レーザダイオードアレイ構造の製造方法 |
JP2012019234A (ja) * | 2000-04-26 | 2012-01-26 | Osram Opto Semiconductors Gmbh | GaNをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法 |
JP2013102243A (ja) * | 2001-10-26 | 2013-05-23 | Lg Electronics Inc | 垂直構造ダイオードとその製造方法 |
US9000477B2 (en) | 2002-04-09 | 2015-04-07 | Lg Innotek Co., Ltd. | Vertical topology light-emitting device |
-
1997
- 1997-05-08 JP JP11807397A patent/JP4146527B2/ja not_active Expired - Fee Related
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196197A (ja) * | 1998-12-30 | 2000-07-14 | Xerox Corp | 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法 |
JP2011055003A (ja) * | 1998-12-30 | 2011-03-17 | Bluestone Innovations Holdings Lp | 成長基板が除去された窒化物レーザダイオードの構造及び窒化物レーザダイオードアレイ構造の製造方法 |
JP2012019234A (ja) * | 2000-04-26 | 2012-01-26 | Osram Opto Semiconductors Gmbh | GaNをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法 |
US7301175B2 (en) | 2001-10-12 | 2007-11-27 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
US7390684B2 (en) | 2001-10-12 | 2008-06-24 | Nichia Corporation | Light emitting apparatus and method of manufacturing the same |
US9620677B2 (en) | 2001-10-26 | 2017-04-11 | Lg Innotek Co., Ltd. | Diode having vertical structure |
US10326055B2 (en) | 2001-10-26 | 2019-06-18 | Lg Innotek Co., Ltd. | Diode having vertical structure |
US9000468B2 (en) | 2001-10-26 | 2015-04-07 | Lg Innotek Co., Ltd. | Diode having vertical structure |
US10032959B2 (en) | 2001-10-26 | 2018-07-24 | Lg Innotek Co., Ltd. | Diode having vertical structure |
JP2013102243A (ja) * | 2001-10-26 | 2013-05-23 | Lg Electronics Inc | 垂直構造ダイオードとその製造方法 |
US10453998B2 (en) | 2002-04-09 | 2019-10-22 | Lg Innotek Co. Ltd. | Vertical topology light emitting device |
US9847455B2 (en) | 2002-04-09 | 2017-12-19 | Lg Innotek Co., Ltd. | Vertical topology light emitting device |
US10147847B2 (en) | 2002-04-09 | 2018-12-04 | Lg Innotek Co., Ltd. | Vertical topology light emitting device |
US10644200B2 (en) | 2002-04-09 | 2020-05-05 | Lg Innotek Co., Ltd. | Vertical topology light emitting device |
US9000477B2 (en) | 2002-04-09 | 2015-04-07 | Lg Innotek Co., Ltd. | Vertical topology light-emitting device |
US9209360B2 (en) | 2002-04-09 | 2015-12-08 | Lg Innotek Co., Ltd. | Vertical topology light-emitting device |
US9478709B2 (en) | 2002-04-09 | 2016-10-25 | Lg Innotek Co., Ltd. | Vertical topology light emitting device |
US7538360B2 (en) | 2002-04-17 | 2009-05-26 | Sharp Kabushiki Kaisha | Nitride-based semiconductor light-emitting device and manufacturing method thereof |
US8569776B2 (en) | 2002-04-17 | 2013-10-29 | Sharp Kabushiki Kaisha | Nitride-based semiconductor light-emitting device and manufacturing method thereof |
JP2006324685A (ja) * | 2002-07-08 | 2006-11-30 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
US7378334B2 (en) | 2002-07-08 | 2008-05-27 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
US7105857B2 (en) | 2002-07-08 | 2006-09-12 | Nichia Corporation | Nitride semiconductor device comprising bonded substrate and fabrication method of the same |
JP2006332649A (ja) * | 2005-05-23 | 2006-12-07 | Samsung Electro Mech Co Ltd | 垂直構造半導体発光素子およびその製造方法 |
US8709835B2 (en) | 2005-06-16 | 2014-04-29 | Lg Electronics Inc. | Method for manufacturing light emitting diodes |
US8008646B2 (en) | 2005-06-16 | 2011-08-30 | Lg Electronics Inc. | Light emitting diode |
JP2006352129A (ja) * | 2005-06-16 | 2006-12-28 | Lg Electronics Inc | 発光ダイオードの製造方法 |
JP2007207869A (ja) * | 2006-01-31 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子 |
JP2009272656A (ja) * | 2009-08-20 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体発光素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4146527B2 (ja) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432234B2 (ja) | 半導体発光デバイス用の実装 | |
US20140131760A1 (en) | Light emitting device and manufacture method thereof | |
JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
JP4411695B2 (ja) | 窒化物半導体発光素子 | |
TW200931681A (en) | Light-emitting device | |
US20070010035A1 (en) | Light emitting diode and manufacturing method thereof | |
WO2005083806A1 (ja) | 発光素子及びその製造方法 | |
JP4146527B2 (ja) | 半導体発光素子およびその製法 | |
JP3068914U (ja) | フリップ―チップ発光デバイス | |
JP3663281B2 (ja) | 半導体発光素子 | |
JPH10150223A (ja) | チップ型発光素子 | |
JP2007081010A (ja) | 発光素子 | |
US7586200B2 (en) | Light emitting diode chip with reflective layer thereon | |
JP3253265B2 (ja) | チップ型発光素子 | |
JPH10209496A (ja) | 半導体発光素子 | |
JP3752339B2 (ja) | 半導体発光素子 | |
CN209374473U (zh) | 一种半导体发光元件 | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
JP3917619B2 (ja) | 半導体発光素子の製法 | |
JPH10209494A (ja) | 半導体発光素子 | |
JP4810751B2 (ja) | 窒化物半導体素子 | |
KR20150035113A (ko) | 발광 소자 및 그 제조 방법 | |
JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
JP2014033233A (ja) | 発光装置 | |
JPH11177131A (ja) | 半導体発光素子チップおよびそのマウント方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060608 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |