JP2006310755A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006310755A
JP2006310755A JP2006001353A JP2006001353A JP2006310755A JP 2006310755 A JP2006310755 A JP 2006310755A JP 2006001353 A JP2006001353 A JP 2006001353A JP 2006001353 A JP2006001353 A JP 2006001353A JP 2006310755 A JP2006310755 A JP 2006310755A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
substrate
pattern
amphiphilic substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006001353A
Other languages
English (en)
Other versions
JP4237184B2 (ja
Inventor
Fumitake Tagawa
文武 田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006001353A priority Critical patent/JP4237184B2/ja
Priority to TW095111100A priority patent/TW200700928A/zh
Priority to US11/393,800 priority patent/US7763549B2/en
Publication of JP2006310755A publication Critical patent/JP2006310755A/ja
Application granted granted Critical
Publication of JP4237184B2 publication Critical patent/JP4237184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】水分除去のためのスピン乾燥におけるパタン倒れを防止した、半導体装置の製造方法を提供する。
【解決手段】被加工膜またはレジストによるパタンを基板上に形成する工程と、少なくとも水を含む液体である洗浄液でパタンを洗浄する工程と、パタンを洗浄した後、基板上に残留する洗浄液の表面に親水性基および疎水性基を有する両親媒性物質を展開させる工程と、両親媒性物質を展開させた後、基板上の洗浄液を除去するための乾燥工程とを有するものである。
【選択図】図2

Description

本発明は、被加工膜またはレジストによるパタン形成工程を有する半導体装置の製造方法に関する。
リソグラフィ工程におけるレジストパタン形成方法について簡単に説明する。以下では、露光部分が現像液で溶解するポジレジストを用いるものとする。また、製造途中の複数の半導体装置と半導体基板とを総称して基板と称する。
基板上に形成された被加工膜上にレジストを塗布した後、露光処理を行う。続いて、現像処理を行ってレジストの露光部分を現像液に溶解させた後、現像液を純水で洗い流す。その後、基板上に残留する純水を除去するための乾燥処理を行う。上記現像処理から乾燥処理までを行う現像装置について説明する。
図11は現像装置を説明するための図である。図11に示すように、現像装置は、基板200を保持するためのステージ10と、ステージ10を回転させるためのステージ駆動部11と、基板200から飛び散る水を回収するためのカップ12と、現像液を基板200上に吐出するための吐出機構と、各部を制御する制御部16とを有する。
吐出機構は、基板200上に現像液を供給するためのハード配管17と、ハード配管17を支持する支持棒18と、ハード配管17のノズル14を基板200上に出したり収納したりする支持棒駆動部20とを有する。ハード配管17はフレキシブルチューブ19を介して現像液タンク(不図示)に接続されている。ステージ駆動部11、吐出量調整部15および支持棒駆動部20は、通信線で制御部16と接続され、制御部16からの制御信号にしたがって動作する。制御部16には、各部を決められた順序で所定の処理を実行させるためのプログラムが予め格納されている。
また、現像装置には、現像液用の吐出機構の他に、純水用の吐出機構が設けられている。純水用の吐出機構の構成は現像液用と同様であるため、図に示すことを省略する。
次に、図11に示した現像装置の動作と併せてレジストパタンの形成方法について詳細に説明する。図12はレジストパタン形成方法を示す断面図である。
半導体基板100上に被加工膜101を形成した基板を準備する。この基板の被加工膜101上にスピンコート法でレジスト102を塗布してベーク(加熱)を行った後、図12(a)に示すように、フォトマスク104を通して所定の波長の光をレジスト102に照射する露光処理を行う。
続いて、現像装置のステージ10に基板を載せると、制御部16は現像液用の支持棒駆動部20を動作させてノズル14を基板上に移動させる。続いて、吐出量調整部15は制御部16からの制御信号により所定量の現像液をノズル14側に供給し、ノズル14から現像液が基板上に吐出される。図12(b)に示すようにレジスト102全体に現像液106が浸透し、現像液106はレジスト102の露光部分を溶解する。
レジスト102が予め設定された時間だけ現像液に浸された後、制御部16は現像液用の支持棒駆動部20を動作させて現像液用のハード配管17をカップ12から離れた位置に移動させる。続いて、純水用の支持棒駆動部20を動作させて純水用のノズル14を基板上に移動させる。そして、純水を供給させるための供給制御信号を純水用の吐出量調整部15に送信する。純水用の吐出量調整部15は制御部16から供給制御信号を受信すると、所定の流量の純水をノズル14側に供給する。ノズル14から吐出した純水は現像液106を洗い流す。その際、制御部16はステージ駆動部11を動作させて基板を回転させてもよい。
その後、制御部16が純水用の吐出調整部15に純水の供給を停止させるための停止制御信号を送信すると、停止制御信号を受信した吐出調整部15は純水の供給を停止する。純水の供給が停止しても、図12(c)に示すように、基板上には純水110が残留し、レジストパタン108間に純水110が浸透した状態になる。
続いて、基板の中心を軸にして回転させ、遠心力で純水110を振り切るスピン乾燥を行うために、制御部16は、純水用の支持棒駆動部20を動作させて純水用のハード配管17をカップ12から離れた位置に移動させた後、ステージ10を回転させるための回転制御信号をステージ駆動部11に送信する。回転制御信号を受信したステージ駆動部11はステージ10を所定の回転数で回転させる。基板上の純水を振り切った後、制御部16がステージ駆動部11にステージ10の回転を停止させるための回転停止信号を送信すると、回転停止信号を受信したステージ駆動部11は動作を停止する。
スピン乾燥で純水110を基板から振り切る際、純水110の水位が下がってくると、レジストパタン108間に浸透した水による表面張力でパタン同士が引き付け合い、図12(d)に示すようにレジストパタン108が倒れてしまう。この現象は、図に示すレジストパタン108の高さと幅(図の左右方向の長さ)との比であるアスペクト比(高さ/幅)が3以上になると、発生確率がより高くなる。
スピン乾燥でレジストパタン108が倒れてしまう問題に対して解決する方法が特許文献1に開示されている。この文献に開示された方法は、低表面張力リンス液(有機溶剤など)で水の置換を行うものである。この方法により、スピン乾燥でレジストパタン108間に働く表面張力が弱くなり、アスペクト比の大きいレジストパタン108の倒れを防止する。
一方、界面活性剤を含むリンス液をスピン乾燥前に純水に添加し、水の表面張力を下げる方法もある。
特開2003−109897号公報
低表面張力リンス液を用いる方法では、大量の薬品を使うためランニングコストが高くなるだけでなく、現像装置の排液として流すことによる環境への影響を無視できず、環境に与える負荷が大きい。この方法は、水との比重差を利用するため、完全な置換が難しいという問題もある。
また、界面活性剤を含むリンス液を用いて表面張力低減の効果を得るには、界面活性剤を所定の濃度以上にする必要がある。純水に含まれる界面活性剤の量が多いほど、乾燥後に基板表面に残る界面活性剤物質の量も多くなる。これがウォータマークなどの欠陥となり、その欠陥数が基板1枚あたり数千個に達してしまうこともある。そして、被加工膜で形成されたパタンの洗浄工程で基板から純水を除去する際においても同様の問題が起こり得る。基板1枚あたりに数千個の欠陥が生じてしまうと、歩留りを大幅に低下させることになる。
その他にもパタン倒れの問題に対する解決方法を考えられるが、その欠点を以下に述べる。レジストパタンのアスペクト比を下げる方法では、次工程のエッチングでレジスト膜厚が不足し、マスクとして機能しない場合がある。また、二酸化炭素の超臨界流体(70気圧)による水の置換と乾燥を行う方法では、装置が大がかりになって高価になるだけでなく、脱気、置換、加圧および減圧を順に行う処理が必要になりTATが長くなってしまう。さらに、基板をひっくり返して乾燥する方法では、装置が複雑になって高価になるだけでなく、表面張力による倒れには効果がない。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、水分除去のためのスピン乾燥におけるパタン倒れを防止した、半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体装置の製造方法は、
被加工膜またはレジストによるパタンを基板上に形成する工程と、
少なくとも水を含む液体である洗浄液で前記パタンを洗浄する工程と、
前記パタンを洗浄した後、前記基板上に残留する前記洗浄液の表面に親水性基および疎水性基を有する両親媒性物質を展開させる工程と、
前記両親媒性物質を展開させた後、前記基板上の前記洗浄液を除去するための乾燥工程と、
を有するものである。
本発明では、洗浄液の表面に両親媒性物質の分子が展開されているため、洗浄液の表面張力が低減する。そのため、乾燥の過程で洗浄液の液面が下がってパタン間に表面張力が働いても、表面張力による毛細管効果が従来よりも小さくなり、パタン倒れが抑制される。
本発明では、パタン間に浸透した液体を乾燥工程で除去する際、パタンの倒れを防止するとともに、基板上に供給される両親媒性物質が表面に展開される量なので、その後の工程において欠陥の発生が抑制され、歩留りの向上を図れる。
本発明の半導体装置の製造方法は、洗浄処理などにおいて純水などの洗浄液がパタン間に浸透した後、洗浄液表面に両親媒性物質の膜を展開してから、乾燥工程で洗浄液を除去するものである。
本実施例の半導体装置の製造方法について説明する。
本実施例の半導体装置の製造方法では、図11に示した現像装置に両親媒性物質を含む溶液を乾燥工程前に吐出するための吐出機構を予め設けるものとする。この溶液を吐出するための吐出機構は図11に示した現像液用の吐出機構と構成が同様であるため、その詳細な説明を省略する。また、本実施例で用いる現像装置には、基板を加熱するための加熱機構(不図示)を設けている。この加熱機構としては、レジストベーク炉およびRTA(Rapid Thermal Anneal)装置などの加熱装置が考えられる。この加熱機構の加熱可能な温度を600℃以上とする。これらの加熱機構は通常用いられる装置と同様な構成であるため、ここでは、その詳細な説明を省略する。
本実施例に用いられる両親媒性物質について簡単に説明する。図1は両親媒性物質を説明するための模式図である。図1に示すように、両親媒性物質の分子は親水性基120に鎖状の疎水性基122がつながった構造である。以下では、鎖状の疎水性基122を疎水鎖と称する。両親媒性物質を水に入れると、両親媒性物質は親水性基120を水の表面側にして水面に垂直に立ち、水表面に両親媒性物質の膜が形成される。
次に、本実施例の半導体装置の製造方法を説明する。
図2は本実施例の半導体装置の製造方法を説明するための断面図である。なお、説明のために図2では両親媒性物質の分子の大きさをレジストパタンに対して実際よりも100倍以上大きく表現している。また、レジストパタンのアスペクト比は従来と同様に3以上である。
図12(c)に示したように純水110で置換処理した後、従来技術で説明した現像液の供給方法と同様にして、両親媒性物質を有機溶剤に溶かした溶液を基板上に残留する純水110に所定量滴下する(図2(a))。以下では、両親媒性物質を有機溶剤に溶かした溶液を両親媒性溶液と称する。また、純水110のように両親媒性物質が展開される液体を下層水と呼ぶ。
代表的な両親媒性物質の例として長鎖脂肪酸のステアリン酸を用いる。ステアリン酸は単分子であり、以下では、単分子で形成される両親媒性物質の膜を単分子膜と称する。また、溶液中における両親媒性物質の濃度を10E−6mol/mlとする。滴下する量は、膜が展開される液面の表面積に比例するため、0.1cc以上5cc未満となる。単分子膜の物理物性の1つとして表面張力を下げる効果がある。なお、両親媒性溶液の溶媒となる有機溶剤は、滴下直後からスピン乾燥に至る過程で揮発する。
両親媒性溶液を純水110に滴下すると、図2(a)に示すように純水110の表面に単分子膜124が形成される。純水110の液面に単分子膜124が展開されることで、純水110の表面張力が低減する。この状態からスピン乾燥により基板を回転し始めると、純水110の液面が下がってくる。液面がレジストパタン108の頂部に達したとき(図2(b))、レジストパタン間に働く表面張力による毛細管効果が従来よりも低減する。その結果、レジストパタン間の頂部同士で引き寄せ合う力が従来よりも弱くなるため、レジストパタン108そのものが曲がり互いに寄り添うように倒れたり、レジストパタン108の底面が被加工膜101から引き剥がされたりするのを防げる。
さらに液面が下がって、図2(c)に示すように、レジストパタン108の側壁に沿うように単分子膜124が付着しても、レジストパタン間の純水110の液面では単分子膜124が展開された状態が維持される。そのため、レジストパタン間に残留する純水110の液面が下がる過程においても、レジストパタン108同士で引き寄せ合う力が従来よりも弱くなる。その後、純水110を十分に振り切るまで基板にスピン乾燥を行う(図2(d))。図2(d)に示すように、レジストパタン108の倒れは起きない。その後、レジストパタン108をマスクにしてエッチングを行うと、単分子膜124もエッチングに曝され、除去される。
なお、図2(b)で説明した乾燥工程ではスピン乾燥を行っているが、加熱機構による加熱乾燥を含むようにしてもよく、スピン乾燥の代わりに加熱乾燥を行ってもよい。
本実施例の半導体装置の製造方法では、純水110の表面に単分子膜124を展開し、純水110の表面張力を低減させるので、レジストパタン間に働く表面張力による毛細管効果を低減し、レジストパタン108の倒れを防止できる。また、単分子膜124がレジストパタン108の表面に付着することで、レジストパタン108の疎水性を低下させる効果もある。
また、レジストパタン形成後のエッチング工程前で単分子膜124が被加工膜100上に残渣として残っているが、純水リンスに直接界面活性剤を添加し乾燥させた場合に比べて濃度は極めて少ない。そのため、残渣による欠陥の発生は問題にならないほど少ない。
さらに、本実施例のパタン倒れ防止の対策は、レジストパタンに限らず、絶縁膜および導体膜等の被加工膜で形成されたパタンにも有効である。
次に、上記両親媒性溶液について詳細に説明する。
本実施例に適用可能な両親媒性物質にはステアリン酸の他にミリスチン酸などがある。また、両親媒性物質が単分子の場合で説明したが、2分子でもよい。リポソーム(脂質分子)などは2本の疎水鎖を持ち、炭化水素同士の強い凝集力から2分子膜を形成する。2分子膜であっても表面張力を低下させる物理物性は単分子膜と同様であるため、以下においても単分子膜の場合で説明する。
両親媒性物質の分子1つの大きさが予めわかっているため、両親媒性物質を液面に均一に展開した単分子膜を形成するために、基板の主表面の面積と分子の大きさとから理想的な分子数を求めることが可能である。そして、このようにして求めた理想的な分子数から上記両親媒性溶液の濃度と滴下量を算出している。本実施例では、濃度を10E−6mol/mlとしたが、濃度の範囲としては10E−5〜10E−7mol/mlが適当である。このように両親媒性物質の濃度を薄くする理由は、上記理想的な分子数を供給する場合の濃度と滴下量の関係から、滴下量を制御しやすくするためである。両親媒性物質の濃度を高くすると、滴下する量を少し増やしただけで、余分に両親媒性物質を展開させることになり、滴下量を厳密に制御する必要が生じてしまう。供給する両親媒性物質の量を制御しやすくするためにも、両親媒性溶液としている。溶媒には揮発性の有機溶剤を使用しているので、溶媒の量が多くなることは問題にならない。なお、両親媒性物質の量を精密に制御可能であれば溶媒を用いずに両親媒性物質を直接供給するようにしてもよい。
また、溶媒は、両親媒性物質を溶解または分散させる能力を有し、下層水への展開後には蒸発するか、または下層水に溶け込んで基板から振り切られるかなどして除去され、かつ、両親媒性物質膜の形成を阻害しないものであれば、有機溶剤に限らず無機溶剤であってもよい。
両親媒性物質が液面に展開される均一性は、下層水の温度や大気圧にも依存する。また、その均一性は下層水の温度および大気圧の条件を同じにしても両親媒性物質の種類毎に異なる。そのため、下層水の温度および大気圧の条件により両親媒性物質の量を制御するだけでなく、両親媒性物質を複数の種類から選択するようにしてもよい。両親媒性物質の物理物性に対する両親媒性物質の種類や下層水の温度の依存性については、以下に述べる。
単分子膜の物理物性を測定したのでその方法について説明する。図3は単分子膜の表面圧力測定装置の一構成例を示す図である。
図3に示すように、表面圧力測定装置は、下層水に単分子膜を展開するための槽25と、単分子膜が展開される領域の面積を変えるための2枚の移動プレート26a、26bと、下層水に浮かぶガラスプレート27の上下方向の移動距離を測定する表面測定部33と、表面測定部33から受け取る移動距離の計測値を用いて表面圧力を算出するマイクロコンピュータ28とを有する構成である。また、マイクロコンピュータ28と表面測定部33の間には、上記計測値の信号を増幅するアンプと、アナログ信号のデータをデジタル信号に変換するA/D変換部35とが信号線を介して接続されている。表面測定部33は本実施例ではWilhermy型のものである。作業者は槽25の枠と移動プレート26a、26bで囲まれた領域に単分子膜を供給する。以下では、この領域を展開領域と称する。マイクロコンピュータ28には、展開領域の面積、単分子の数、および表面測定部33から受け取る計測値を用いて分子の単位面積の表面圧力を算出するためのプログラムが格納されている。また、移動プレート26a、26bを所定の距離だけ移動させる毎に上記表面圧力の算出を行うためのプログラムが格納されている。
また、移動プレート26a、26bを所定の距離だけ槽25の内側に移動させるための動作信号をマイクロコンピュータ28から受け取るI/Oボード29と、I/Oボード29から受け取る動作信号に対応して駆動信号を送出するパルスモータ駆動ボード30と、パルスモータ駆動ボード30から受信する駆動信号にしたがって微小角パルスモータ32a、32bに回転角信号を送信するマイクロステップ駆動部31a、31bとを有する。微小角パルスモータ32a、32bが回転角信号に対応して軸を回転させることで、移動プレート26a、26bが所定の距離だけ移動する。
上記表面圧力測定装置の動作について簡単に説明する。
作業者がマイクロコンピュータ28を操作して、展開領域に供給する単分子の数を入力し、測定開始の指示を入力する。作業者の入力により、マイクロコンピュータ28は初期状態の表面圧力を登録するために、表面測定部33からの計測値をアンプ34およびA/D変換部35を介して受け取ると、この値を初期値として登録する。また、現在の移動プレート26a、26bの位置から初期状態の展開領域の面積を算出して初期面積として登録する。続いて、プログラムにしたがって動作信号をI/Oボード29を介してパルスモータ駆動ボード30に送信すると、動作信号に対応する駆動信号がパルスモータ駆動ボード30からマイクロステップ駆動部31a、31bに入力される。そして、マイクロステップ駆動部31a、31bのそれぞれから微小角パルスモータ32a、32bのそれぞれに駆動信号に対応する回転角信号が入力される。微小角パルスモータ32a、32bが回転角信号にしたがって軸を回転させると、移動プレート26a、26bが所定の距離だけ槽25の中心側に移動する。その後、表面測定部33からの計測値をアンプ34およびA/D変換部35を介して受け取ると、移動プレート26a、26の移動後の展開領域の面積、計測値、単分子の数から分子の単位面積の表面圧力を算出して格納する。以降、移動プレート26a、26bを所定の距離だけ移動させる毎に分子の単位面積の表面圧力を算出して格納する。
また、本実施例では、分子の単位面積の表面圧力の温度依存性を調べるために、槽25の下層水を所定の温度に保つための恒温装置が設けられている。恒温装置は、槽25の下から下層水に熱を供給するためのペルチェ素子モジュール37と、下層水およびペルチェ素子モジュール37の温度を検出するための温度測定部38a、38bと、温度測定部38a、38bから受け取る温度計測値に対応してペルチェ素子モジュール37を動作させるマイクロコンピュータ40とを有する。また、温度測定部38a、38bから受け取る温度計測値をアナログ信号からデジタル信号に変換するA/D変換部41がマイクロコンピュータ40に接続されている。また、マイクロコンピュータ40からペルチェ素子モジュール37を動作させるための動作信号をデジタル信号からアナログ信号に変換するD/A変換部42と、D/A変換部42から受け取る動作信号に対応してペルチェ素子モジュール37に電源を供給する電源コントローラ43とが設けられている。
作業者が下層水の設定温度を入力すると、マイクロコンピュータ40は温度測定部38aから下層水の温度の計測値を読み出し、計測値と設定温度との差を求めて、設定温度にするための動作信号を電源コントローラ43に送信する。電源コントローラ43は動作信号にしたがってペルチェ素子37に電源を供給する。下層水が設定温度になると、マイクロコンピュータ40は温度測定部38a、38bからの温度の計測値をモニタし続け、下層水が設定温度を維持するように電源コントローラ43に対して動作信号を送信する。
次に、表面圧力の測定方法について説明する。
図4は表面圧力の測定方法を説明するための模式図である。
ガラスプレート27は、上部に垂直棒を介して鏡44が設けられている。鏡44はプレートスプリング45で槽25の壁につながれている。プレートスプリング45はガラスプレート27が水平方向に移動するのを防ぐためのものであり、ガラスプレート27は上下に移動可能である。
表面測定部33には、光学センサ46と、図に示さないレーザ光源とが設けられている。光学センサ46は、レーザ光源から照射されるレーザ光線がガラスプレート27の鏡44で反射した光を検出して位相差を求め、位相差から距離に変換した値を外部に送出する。
ガラスプレート27に働く力を考えると、垂直上方に働く浮力および表面圧力の和と、垂直下方に働く重力および下層水の表面張力の和とがつり合う。そして、ガラスプレート27の浮力、重力、および下層水による表面張力は、ガラスプレート27および下層水の物性から予め求められる。そのため、ガラスプレート27の上下動の移動距離は表面圧力に依存することになり、上記4つの力の関係式とガラスプレート27の移動距離から表面圧力が求まる。
展開領域の面積が狭くなってガラスプレート27が上方に移動すると、光学センサ46は検出されるレーザ光線の位相差から移動距離を算出し、計測値がマイクロコンピュータ28に入力される。マイクロコンピュータ28はガラスプレート27の浮力、重力、および下層水による表面張力とガラスプレート27の移動距離の計測値から表面圧力を算出する。
次に、上述の表面圧力測定装置を用いた、分子膜の表面圧力の測定結果について説明する。
図5はミリスチン酸の表面圧力の温度依存性を示すグラフである。横軸は分子の単位面積を示し、単位は[nm2molec.-1]である。縦軸は表面圧力を示し、単位は[mNm-1]である。以下では、単位の表記を省略する。
図5に示すように、下層水の温度が20℃である場合、分子の単位面積が0.44付近から表面圧力が上がり始めて、0.19付近で表面圧力が最大値となる。これに対して、下層水の温度が1℃である場合、表面圧力が最大値になるのは温度が20℃のときと同様に分子の単位面積が0.19付近であるが、0.25から表面圧力が高くなり始める。図5に示す結果から、分子の単位面積が縮小することで表面圧力が変化するが、同じ物質の同じ量でも下層水の温度条件で表面圧力が変化し、単分子膜の分子密度が異なることがわかる。
図6はステアリン酸ニッケルの表面圧力に対する下層水のpH(ペーハー)依存性を示すグラフである。横軸、縦軸は図5と同様である。ステアリン酸ニッケルは、ステアリン酸の水素をニッケルに置換したものである。
図6に示すように、下層水のpH=6〜8の場合、分子の単位面積の変化に対する表面圧力の変化の仕方はほぼ一致しており、分子の単位面積が0.17付近で急激に表面圧力が高くなり、表面圧力が60以上になっている。一方、pH=8.5、pH=9の場合、分子の単位面積が0.25付近から表面圧力が上がり始めるが、分子の単位面積が0.17になっても表面圧力はpH=6〜8の場合ほど大きくならず、分子の単位面積が0.1で表面圧力は50以下である。塩として両親媒性物質に金属を導入すると、単分子膜の表面圧力が下層水のpHの影響を受け、単分子膜の分子密度が下層水のpHにより異なることがわかる。
図5および図6に示した結果から、下層水の温度やpHが表面圧力を制御するためのファクタとなることがわかる。したがって、下層水の表面に密度のより均一な単分子膜を形成するために、下層水の温度やpHに対応して下層水に供給する両親媒性物質の量を制御すればよい。図2に示したレジストパタン形成方法では、現像液などにより純水リンス後も基板に残留する純水のpH値が安定しない場合も考えられる。その場合、凝集など両親媒性物質の膜形成の阻害とならないよう、両親媒性物質を展開する前にpHを調整する薬剤(キレート剤等)を滴下するようにしてもよい。
次に、基板の乾燥工程について説明する。図2で説明した半導体装置の製造方法では、乾燥工程に通常のスピン乾燥を行った。基板の乾燥方法として通常のスピン乾燥の他に4つの方法が考えられる。それらの方法を以下に説明する。
(1)スピン乾燥の回転数をはじめは従来よりも遅い回転数にして、その後、従来と同様な早い回転数にする。はじめに回転数を遅くして下層水の液面をゆっくり下げ、単分子膜が下層水とともに飛び散ることを抑制する。(2)スピン乾燥前に基板を傾けて、基板に残留する下層水を減らしてから両親媒性溶液を滴下する。基板に残留する下層水を減らし、その後のスピン乾燥の時間を短くすることで、単分子膜およびパタンへの遠心力の影響が低減する。単分子膜の飛び散りとパタン倒れがより抑制される。(3)スピン乾燥の過程で両親媒性溶液を補充する。遠心力により単分子膜の一部が飛び散ってしまっても、両親媒性溶液を補充することで、単分子膜の均一性を維持できる。
(4)基板上の下層水の液面が低くなってパタンの受ける表面張力が弱くなったら、加熱乾燥を行って残りの下層水と単分子膜を蒸発させる。この場合、下層水と単分子膜の沸点の高い方の温度で加熱すれば、両方を蒸発させることが可能となる。
一方、パタンの耐熱温度を考慮すると、パタンがレジストの場合の加熱温度の上限値は、次のように考えられる。両親媒性物質の蒸発温度は250℃以上である。250℃以上という温度は、レジストパタンの種類によって異なるが、一般的なレジストパタンの耐熱上限温度を超える値である。そのため、(4)の乾燥方法をレジストパタンに適用する場合、250℃以上の温度で加熱することは望ましくない。このことから、実際の運用では、加熱温度の上限値はレジストプロセスによるパタン変形の影響が出ない温度、またはマージンを考慮して240℃までとするのがよい。レジストは熱による化学組成の影響を受ける以前より、熱ダレによるパタン形状の変化が起こるためである。
また、パタンが被加工膜の場合の加熱温度の上限値は、次にように考えられる。両親媒性物質の物性から加熱温度を250℃以上にすれば、両親媒性物質が蒸発する。両親媒性物質を蒸発させれば、基板上に両親媒性物質が残らないため、その後の工程で両親媒性物質の影響を受けず、欠陥の原因になることもない。加熱温度を360℃以上にすると、両親媒性物質が加熱分解する。両親媒性物質を加熱分解させない場合では、加熱温度の上限値はマージンを考慮して350℃とするのが望ましい。しかし、両親媒性物質が加熱分解しても酸化して揮化するので、欠陥の原因になることもない。そのため、上限値を360℃以上にしてもよいが、トランジスタの不純物拡散層における導電性不純物の拡散を抑制するために600℃を超えない温度にするのが望ましい。
なお、パタンがレジストおよび被加工膜のいずれの場合も、加熱温度の下限値は水が蒸発する100℃であることが望ましい。また、上述の加熱温度の範囲は、図2(b)で説明した乾燥工程で加熱乾燥を行った場合においても同様である。
基板の乾燥工程として、通常のスピン乾燥とともに上記(1)から(4)の乾燥方法のうち少なくともいずれかの方法を適用してもよい。また、(1)から(4)の乾燥方法のうちいくつかを組み合わせてもよい。さらに、上記(1)から(3)の乾燥方法に加熱乾燥を含むようにしてもよい。
本実施例は、被加工膜に形成されたパタンの洗浄工程に本発明を適用したものである。本実施例ではパタンとしてDRAM(Dynamic Random Access Memory)のキャパシタを用いる。DRAMのメモリ素子についてその構成を簡単に説明する。
図7はDRAMのメモリ素子の一構成例を示す断面図である。
図7に示すようにメモリ素子は、情報を貯えるためのキャパシタと、キャパシタに対して情報の読み出しおよび書き込みを行うためのトランジスタとを有する。トランジスタは、半導体基板50の主表面近傍に形成された不純物拡散層52のソース電極およびドレイン電極と、ゲート絶縁膜54上に形成されたゲート電極56とを有する。トランジスタは素子分離部53で他のトランジスタと電気的に絶縁されている。
キャパシタは、トランジスタに接続された下部電極70と、上部電極74と、下部電極70および上部電極74の間に挟まれた容量絶縁膜72とを有する。下部電極70の高さは底面直径の3倍以上の大きさであるため、キャパシタの下部電極のアスペクト比(高さ/底面直径)は3以上となる。上部電極74は絶縁膜76で覆われている。本実施例では、キャパシタの下部電極70の底面は円形とする。
トランジスタの2つの不純物拡散層52のうち一方は、第1の層間絶縁膜58に形成された第1のプラグ60aと第2の層間絶縁膜62に形成された第2のプラグ66を介して下部電極70と接続されている。もう一方の不純物拡散層52は、第1のプラグ60bを介してビット線64に接続されている。
次に、キャパシタを構成に含む半導体装置の製造方法を説明する。実施例1で説明した現像装置の純水リンス、両親媒性溶液の滴下、およびスピン乾燥の処理を行うことが可能な洗浄装置を予め準備する。また、両親媒性物質をミリスチン酸とする。
図8から図10は本実施例の半導体装置の製造方法を説明するための断面図である。なお、ビット線64から半導体基板50側の構成を図に示すことを省略している。また、これらの図では、実施例1と同様に両親媒性物質の分子の大きさをキャパシタのパタンに対して100倍以上の大きさで表現している。
図7に示した第2の層間絶縁膜62およびエッチングストッパ絶縁膜68まで形成した後、第2のプラグ66を形成する。続いて、図8(a)に示すように、エッチングストッパ絶縁膜68上にBPSG(Boro−Phospho Silicate Glass)膜78を形成する。このとき、BPSG膜78の膜厚を下部電極70の高さと同等になるようにする。
その後、リソグラフィ工程で下部電極用開口を形成するためのレジストパタン80を形成し、レジストパタン80をマスクにしてBPSG膜78に対して異方性エッチングを行って開口79を形成する(図8(b))。この開口79の高さは底面直径の3倍以上の大きさである。なお、BPSG膜78と第2の層間絶縁膜62のエッチング選択比が同等であっても、この異方性エッチングを行う際、エッチングストッパ絶縁膜68により第2の層間絶縁膜62はエッチングされない。続いて、レジストパタン80を除去した後、図8(c)に示すように、導電性不純物を拡散させたポリシリコン膜(以下では、不純物ドープポリシリコン膜と称する)82をCVD(Chemical Vapor Deposition)法で開口79の側壁および底面とBPSG膜78上に形成する。
図9(d)に示すように、リソグラフィ工程で下部電極パタンを形成するためのレジストパタン83を形成する。続いて、レジストパタン83をマスクにして不純物ドープポリシリコン膜82に対して異方性エッチングを行う。さらに、BPSG膜78に対してウェットエッチングを行う。図9(e)に示すように下部電極70が形成される。その後、レジスト剥離液でレジストパタン83を除去する。
レジスト剥離液でレジストパタン83を除去した後、上述の洗浄装置を用いて基板表面に対して純水を噴射してレジスト剥離液を洗い流す。レジスト剥離液を洗い流した後、純水の噴射を停止する。そして、基板上に残留する純水に実施例1で説明した両親媒性溶液を滴下すると、図9(f)に示すように単分子膜124が純水110の表面に形成される。
続いて、実施例1と同様にして洗浄装置でスピン乾燥を行う。スピン乾燥により純水110の液面が下がってくると、隣接するキャパシタの下部電極70にお互いを引き寄せ合う表面張力が発生するが、単分子膜124によりその力が緩和される(図10(g))。そして、スピン乾燥で基板上の純水110を除去した後、250℃以上の温度で基板をベークして単分子膜124を蒸発させる(図10(h))。
その後、CVD法で容量絶縁膜72を形成し、続いて、容量絶縁膜72上にTiN/W膜の積層金属膜を形成する。リソグラフィ工程およびエッチング工程により積層金属膜で上部電極74のパタンを形成し、さらに、上部電極74を覆う絶縁膜76を形成する(図10(i))。
このようにして、キャパシタの下部電極を形成した後、洗浄工程で両親媒性物質を展開することで、スピン乾燥での下部電極倒れを防止できる。
なお、実施例1と同様にして洗浄装置に加熱機構を予め設け、乾燥工程に加熱乾燥を含むようにしてもよい。また、本実施例では、スピン乾燥後にベークを行っているが、スピン乾燥の途中でベークを行うようにしてもよい。また、スピン乾燥後のベーク処理の代わりに、容量絶縁膜72形成の際の熱処理で単分子膜を除去するようにしてもよい。さらに、実施例1の図2に示したように、スピン乾燥後にベーク処理を行わなくてもよい。実施例1で説明した(1)から(4)のいずれかの乾燥方法を適用してもよい。
本発明の半導体装置の製造方法では、パタン間に浸透した液体を乾燥工程で除去する際に表面張力が低減し、パタン倒れを防止する。そのため、パタン倒れ防止のためにアスペクト比を小さくする必要がなく、パタンの高さを十分に確保することが可能となる。
また、基板上に両親媒性溶液を精密に滴下するための吐出機構を現像装置や洗浄装置に新たに設けるだけで済むため、既存の装置を活用し、簡便で安価な改良で対処できる。
また、両親媒性物質、および両親媒性溶液のための溶媒は一般で入手可能な安価な物であるため、製造原価が低減する。また、基板1枚に対して水面上に単分子膜を形成するだけの両親媒性溶液を滴下する量で済むため、薬剤の使用量が抑制され、環境に与える負荷が小さい。
また、基板に残留物となる場合、両親媒性物質が極微量(単分子膜)なので、欠陥が出にくく、装置を汚染しにくい。そのため、残留物を最小限に留め、次工程への影響や欠陥の発生を抑制する。
さらに、両親媒性物質の種類の選定、両親媒性物質の滴下量、スピン乾燥の回転数などを操作することで最適化が容易であるため、最適化などプロセスの自由度が高い。
なお、実施例2ではパタンとして底面が円形の場合で説明したが、パタンの底面は楕円形でも多角形でもよい。パタンの底面が楕円形である場合、楕円形の短軸の長さとパタンの高さでアスペクト比を算出する。パタンの底面が四角形である場合、四角形の短辺の長さとパタンの高さでアスペクト比を算出する。パタンの底面が五角形以上の多角形である場合には、その多角形の中心を通り辺または頂点を結ぶ線分の長さと、パタンの高さを用いてアスペクト比を算出する。
また、下層水として用いられる洗浄液は純水に限らず、酸やアルカリの水溶液などであってもよい。
また、実施例1および実施例2では、乾燥工程に加熱乾燥を含む場合に、現像装置や洗浄装置に加熱機構を設けるものとしたが、別に設けられた加熱装置で乾燥を行ってもよい。
さらに、本発明は、半導体装置の製造方法に限らず、マイクロマシン加工における洗浄など表面張力による倒れに影響のある微細加工全般に適用することが可能である。
両親媒性物質を説明するための模式図である。 実施例1の半導体装置の製造方法を説明するための断面図である。 表面圧力測定装置の一構成例を示す図である。 表面圧力の測定方法を説明するための模式図である。 ミリスチン酸の表面圧力の温度依存性を示すグラフである。 ステアリン酸ニッケルの表面圧力のpH依存性を示すグラフである。 DRAMのメモリ素子の一構成例を示す断面図である。 実施例2における半導体装置の製造方法を説明するための断面図である。 実施例2における半導体装置の製造方法を説明するための断面図である。 実施例2における半導体装置の製造方法を説明するための断面図である。 従来の現像装置を説明するための図である。 従来のレジストパタン形成方法を説明するための断面図である。
符号の説明
50、100 半導体基板
101 被加工膜
108 レジストパタン
110 純水
124 単分子膜
52 不純物拡散層
53 素子分離部
54 ゲート絶縁膜
56 ゲート電極
58 第1の層間絶縁膜
60a、60b 第1のプラグ
62 第2の層間絶縁膜
64 ビット配線
66 第2のプラグ
68 エッチングストッパ絶縁膜
70 下部電極
72 容量絶縁膜
74 上部電極
75 キャパシタ
76 絶縁膜

Claims (18)

  1. 被加工膜またはレジストによるパタンを基板上に形成する工程と、
    少なくとも水を含む液体である洗浄液で前記パタンを洗浄する工程と、
    前記パタンを洗浄した後、前記基板上に残留する前記洗浄液の表面に親水性基および疎水性基を有する両親媒性物質を展開させる工程と、
    前記両親媒性物質を展開させた後、前記基板上の前記洗浄液を除去するための乾燥工程と、
    を有する半導体装置の製造方法。
  2. 前記被加工膜によるパタンは、絶縁膜または導体膜からなるパタンである請求項1記載の半導体装置の製造方法。
  3. 前記被加工膜によるパタンは、円筒状のキャパシタ用下部電極からなるパタンである請求項1記載の半導体装置の製造方法。
  4. 前記パタンを洗浄した後、前記両親媒性物質を展開させる工程前に、該両親媒性物質の量に対応して前記洗浄液のペーハー(pH)値を調整する請求項1から3のいずれか1項記載の半導体装置の製造方法。
  5. 前記両親媒性物質を展開させる工程は、該両親媒性物質の量を前記基板の主表面の面積に対応して制御する請求項1から4のいずれか1項記載の半導体装置の製造方法。
  6. 前記両親媒性物質を展開させる工程は、該両親媒性物質の量を前記洗浄液の温度および大気圧の少なくともいずれかの条件に対応して制御する請求項1から5のいずれか1項記載の半導体装置の製造方法。
  7. 前記両親媒性物質を展開させる工程は、該両親媒性物質を含む溶液を前記洗浄液に供給する処理を有し、
    前記両親媒性物質を含む溶液における前記両親媒性物質の濃度で該両親媒性物質の量を制御する請求項1から6のいずれか1項記載の半導体装置の製造方法。
  8. 前記両親媒性物質の濃度が10E−5〜10E−7mol/mlである請求項7記載の半導体装置の製造方法。
  9. 前記両親媒性物質は単分子または2分子である請求項1から8のいずれか1項記載の半導体装置の製造方法。
  10. 前記乾燥工程は、スピン乾燥を含む請求項1から9のいずれか1項記載の半導体装置の製造方法。
  11. 前記スピン乾燥は、所定の回転数で前記基板を回転させた後、該所定の回転数よりも速い回転数で前記基板を回転させる請求項10記載の半導体装置の製造方法。
  12. 前記乾燥工程は、前記基板を水平方向から傾ける処理を行った後、スピン乾燥を行う請求項1から11のいずれか1項記載の半導体装置の製造方法。
  13. 前記乾燥工程は、前記スピン乾燥を行っている間に前記基板に残留する洗浄液に前記両親媒性物質を追加供給する請求項1から12のいずれか1項記載の半導体装置の製造方法。
  14. 前記乾燥工程は、加熱乾燥を含む請求項1から13のいずれか1項記載の半導体装置の製造方法。
  15. 前記乾燥工程は、前記洗浄液および前記両親媒性物質の沸点のうちいずれか高い方の温度で前記基板を加熱する工程を少なくとも含む請求項1から14のいずれか1項記載の半導体装置の製造方法。
  16. 前記乾燥工程は、前記基板を加熱する工程を含み、
    前記パタンが前記レジストからなる場合の前記加熱する工程は、100℃から240℃の温度範囲で加熱するものである請求項1から14のいずれか1項記載の半導体装置の製造方法。
  17. 前記乾燥工程は、前記基板を加熱する工程を含み、
    前記パタンが前記被加工膜からなる場合の前記加熱する工程は、100℃から600℃の温度範囲で加熱するものである請求項1から14のいずれか1項記載の半導体装置の製造方法。
  18. 前記乾燥工程は、前記基板を加熱する工程を含み、
    前記パタンが前記被加工膜からなる場合の前記加熱する工程は、250℃から350℃の温度範囲で加熱するものである請求項1から15のいずれか1項記載の半導体装置の製造方法。
JP2006001353A 2005-03-31 2006-01-06 半導体装置の製造方法 Active JP4237184B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006001353A JP4237184B2 (ja) 2005-03-31 2006-01-06 半導体装置の製造方法
TW095111100A TW200700928A (en) 2005-03-31 2006-03-30 Semiconductor device manufacturing method for preventing patterns from inclining in drying process
US11/393,800 US7763549B2 (en) 2005-03-31 2006-03-31 Semiconductor device manufacturing method for preventing patterns from inclining in drying process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005100852 2005-03-31
JP2006001353A JP4237184B2 (ja) 2005-03-31 2006-01-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006310755A true JP2006310755A (ja) 2006-11-09
JP4237184B2 JP4237184B2 (ja) 2009-03-11

Family

ID=37071130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006001353A Active JP4237184B2 (ja) 2005-03-31 2006-01-06 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7763549B2 (ja)
JP (1) JP4237184B2 (ja)
TW (1) TW200700928A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040423A1 (ja) * 2009-10-02 2011-04-07 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
JP2016106414A (ja) * 2010-12-28 2016-06-16 セントラル硝子株式会社 ウェハの洗浄方法
JP2016149543A (ja) * 2011-01-12 2016-08-18 セントラル硝子株式会社 保護膜形成用薬液

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2620523B1 (en) * 2008-06-30 2018-06-13 3M Innovative Properties Company Method of forming a microstructure
CN102124825B (zh) * 2008-06-30 2014-04-30 3M创新有限公司 形成图案化基材的方法
JP4743340B1 (ja) 2009-10-28 2011-08-10 セントラル硝子株式会社 保護膜形成用薬液
US8440573B2 (en) * 2010-01-26 2013-05-14 Lam Research Corporation Method and apparatus for pattern collapse free wet processing of semiconductor devices
US10727044B2 (en) 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413924A (en) * 1992-02-13 1995-05-09 Kosak; Kenneth M. Preparation of wax beads containing a reagent for release by heating
US5326672A (en) * 1992-04-23 1994-07-05 Sortec Corporation Resist patterns and method of forming resist patterns
US5374502A (en) * 1992-04-23 1994-12-20 Sortec Corporation Resist patterns and method of forming resist patterns
KR0164007B1 (ko) * 1994-04-06 1999-02-01 이시다 아키라 미세 패턴화된 레지스트막을 가지는 기판의 건조처리방법 및 장치
JPH088163A (ja) 1994-06-21 1996-01-12 Sony Corp パターン形成方法
KR0174316B1 (ko) * 1994-07-05 1999-04-01 모리시다 요이치 미세패턴 형성방법
TW402758B (en) * 1996-05-20 2000-08-21 Tokyo Electorn Limtied Spin dryer and method of drying substrates
US6351039B1 (en) * 1997-05-28 2002-02-26 Texas Instruments Incorporated Integrated circuit dielectric and method
US5977041A (en) * 1997-09-23 1999-11-02 Olin Microelectronic Chemicals Aqueous rinsing composition
JPH11265867A (ja) 1998-03-17 1999-09-28 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US6671034B1 (en) * 1998-04-30 2003-12-30 Ebara Corporation Microfabrication of pattern imprinting
US5985400A (en) * 1998-05-29 1999-11-16 Tapematic S.P.A. Method for forming a protective barrier layer on an optical memory disc substrate
US20040029395A1 (en) * 2002-08-12 2004-02-12 Peng Zhang Process solutions containing acetylenic diol surfactants
US7129199B2 (en) 2002-08-12 2006-10-31 Air Products And Chemicals, Inc. Process solutions containing surfactants
US7521405B2 (en) * 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
US6516815B1 (en) * 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
US6395647B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Chemical treatment of semiconductor substrates
KR100620651B1 (ko) * 2000-06-22 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 미세패턴 제조방법
DE60126736T2 (de) * 2000-08-31 2007-11-15 Az Electronic Materials Usa Corp. Strahlungsempfindliche polysilazan-zusammensetzung, daraus erzeugte muster sowie ein verfahren zur veraschung eines entsprechenden beschichtungsfilms
JP2002148820A (ja) * 2000-11-15 2002-05-22 Clariant (Japan) Kk パターン形成方法及びこの方法に使用される処理剤
US6451510B1 (en) * 2001-02-21 2002-09-17 International Business Machines Corporation Developer/rinse formulation to prevent image collapse in resist
US6770151B1 (en) * 2001-07-13 2004-08-03 Lam Research Corporation Drying a substrate using a combination of substrate processing technologies
JP2003109897A (ja) 2001-07-26 2003-04-11 Tokyo Electron Ltd 現像処理方法および現像処理装置
JP4085356B2 (ja) 2001-09-28 2008-05-14 株式会社Sumco 半導体ウェーハの洗浄乾燥方法
AU2003217547A1 (en) * 2002-02-15 2003-09-09 Supercritical Systems Inc. Drying resist with a solvent bath and supercritical co2
US7364839B2 (en) * 2002-07-24 2008-04-29 Kabushiki Kaisha Toshiba Method for forming a pattern and substrate-processing apparatus
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
US20050250054A1 (en) * 2004-05-10 2005-11-10 Ching-Yu Chang Development of photolithographic masks for semiconductors
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20060141486A1 (en) * 2004-12-29 2006-06-29 Coonan Everett W Porous substrates and arrays comprising the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040423A1 (ja) * 2009-10-02 2011-04-07 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
JPWO2011040423A1 (ja) * 2009-10-02 2013-02-28 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
US9334161B2 (en) 2009-10-02 2016-05-10 Mitsubishi Gas Chemical Company, Inc. Processing liquid for suppressing pattern collapse of fine metal structure and method for producing fine metal structure using same
JP2016106414A (ja) * 2010-12-28 2016-06-16 セントラル硝子株式会社 ウェハの洗浄方法
JP2016149543A (ja) * 2011-01-12 2016-08-18 セントラル硝子株式会社 保護膜形成用薬液

Also Published As

Publication number Publication date
US7763549B2 (en) 2010-07-27
US20060223318A1 (en) 2006-10-05
TW200700928A (en) 2007-01-01
JP4237184B2 (ja) 2009-03-11

Similar Documents

Publication Publication Date Title
JP4237184B2 (ja) 半導体装置の製造方法
US8728247B2 (en) Substrate processing method, storage medium storing program for executing substrate processing method and substrate processing apparatus
JP4994990B2 (ja) 基板処理方法、基板処理装置、プログラム、記録媒体および置換剤
KR102243108B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101580369B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI253110B (en) Developing device and developing method
JP2010056534A (ja) 基板の洗浄方法、基板の洗浄装置及び記憶媒体
US8691497B2 (en) Developing treatment method
CN107424908A (zh) 一种晶圆处理装置和方法
JPH09106934A (ja) 基板現像装置
JP2007329408A (ja) 基板乾燥方法及び基板乾燥装置
US10281822B2 (en) Developing treatment method, non-transitory computer storage medium and developing treatment apparatus
CN100423189C (zh) 在干燥工艺中用于防止图案倾斜的半导体器件的制造方法
JP2006332215A (ja) 微細構造処理方法及びその装置
JP4247087B2 (ja) 微細構造乾燥処理方法及びその装置
JP2017117938A (ja) 基板液処理装置および基板液処理方法
JP2023045806A (ja) 基板処理方法及びその装置
KR20210104897A (ko) 기판 처리 방법 및 기판 처리 장치
JPH10284463A (ja) 乾燥装置及び乾燥方法
JP4230830B2 (ja) 超臨界処理装置
TWI813155B (zh) 基板處理方法以及基板處理裝置
US10867815B2 (en) Photonically tuned etchant reactivity for wet etching
WO2006070621A1 (ja) 現像処理方法及び現像処理装置
TWI467640B (zh) 乾燥旋轉基板之系統及方法
KR20230042643A (ko) 학습 장치, 정보 처리 장치, 기판 처리 장치, 기판 처리 시스템, 학습 방법, 레시피 결정 방법 및 학습 프로그램

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081217

R150 Certificate of patent or registration of utility model

Ref document number: 4237184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250