JP2006294986A - 基板実装構造、及び、カメラモジュール - Google Patents
基板実装構造、及び、カメラモジュール Download PDFInfo
- Publication number
- JP2006294986A JP2006294986A JP2005115845A JP2005115845A JP2006294986A JP 2006294986 A JP2006294986 A JP 2006294986A JP 2005115845 A JP2005115845 A JP 2005115845A JP 2005115845 A JP2005115845 A JP 2005115845A JP 2006294986 A JP2006294986 A JP 2006294986A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- sealing material
- substrate
- liquid sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【目的】 プリント配線板の高密度化を妨げることなく、半田ランドや実装部品に液状封止材料が被さることを防止する。
【構成】 プリント配線板15では、ICチップ14の周囲に凸部46、48が形成されており、プリント配線板15とICチップ14との間から食み出した液状封止材料UFが、凸部46、48によって塞き止められる。
【選択図】 図4
【構成】 プリント配線板15では、ICチップ14の周囲に凸部46、48が形成されており、プリント配線板15とICチップ14との間から食み出した液状封止材料UFが、凸部46、48によって塞き止められる。
【選択図】 図4
Description
本発明は、実装基板に半導体チップが実装され、実装基板と半導体チップとの間に液状封止材料が充填された基板実装構造、及び、この基板実装構造と電荷結合素子を備えるカメラモジュールに関する。
図8(A)、(B)に示すように、ICチップ14をベアチップ実装やフリップチップ実装等によって実装基板100に実装する際には、ICチップ14と実装基板100との間に樹脂等の液状封止材料UFを充填して半田バンプ14Aの耐衝撃性を確保することがよく行われる(例えば、特許文献1参照)。
ここで、ICチップ14と実装基板100との間に液状封止材料UFを注入すると、液状封止材料UFの注入口40の周囲に液状封止材料UFが広がるが、液状封止材料UFが注入口40の周囲の半田ランド42に被さると半田ランド42に半田が付着しなくなる。また、図8(A)に示すように、液状封止材料UFが注入口40の周囲の実装部品44の半田部44Aに被さると、再リフローを行った際、図8(B)に示すように、液状封止材料UFのボイドから溶融半田が飛び出して角状に凝固することがあり、この角状の物体が半田屑となって回路をショートさせることがある。このため、液状封止材料UFが注入口40の周囲の半田ランド42や実装部品44の半田部44Aに被さることを防止するために、ICチップ14の周囲に十分なクリアランスを確保する必要があった。
しかしながら、近年は実装基板の高密度化や小型化の要求が高いために、ICチップの周囲にも実装部品を高密度に配置しなければならず、半田ランドや実装部品の半田部に被さらないように液状封止材料を注入する作業は、非常に難易度の高い作業になっていた。
特開2003−243444号公報
本発明は上記事実を考慮してなされたものであり、実装基板の高密度化を妨げることなく、半田ランドや実装部品に液状封止材料が被さることを防止することを目的とする。
請求項1に記載の基板実装構造は、実装基板に半導体チップが実装され、前記実装基板と前記半導体チップとの間に液状封止材料が充填された基板実装構造であって、前記半導体チップの周囲の半田ランド又は実装部品と前記半導体チップとの間に前記実装基板と前記半導体チップとの間から食み出した液状封止材料を塞き止める塞き止め部を形成したことを特徴とする。
請求項1に記載の基板実装構造では、実装基板に半導体チップが実装され、実装基板と半導体チップとの間に液状封止材料が充填されている。ここで、半導体チップの周囲の半田ランド又は実装部品と半導体チップとの間には、塞き止め部が形成されており、実装基板と半導体チップとの間から食み出した液状封止材料が、塞き止め部で塞き止められる。
これによって、半導体チップの周囲の半田ランドや実装部品と半導体チップとのクリアランスに関わらず、実装基板と半導体チップとの間から食み出した液状封止材料が、半田ランドや実装部品に被さることを防止できる。従って、半田ランドや実装部品を半導体チップに近接させることが可能となり、実装基板の高密度化、小型化が可能となる。また、液状封止材料を注入する作業が容易になる。
請求項2に記載の基板実装構造は、請求項1に記載の基板実装構造であって、前記塞き止め部が、前記半導体チップの周囲に形成されたことを特徴とする。
請求項2に記載の基板実装構造では、塞き止め部材が半導体チップの周囲に形成されているので、実装基板と半導体チップとの間からの液状封止材料の食み出し量を制限できる。これによって、半導体チップに近接された半田ランドや実装部品へ液状封止材料が被さることを防止できると共に、実装基板と半導体チップとの間の液状封止材料の減量を抑制でき、半導体チップを実装基板に実装するための半田バンプの耐衝撃性を向上できる。
請求項3に記載の基板実装構造は、請求項2に記載の基板実装構造であって、前記塞き止め部が、液状封止材料を前記実装基板と前記半導体チップとの間に注入するための注入エリアの周囲に形成されたことを特徴とする。
請求項3に記載の基板実装構造では、注入エリアから実装基板と半導体チップとの間に液状封止材料が注入される。ここで、注入エリアの周囲には塞き止め部が形成されており、注入エリアから広がる液状封止材料が、塞き止め部で塞き止められる。
これによって、注入エリアの周囲の半田ランドや実装部品と注入エリアとのクリアランスに関わらず、注入エリアから広がった液状封止材料が、半田ランドや実装部品に被さることを防止できる。従って、半田ランドや実装部品を注入エリアに近接させることが可能となり、実装基板の高密度化、小型化が可能となる。
請求項4に記載の基板実装構造は、請求項1に記載の基板実装構造であって、前記塞き止め部が、前記半田ランド又は前記実装部品の周囲に形成されたことを特徴とする。
請求項4に記載の基板実装構造では、半田ランド又は実装部品の周囲に塞き止め部が形成されており、実装基板と半導体チップとの間から食み出した液状封止材料が、塞き止め部で塞き止められる。ここで、実装基板と半導体チップとの間から食み出した液状封止材料の量は、半導体チップから離れるにつれて少なくなるので、塞き止め部を半導体チップの周囲に形成した場合と比して、塞き止め部が塞き止める液状封止材料の量が少なくなり、塞き止め部が液状封止材料を塞き止め易くなる。従って、塞き止め部の信頼性が向上する。
請求項5に記載の基板実装構造は、請求項1乃至4の何れか1項に記載の基板実装構造であって、前記塞き止め部が、前記実装基板のレジスト層を除去することで形成された凹部であることを特徴とする。
請求項5に記載の基板実装構造では、半導体チップの周囲の半田ランドや実装部品と半導体チップとの間に、実装基板のレジスト層を除去することで凹部が形成されている。この凹部の上では、実装基板と半導体チップとの間から凹部の周縁まで食み出した液状封止材料に表面張力が作用して液状封止材料の広がりが抑止される。これによって、半導体チップの周囲の半田ランドや実装部品に液状封止材料が被さることを防止できる。
請求項6に記載の基板実装構造は、請求項1乃至4の何れか1項に記載の基板実装構造であって、前記塞き止め部が、前記実装基板にシルク印刷で形成された凸部であることを特徴とする。
請求項6に記載の基板実装構造では、半導体チップの周囲の半田ランドや実装部品と半導体チップとの間の実装基板上に、凸部が、シルク印刷によって形成されており、この凸部によって、液状封止材料が塞き止められる。
請求項7に記載のカメラモジュールは、請求項1乃至6の何れか1項に記載の半導体チップの実装構造を備え、前記半導体チップに接続された電荷結合素子を有することを特徴とする。
請求項7に記載のカメラモジュールでは、電荷結合素子が接続された半導体チップと半導体チップの周囲の半田ランドや実装部品とのクリアランスに関わらず、実装基板と半導体チップとの間から食み出した液状封止材料が、半田ランドや実装部品に被さることが防止されている。これによって、半田ランドや実装部品を半導体チップに近接させることが可能となり、実装基板の高密度化、小型化が可能となる。従って、カメラモジュールの小型化が可能となる。
本発明は、上記構成にしたので、実装基板の高密度化を妨げることなく、半田ランドや実装部品に液状封止材料が被さることを防止できる。
以下に図面を参照しながら本発明の実施の形態を説明する。
まず、図1を参照して、本実施の形態に係るデジタルカメラ10の外観上の構成を説明する。図1に示すように、デジタルカメラ10は、カメラ筐体11の正面に、被写体像を結像させるためのレンズ21、撮影時に必要に応じて被写体に照射する光を発するストロボ62、及び撮影する被写体の構図を決定するために用いられるファインダ88を備えている。また、デジタルカメラ10は、カメラ筐体11の上面に、撮影を実行する際にユーザによって押圧操作されるレリーズボタン(所謂シャッター)92、及び電源スイッチ94を備えている。
なお、本実施の形態に係るデジタルカメラ10のレリーズボタン92は、中間位置まで押下される状態(以下、「半押し状態S1」という。)と、当該中間位置を超えた最終押下位置まで押下される状態(以下、「全押し状態S2」という。)と、の2段階の押圧操作が検出可能に構成されている。そして、デジタルカメラ10では、レリーズボタン92を半押し状態S1にすることによりAE(Automatic Explosure、自動露出)機能が働いて露出状態(シャッタースピード、絞りの状態)が設定された後、AF(Auto Focus、自動合焦)機能が働いて合焦制御され、その後、引き続き全押し状態S2にすると露光(撮影)が行われるようになっている。
一方、カメラ筐体11の背面には、上記ファインダ88の接眼部が設けられている。このファインダ88の接眼部近傍(図1では下方)には、撮影によって得られたデジタル画像データにより示される被写体像や各種メニュー画面、そしてメッセージ等を表示するための液晶ディスプレイ(以下、「LCD」という。)44が設けられている。また、LCD44近傍(図1では上方)にはモード切替スイッチ96が設けられ、またLCD44近傍(図1では右方)には十字カーソルボタン98が設けられている。モード切替スイッチ96は、ユーザによってスライド操作によって、撮影を行うモードである撮影モード、及び撮影によって得られたデジタル画像データにより示される被写体像をLCD44に表示(再生)するモードである再生モードの何れか一方のモードに設定するためのものである。十字カーソルボタン98は、LCD44の表示領域における上・下・左・右の4方向の移動方向を示す4つの矢印キー及び当該4つの矢印キーの中央部に位置された決定キーの合計5つのキーを含んで構成されており、各キーの押圧により該当するコマンドを出力するものである。また、十字カーソルボタン98の近傍(図1では上方)には、ユーザの押圧操作によって、撮影時にストロボ62を強制的に発光させるモードである強制発光モードを設定するための強制発光スイッチ99が設けられている。
次に、図2を参照して、本実施の形態に係るデジタルカメラ10の電気系の構成を説明する。
デジタルカメラ10は、カメラモジュール12を備えている。カメラモジュール12は、レンズ21を含んで構成された光学ユニット22を備えており、光学ユニット22の射出側でレンズ21の光軸後方には電荷結合素子(以下、「CCD」という。)24が設けられている。CCD24は、アナログ信号処理部26、アナログ/デジタル変換器(以下、「ADC」という。)28及びデジタル信号処理部30を介してシステムバスBUSに接続されている。アナログ信号処理部26は、CCDの出力信号に含まれるノイズ(特に熱雑音)等を軽減して正確な画素データを得る回路などを含んで構成されている。また、ADC28は、入力されたアナログ信号をデジタルデータに変換するためのものである。また、デジタル信号処理部30は、所定容量のラインバッファを内蔵し、かつ入力されたデジタル画像データをメモリ72の所定領域に直接記憶させる制御を行うと共に、デジタル画像データに対して各種のデジタル画像処理を行うものである。
なお、システムバスBUSには、デジタル信号処理部30,LCDインタフェース42,CPU(中央処理装置)50、メモリインタフェース70、外部メモリインタフェース80、及び圧縮・伸張処理回路86の各々が相互にデータやコマンドを授受可能に接続されている。LCDインタフェース42は、デジタル画像データにより示される画像やメニュー画面等をLCD44に表示させるための信号を生成してLCD44に供給するインタフェース回路である。CPU(中央処理装置)50は、デジタルカメラ10全体の動作を司る処理装置である。メモリ72は、主として撮影により得られたデジタル画像データを記憶するVRAM(Video RAM)により構成されたメモリである。メモリインタフェース70は、メモリ72に対するアクセスのための制御回路である。外部メモリインタフェース80は、スマートメディア(Smart Media(登録商標))等の記録メディアにより構成されたメモリカード82をデジタルカメラ10でアクセス可能とするためのインタフェース回路である。圧縮・伸張処理回路86は、所定の圧縮形式でデジタル画像データに対して圧縮処理を施す一方、圧縮処理されたデジタル画像データに対して圧縮形式に応じた伸張処理を施す処理回路である。
従って、CPU50は、デジタル信号処理部30及び圧縮・伸張処理回路86の作動の制御、LCD44に対するLCDインタフェース42を介した各種情報の表示、メモリ72及びメモリカード82へのメモリインタフェース70及び外部メモリインタフェース80を介したアクセスを行う。
一方、デジタルカメラ10には、主としてCCD24を駆動させるためのタイミング信号を生成してCCD24に供給するタイミングジェネレータ32が備えられており、CCD24の駆動はCPU50によりタイミングジェネレータ32を介して制御される。
また、デジタルカメラ10は駆動部34を備えており、光学ユニット22に備えられた焦点調整機構(詳細は後述)やズーム機構及び絞り駆動機構の駆動もCPU50により駆動部34を介して制御される。
CPU50は、光学ズーム倍率を変更する際には図示しないズーム機構を駆動制御して光学ユニット22に含まれるレンズ21の焦点距離を変化させる。また、CPU50は、CCD24による撮像によって得られた画像のコントラスト値が最大となるように上記焦点調整機構(後述)を駆動制御することによって合焦制御する。本実施の形態に係るデジタルカメラ10では、合焦制御として、読み取られた画像のコントラストが最大となるようにレンズの位置を設定する、所謂TTL(Through The Lens)方式を採用している。
また、レリーズボタン92、電源スイッチ94、モード切替スイッチ96、十字カーソルボタン98、及び強制発光スイッチ99の各種ボタン類及びスイッチ類(同図では、「操作部90」と総称。)はCPU50に接続されており、CPU50は、これらの操作部90に対する操作状態を常時把握できる。
また、デジタルカメラ10は、ストロボ62とCPU50との間に介在され、CPU50の制御によりストロボ62を発光させるための電力を充電する充電部60を備えている。ストロボ62はCPU50にも接続されており、ストロボ62の発光はCPU50によって制御される。
次に、本実施の形態に係るデジタルカメラ10の全体的な動作について簡単に説明する。
まず、CCD24により光学ユニット22を介した撮像を行い、被写体像を示すR(赤)、G(緑)、B(青)の信号をアナログ信号処理部26に順次出力する。アナログ信号処理部26は、CCD24から入力された信号に対して相関二重サンプリング処理等のアナログ信号処理を施した後にADC28に順次出力する。ADC28は、アナログ信号処理部26から入力されたR,G,Bの信号を各々12ビットのR,G,Bの信号(デジタル画像データ)に変換してデジタル信号処理部30に順次出力する。デジタル信号処理部30は、内蔵しているラインバッファにADC28から順次出力されるデジタル画像データを蓄積して一旦メモリ72の所定領域に格納する。
メモリ72の所定領域に格納されたデジタル画像データは、CPU50による制御によりデジタル信号処理部30によって読み出され、これらに所定の物理量に応じたデジタルゲインをかけることでホワイトバランス調整を行なうと共に、ガンマ処理及びシャープネス処理を行なって8ビットのデジタル画像データを生成し、更にYC信号処理を施して輝度信号Yとクロマ信号Cr,Cb(以下、「YC信号」という。)を生成し、YC信号をメモリ72の上記所定領域とは異なる領域に格納する。
なお、LCD44は、CCD24による連続的な撮像によって得られた動画像(スルー画像)を表示してファインダとして使用することができるものとして構成されているが、このようにLCD44をファインダとして使用する場合には、生成したYC信号を、LCDインタフェース42を介して順次LCD44に出力する。これによってLCD44にスルー画像が表示されることになる。
ここで、レリーズボタン92がユーザによって半押し状態とされた場合、前述のようにAE機能が働いて露出状態が設定された後、AF機能が働いて合焦制御され、その後、引き続き全押し状態とされた場合、この時点でメモリ72に格納されているYC信号を、圧縮・伸張処理回路86によって所定の圧縮形式(本実施の形態ではJPEG形式)で圧縮した後に外部メモリインタフェース80を介してメモリカード82に記録することにより撮影が行われる。
次に、カメラモジュール12について説明する。
図3に示すように、カメラモジュール12には光学ユニット22が備えられており、光学ユニット22の射出側でレンズ21の光軸後方にはCCD24が設けられている。CCD24は、プリント配線板13に実装され、アナログ信号処理部26やADC28等を含むICチップ14がプリント配線板15に実装されており、プリント配線板13とプリント配線板15がフレキシブルプリント配線板16によって電気的に接続されている。また、システムバスBUS(図2参照)に接続されたコネクタ17に接続されるコネクタ18がプリント配線板19に実装されており、プリント配線板15とプリント配線板19がフレキシブルプリント配線板36によって接続されている。
以下、プリント配線板の実装構造について説明する。
[第1実施形態]
図4(A)、(B)に示すように、プリント配線板15は、基材15Aの上に銅箔による配線パターン15Bが形成され、配線パターン15Bの上から基材15A上にレジスト層15Cが形成された構成になっている。一方、ICチップ14は、ICチップがBGA(Ball Grid Array)パッケージに封入されており、ICチップ上に形成された半田バンプ14Aとプリント配線板15上の配線パターン15Bがフリップチップ構造によって電気的に接続されている。また、プリント配線板15とICチップ14との間には、液状封止材料UFが注入されており、半田バンプ14Aの耐衝撃性が確保されている。
[第1実施形態]
図4(A)、(B)に示すように、プリント配線板15は、基材15Aの上に銅箔による配線パターン15Bが形成され、配線パターン15Bの上から基材15A上にレジスト層15Cが形成された構成になっている。一方、ICチップ14は、ICチップがBGA(Ball Grid Array)パッケージに封入されており、ICチップ上に形成された半田バンプ14Aとプリント配線板15上の配線パターン15Bがフリップチップ構造によって電気的に接続されている。また、プリント配線板15とICチップ14との間には、液状封止材料UFが注入されており、半田バンプ14Aの耐衝撃性が確保されている。
ところで、液状封止材料UFの注入口40が、ICチップ14の任意の1辺に沿って設けられており、この注入口40に沿って(図中矢印A方向へ)ディスペンサが移動されてプリント配線板15とICチップ14との間に液状封止材料UFが注入される。
この際、液状封止材料UFは、注入口40でプリント配線板15とICチップ14との間から外側へ広がる。また、注入口40以外でも、プリント配線板15とICチップ14との間からの液状封止材料UFの食み出しが発生する。
一方、プリント配線板15上のICチップ14の周囲には、半田ランド42が形成され、実装部品44が実装されているが、プリント配線板15の高密度化、小型化のために、ICチップ14と半田ランド42、実装部品44とのクリアランスは、液状封止材料UFの食み出し量に対して十分には取られていない。
ここで、注入口40と半田ランド42、実装部品44との間には、注入口40に沿って延びる凸部46が形成され、ICチップ14の周囲には、ICチップ14の上記任意の1辺を除く3辺に沿って延びるコ字状の凸部48が形成されている。この凸部46、48は、シルク印刷によってプリント配線板15上に形成されている。
これによって、プリント配線板15とICチップ14との間から食み出した液状封止材料UFが、凸部46、48で塞き止められるので、半田ランド42や実装部品44とICチップ14や注入エリア40とのクリアランスに関わらず、プリント配線板15とICチップ14との間から食み出した液状封止材料UFが、半田ランド42や実装部品44に被さることを防止できる。従って、半田ランド42や実装部品44をICチップ14や注入エリア40に近接させることが可能となり、プリント配線板14の高密度化、小型化が可能となる。また、プリント配線板14を備えるカメラモジュール12を小型化でき、以って、デジタルカメラ10を小型化できる。また、液状封止材料UFを注入する作業が容易になる。
さらに、凸部40がICチップ14の周囲に形成されていることで、プリント配線板15とICチップ14との間からの液状封止材料UFの食み出し量を制限できるので、プリント配線板15とICチップ14との間の液状封止材料UFの減量を抑制でき、半田バンプ14Aの耐衝撃性を向上できる。
[第2実施形態]
図5(A)、(B)に示すように、プリント配線板52は、基材52Aの上に銅箔による配線パターン52Bが形成され、配線パターン52Bの上から基材52A上にレジスト層52Cが形成された構成になっている。
[第2実施形態]
図5(A)、(B)に示すように、プリント配線板52は、基材52Aの上に銅箔による配線パターン52Bが形成され、配線パターン52Bの上から基材52A上にレジスト層52Cが形成された構成になっている。
ここで、注入口40と半田ランド42、実装部品44との間には、注入口40に沿って延びる凹部54が形成され、ICチップ14の周囲には、ICチップ14の上記任意の1辺を除く3辺に沿って延びるコ字状の凹部56が形成されている。この凹部54、56は、エッチングによってレジスト層52Cの一部を除去することによって形成されている。
この凹部54、56上では、プリント配線板52とICチップ14との間から凹部54、56の周縁まで食み出した液状封止材料UFに表面張力が作用し、液状封止材料UFの広がりが抑止される。これによって、ICチップ14の周囲の半田ランド42や実装部品44に液状封止材料UFが被さることを防止できる。
[第3実施形態]
図6(A)、(B)に示すように、プリント配線板58は、基材58Aの上に銅箔による配線パターン58Bが形成され、配線パターン58Bの上から基材58A上にレジスト層58Cが形成された構成になっている。
[第3実施形態]
図6(A)、(B)に示すように、プリント配線板58は、基材58Aの上に銅箔による配線パターン58Bが形成され、配線パターン58Bの上から基材58A上にレジスト層58Cが形成された構成になっている。
また、注入口40と半田ランド42、実装部品44との間には、半田ランド42を囲むコ字状の凸部62、実装部品44を囲むコ字状の凸部64が形成されている。この凸部62、64は、プリント配線板58上にシルク印刷によって形成されている。このため、プリント配線板58とICチップ14との間から食み出した液状封止材料UFが、凸部62、66で塞き止められる。
ここで、プリント配線板58とICチップ14との間から食み出した液状封止材料UFの量は、ICチップ14から離れるにつれて少なくなるので、凸部62、64をICチップ14の周囲に形成した場合と比して、凸部62、64が塞き止める液状封止材料UFの量が少なくなり、凸部62、64が液状封止材料UFを塞き止め易くなる。従って、凸部62、64の信頼性が向上する。
[第4実施形態]
図7(A)〜(C)に示すように、プリント配線板68は、基材68Aの上に銅箔による配線パターン68Bが形成され、配線パターン68Bの上から基材68A上にレジスト層68Cが形成された構成になっている。
[第4実施形態]
図7(A)〜(C)に示すように、プリント配線板68は、基材68Aの上に銅箔による配線パターン68Bが形成され、配線パターン68Bの上から基材68A上にレジスト層68Cが形成された構成になっている。
また、注入口40と半田ランド42、実装部品44との間には、半田ランド42を囲むコ字状の凸部62、実装部品44を囲むコ字状の凸部64と、凸部62を囲むコ字状の凹部72、凸部64を囲むコ字状の凹部74が形成されている。凸部62、64は、プリント配線板68上にシルク印刷によって形成され、凹部72、74は、エッチングによってレジスト層68Cの一部を除去することによって形成されている。
このように、半田ランド42、実装部品44の周囲に凸部と凹部を二重に形成したことによって、プリント配線板68とICチップ14との間から食み出した液状封止材料UFを、半田ランド42、実装部品44の周囲で確実に塞き止ることができる。
なお、第1乃至第4実施形態では、デジタルカメラを例に取って本発明を説明したが、半導体チップが実装され半導体チップとの間に液状封止材料が充填された実装基板を備える携帯電話等の他の電子機器にも本発明を適用可能である。
また、第1乃至第4実施形態では、パッケージICを例に取って本発明を説明したが、ベアチップIC等の他の構造の半導体チップが実装される実装基板にも本発明を適用可能である。
さらに、液状封止材料は、エポキシ樹脂を含む封止材料等、種々の材料を用いることができる。
12 カメラモジュール
14 ICチップ(半導体チップ)
15 プリント配線板
24 電荷結合素子
40 注入口
42 半田ランド
44 実装部品
46 凸部(塞き止め部)
48 凸部(塞き止め部)
52 プリント配線板
54 凹部(塞き止め部)
56 凹部(塞き止め部)
58 プリント配線板
62 凸部(塞き止め部)
64 凸部(塞き止め部)
68 プリント配線板
72 凹部(塞き止め部)
74 凹部(塞き止め部)
UF 液状封止材料
14 ICチップ(半導体チップ)
15 プリント配線板
24 電荷結合素子
40 注入口
42 半田ランド
44 実装部品
46 凸部(塞き止め部)
48 凸部(塞き止め部)
52 プリント配線板
54 凹部(塞き止め部)
56 凹部(塞き止め部)
58 プリント配線板
62 凸部(塞き止め部)
64 凸部(塞き止め部)
68 プリント配線板
72 凹部(塞き止め部)
74 凹部(塞き止め部)
UF 液状封止材料
Claims (7)
- 実装基板に半導体チップが実装され、前記実装基板と前記半導体チップとの間に液状封止材料が充填された基板実装構造であって、
前記半導体チップの周囲の半田ランド又は実装部品と前記半導体チップとの間に前記実装基板と前記半導体チップとの間から食み出した液状封止材料を塞き止める塞き止め部を形成したことを特徴とする基板実装構造。 - 前記塞き止め部が、前記半導体チップの周囲に形成されたことを特徴とする請求項1に記載の基板実装構造。
- 前記塞き止め部が、液状封止材料を前記実装基板と前記半導体チップとの間に注入するための注入エリアの周囲に形成されたことを特徴とする請求項2に記載の基板実装構造。
- 前記塞き止め部が、前記半田ランド又は前記実装部品の周囲に形成されたことを特徴とする請求項1に記載の基板実装構造。
- 前記塞き止め部が、前記実装基板のレジスト層を除去することで形成された凹部であることを特徴とする請求項1乃至4の何れか1項に記載の基板実装構造。
- 前記塞き止め部が、前記実装基板にシルク印刷で形成された凸部であることを特徴とする請求項1乃至4の何れか1項に記載の基板実装構造。
- 請求項1乃至6の何れか1項に記載の基板実装構造を備え、
前記半導体チップに接続された電荷結合素子を有することを特徴とするカメラモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115845A JP2006294986A (ja) | 2005-04-13 | 2005-04-13 | 基板実装構造、及び、カメラモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115845A JP2006294986A (ja) | 2005-04-13 | 2005-04-13 | 基板実装構造、及び、カメラモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294986A true JP2006294986A (ja) | 2006-10-26 |
Family
ID=37415212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005115845A Abandoned JP2006294986A (ja) | 2005-04-13 | 2005-04-13 | 基板実装構造、及び、カメラモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006294986A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7804161B2 (en) | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
JP2017123446A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社日立製作所 | 半導体装置および半導体パッケージ装置 |
WO2018074581A1 (ja) * | 2016-10-21 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 電子基板、および電子装置 |
US11676929B2 (en) | 2016-10-21 | 2023-06-13 | Sony Semiconductor Solutions Corporation | Electronic substrate and electronic apparatus |
-
2005
- 2005-04-13 JP JP2005115845A patent/JP2006294986A/ja not_active Abandoned
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7804161B2 (en) | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
US8432025B2 (en) | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
JP2017123446A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社日立製作所 | 半導体装置および半導体パッケージ装置 |
WO2018074581A1 (ja) * | 2016-10-21 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 電子基板、および電子装置 |
CN109804464A (zh) * | 2016-10-21 | 2019-05-24 | 索尼半导体解决方案公司 | 电子基板和电子设备 |
JPWO2018074581A1 (ja) * | 2016-10-21 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 電子基板、および電子装置 |
US10910289B2 (en) | 2016-10-21 | 2021-02-02 | Sony Semiconductor Solutions Corporation | Electronic substrate and electronic apparatus |
JP2021192442A (ja) * | 2016-10-21 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子装置 |
US11676929B2 (en) | 2016-10-21 | 2023-06-13 | Sony Semiconductor Solutions Corporation | Electronic substrate and electronic apparatus |
CN109804464B (zh) * | 2016-10-21 | 2023-07-18 | 索尼半导体解决方案公司 | 电子基板和电子设备 |
JP7379425B2 (ja) | 2016-10-21 | 2023-11-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110365899B (zh) | 电子设备 | |
US7172923B2 (en) | Imaging device and manufacturing method for imaging device | |
US20060017694A1 (en) | Information processing device and information processing method | |
JP2006294986A (ja) | 基板実装構造、及び、カメラモジュール | |
JP2011077901A (ja) | 撮像装置 | |
JP2009005262A (ja) | 半導体装置および撮像装置 | |
US7315327B2 (en) | Imaging element, imaging device, and method of deterring misappropriation of imaging element | |
JP6173022B2 (ja) | 画像処理装置 | |
JP2006287640A (ja) | 固体撮像素子パッケージ、固体撮像素子実装基板、デジタルカメラ及び固体撮像素子パッケージの実装方法 | |
JP2003333408A (ja) | デジタルカメラ | |
JPH10224684A (ja) | 情報処理装置 | |
JPH11225282A (ja) | 電子画像記録装置 | |
JP2004080405A (ja) | デジタルカメラ | |
JP2006278947A (ja) | 基板、及びこの基板を備えるカメラモジュール、並びに基板の実装方法 | |
JP2005328225A (ja) | デジタルカメラ | |
JP2006278575A (ja) | 電気的接続構造、半導体回路基板及び半導体回路基板の製造方法 | |
JP2006269832A (ja) | フレキシブルプリント配線板の接続構造、及び、カメラモジュール | |
JP2020113653A (ja) | 部品実装基板および実装方法 | |
US11595555B2 (en) | Sensor module | |
WO2022215597A1 (ja) | ベース部材 | |
JP2001344054A (ja) | 表示入力ユニット、入力装置、入力方法、および撮像装置 | |
US10205857B2 (en) | Image pickup device with land layout that enables reliable soldering, and mounting board therefor | |
JP2024043225A (ja) | 成形回路部品 | |
US20200128668A1 (en) | Printed circuit board and its manufacturing method | |
JP4335750B2 (ja) | 撮像装置、及び、撮影アスペクト比確認方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090206 |