JP2006288148A

JP2006288148A - 過電流保護回路

Info

Publication number: JP2006288148A
Application number: JP2005107518A
Authority: JP
Inventors: Kenji Sugimoto; 研二杉本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-04-04
Filing date: 2005-04-04
Publication date: 2006-10-19

Abstract

【課題】簡素な回路構成にて、過電流検出時に過電流検出信号の有意状態によりスイッチング(SW)素子のオフ制御を行なうと共に、過電流保護状態を持続させることにより過電流保護時に負荷に流れる電流を低減させることができる過電流保護回路を提供する。
【解決手段】電源１と、負荷２と、負荷電流を制御するSW素子３と、過電流検出抵抗DR４とを直列接続して回路を構成し、DRの両端電圧によって上記回路の過電流を検出してSW素子をオフ制御するものにおいて、基準電圧Vthと、上記両端電圧とを入力とし、両端電圧がVthを超えた時、出力を生ずる誤差増幅器10、誤差増幅器の出力によって導通し、SW素子のゲート電圧を低下させて限流制御することにより、負荷電流を抑制する第１のSW素子11及び誤差増幅器の出力によって導通し、Vthを低下させ過電流検出状態を持続させる第２のSW素子12を備えた構成とする。
【選択図】図１

Description

この発明は、過電流保護回路、例えばスイッチングにより電力変換を行なうスイッチング素子を備えた電力変換装置に用いられる過電流保護回路に関するものである。

従来の過電流保護回路は、負荷とスイッチング素子に対して直列接続された過電流検出抵抗の両端にかかる電圧を、一定値に固定された基準電圧と比較し、過電流検出抵抗の両端電圧が基準電圧を超えた時に過電流検出信号を生成し、この過電流検出信号によってスイッチング素子のゲートを制御することにより、回路電流を抑制して過電流保護を行なっていた。（例えば、特許文献１参照）。

特開平６−１０６０２０号公報（第１図）

従来の過電流保護回路は上記のように構成され、過電流検出時における過電流検出信号の有意状態によりスイッチング素子をオフ制御していたため、過電流検出抵抗の両端にかかる電圧が基準電圧以下まで低下した時は過電流検出信号が無意状態になることから、スイッチング素子のオフ制御後に過電流保護状態を持続させるためには、過電流検出信号の有意状態を保持するための複雑な回路構成が必要になるという問題点があった。

この発明は、上記のような問題点を解決するためになされたもので、簡素な回路構成にて、過電流検出時に過電流検出信号の有意状態によりスイッチング素子のオフ制御を行なうと共に、過電流保護状態を持続させることにより過電流保護時に負荷に流れる電流を低減させることができる過電流保護回路を提供することを目的とする。

この発明に係る過電流保護回路は、電源と、負荷と、この負荷に流れる電流を制御するスイッチング素子と、過電流検出抵抗とを直列接続して回路を構成すると共に、上記過電流検出抵抗の両端電圧によって上記回路の過電流を検出し、上記スイッチング素子をオフ制御するようにされた過電流保護回路において、基準電圧を抵抗分圧して取り出した過電流検出基準電圧と、上記過電流検出抵抗の両端電圧とを入力とし、上記両端電圧が上記過電流検出基準電圧を超えた時、出力を生ずる誤差増幅器、上記誤差増幅器の出力によって導通し、上記スイッチング素子のゲート電圧を低下させて限流制御することにより、上記負荷に流れる電流を抑制する第１の制御用スイッチング素子、及び上記誤差増幅器の出力によって導通し、上記過電流検出基準電圧を低下させ過電流検出状態を持続させる第２の制御用スイッチング素子を備えたものである。

この発明に係る過電流保護回路は上記のように構成されているため、簡素な回路構成で、スイッチング素子のオフ制御後に過電流保護状態を持続させることができる。
また、過電流保護状態はパルス毎に復帰して以後の動作に影響しないので、誤動作による影響も最小限に抑えることができる。

実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１による過電流保護回路の構成を示すブロック図である。

図１において、直流電源１に負荷２とスイッチング素子３と過電流検出抵抗４を直列に接続して電力変換装置が構成されている。スイッチング素子３のゲートには、ゲート抵抗５を介してパルス波発生器６が接続されている。

基準電圧源７の出力電圧は、分圧抵抗８と分圧抵抗９により分圧されて過電流検出基準電圧Vthとして出力され、誤差増幅器１０のマイナス入力端子へ接続されている。
また、過電流検出抵抗４の両端電圧が同じく誤差増幅器１０のプラス入力端子へ接続されて比較されるようになっている。

誤差増幅器１０は過電流検出抵抗４の両端電圧がVthを超えると出力を生ずるものであり、その出力は、第１の制御用スイッチング素子であるゲート電圧制御用のスイッチング素子１１のベース及び第２の制御用スイッチング素子である過電流検出電圧レベル制御用のスイッチング素子１２のベースへ接続され、過電流検出電圧レベル制御用のスイッチング素子１２のコレクタは、分圧抵抗９へ接続されている。

次に実施の形態１の動作について説明する。
図３は、図１のＡ〜Ｄ点における、通常時及び過電流保護時の電圧を示す波形図である。なお、図３（Ｃ）の破線は、過電流検出基準電圧Vthの変化を表している。

通常動作においては、パルス波発生器６にて生成したパルス波出力（Ａ）をスイッチング素子３のゲートへ入力してオン、オフすることにより、直流電源１から交流電力を生成し、負荷２に対して交流を印加する電力変換装置を構成している。

図３のｔ０時点にて、パルス波出力（Ａ）が「Ｌ」から「Ｈ」レベルになり、スイッチング素子３のゲート電圧（Ｂ）が上昇してスイッチング素子３がオン制御されると、負荷２に電流が流れることにより、過電流検出抵抗４の両端電圧（Ｃ）が図示のように上昇する。しかし、過電流検出抵抗４の両端電圧（Ｃ）は図示のように、過電流検出基準電圧Vth以下であるため誤差増幅器１０の出力電圧（Ｄ）は変化しない。

ｔ１時点にて、パルス波出力（Ａ）が「Ｈ」から「Ｌ」レベルになると、スイッチング素子３のゲート電圧（Ｂ）が低下してスイッチング素子３がオフになるため、過電流検出抵抗４の両端電圧（Ｃ）も低くなる。

負荷２の抵抗値の減少による過電流状態においては、ｔ２時点にて、パルス波出力（Ａ）が「Ｌ」から「Ｈ」レベルになると、スイッチング素子３のゲート電圧（Ｂ）が上昇してスイッチング素子３がオン制御される。

このため、負荷２に過電流が流れ、過電流検出抵抗４の両端電圧（Ｃ）が上昇する。
この電圧（Ｃ）は過電流に対応して大きくなるため、ｔ３時点にて過電流検出基準電圧Vthと交差し、そのレベルを超える。

ｔ3時点から、ある一定の回路遅れ時間の後、誤差増幅器１０の出力電圧（Ｄ）が上昇するため、スイッチング素子１１がオン制御される。このとき、スイッチング素子３のゲート電圧（Ｂ）は図示のように少し低下するためスイッチング素子３は導通度が低下して限流制御となり、負荷２に流れる電流が抑制されるため、過電流検出抵抗４の両端電圧（Ｃ）も図示のように低下して過電流保護状態になる。

同時に、スイッチング素子１２がオン制御されることにより、誤差増幅器１０のマイナス端子に入力されている過電流検出基準電圧Vthも図示のように低下して、過電流保護状態時の負荷２に流れる電流を低減させる。

ｔ４時点にて、パルス波出力（Ａ）が「Ｈ」から「Ｌ」レベルになり、スイッチング素子３のゲート電圧（Ｂ）が図示のように更に低下すると、スイッチング素子３がオフ制御され、負荷２に流れる電流が低下する結果、過電流検出抵抗４の両端電圧（Ｃ）も図示のように更に低くなってVth以下となり、過電流保護状態が解除される。
このとき、誤差増幅器１０の出力（Ｄ）が低下してスイッチング素子１２がオフ制御されることにより過電流検出基準電圧Vthが図示のように元の電圧レベルへ上昇する。

実施の形態１は以上のように構成され、過電流検出時に過電流検出基準電圧のレベルを低下させて、過電流保護状態を持続させ、負荷に流れる電流を低減させるようにしているため、回路を簡素化することができる。また、過電流保護状態は、パルス毎に復帰して以後の動作に影響しないので、誤動作による影響も最小限に抑えられる。

実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２による過電流保護回路の構成を示すブロック図である。なお、図１と同一または相当部分には同一符号を付して説明を省略する。

図１に示す実施の形態１では、誤差増幅器１０の出力の１つを過電流検出基準電圧Vthのレベル制御用のスイッチング素子１２のベースへ接続する構成としたが、図２に示す実施の形態２では、誤差増幅器１０の出力を過電流検出基準電圧Vthのレベル制御用の電圧コンパレータ１３のマイナス入力端子へ接続し、基準電圧源１４を電圧コンパレータ１３のプラス入力端子へ接続したものである。

このような構成としても実施の形態１と同様な作用効果を期待することができる。
なお、上記の説明では、この発明をスイッチングにより電力変換を行なうスイッチング素子を備えた電力変換装置の過電流保護回路に利用する場合について述べたが、その他の装置の過電流保護回路にも利用できることは云うまでもない。

この発明の実施の形態１の構成を示すブロック図である。この発明の実施の形態２の構成を示すブロック図である。実施の形態１の通常時及び過電流保護時における図１のＡ〜Ｄ点の電圧を示す波形図である。

符号の説明

１直流電源、２負荷、３スイッチング素子、４過電流検出抵抗、
５ゲート抵抗、６パルス波発生器、７基準電圧源、８、９分圧抵抗、
１０誤差増幅器、１１ゲート電圧制御用のスイッチング素子、
１２過電流検出電圧レベル制御用のスイッチング素子、
１３過電流検出電圧レベル制御用の電圧コンパレータ、１４基準電圧源。

Claims

電源と、負荷と、この負荷に流れる電流を制御するスイッチング素子と、過電流検出抵抗とを直列接続して回路を構成すると共に、上記過電流検出抵抗の両端電圧によって上記回路の過電流を検出し、上記スイッチング素子をオフ制御するようにされた過電流保護回路において、基準電圧を抵抗分圧して取り出した過電流検出基準電圧と、上記過電流検出抵抗の両端電圧とを入力とし、上記両端電圧が上記過電流検出基準電圧を超えた時、出力を生ずる誤差増幅器、上記誤差増幅器の出力によって導通し、上記スイッチング素子のゲート電圧を低下させて限流制御することにより、上記負荷に流れる電流を抑制する第１の制御用スイッチング素子、及び上記誤差増幅器の出力によって導通し、上記過電流検出基準電圧を低下させ過電流検出状態を持続させる第２の制御用スイッチング素子を備えたことを特徴とする過電流保護回路。
電源と、負荷と、この負荷に流れる電流を制御するスイッチング素子と、過電流検出抵抗とを直列接続して回路を構成すると共に、上記過電流検出抵抗の両端電圧によって上記回路の過電流を検出し、上記スイッチング素子をオフ制御するようにされた過電流保護回路において、基準電圧を抵抗分圧して取り出した過電流検出基準電圧と、上記過電流検出抵抗の両端電圧とを入力とし、上記両端電圧が上記過電流検出基準電圧を超えた時、出力を生ずる誤差増幅器、上記誤差増幅器の出力によって導通し、上記スイッチング素子のゲート電圧を低下させて限流制御することにより、上記負荷に流れる電流を抑制する制御用スイッチング素子、及び上記誤差増幅器の出力と所定の基準電圧とを入力とし、上記誤差増幅の出力発生時に出力を生じて上記過電流検出基準電圧を低下させ過電流検出状態を持続させる制御用電圧コンパレータを備えたことを特徴とする過電流保護回路。