JP2006278852A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2006278852A JP2006278852A JP2005097578A JP2005097578A JP2006278852A JP 2006278852 A JP2006278852 A JP 2006278852A JP 2005097578 A JP2005097578 A JP 2005097578A JP 2005097578 A JP2005097578 A JP 2005097578A JP 2006278852 A JP2006278852 A JP 2006278852A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- forming
- mask
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ゲート酸化膜が、素子分離膜に隣接する部分で薄膜化することを抑制できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1に、側面が傾斜している溝1aを形成する工程と、溝1aに絶縁膜を埋め込むことにより素子分離膜4aを形成する工程と、半導体基板1を熱酸化することにより、トランジスタのゲート酸化膜を形成する工程とを具備する。溝1aを形成する工程は、例えば半導体基板1上に窒化シリコン膜3を形成する工程と、窒化シリコン膜3上にレジストパターン50を形成する工程と、レジストパターン50をマスクとして窒化シリコン膜3及び半導体基板1を異方性エッチングすることにより、溝1aを形成する工程とを具備する。
【選択図】 図1
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1に、側面が傾斜している溝1aを形成する工程と、溝1aに絶縁膜を埋め込むことにより素子分離膜4aを形成する工程と、半導体基板1を熱酸化することにより、トランジスタのゲート酸化膜を形成する工程とを具備する。溝1aを形成する工程は、例えば半導体基板1上に窒化シリコン膜3を形成する工程と、窒化シリコン膜3上にレジストパターン50を形成する工程と、レジストパターン50をマスクとして窒化シリコン膜3及び半導体基板1を異方性エッチングすることにより、溝1aを形成する工程とを具備する。
【選択図】 図1
Description
本発明は、素子分離膜が半導体基板に埋め込まれた半導体装置の製造方法及び半導体装置に関する。特に本発明は、ゲート酸化膜が、素子分離膜に隣接する部分で薄膜化することを抑制できる半導体装置の製造方法及び半導体装置に関する。
図9は、従来の半導体装置の第1の例を説明する為の断面図である。本例に示す半導体装置は、動作電圧が高い(例えば15V以上)トランジスタを有している。このトランジスタは、素子分離膜102によって他の領域から分離されている。チャネル領域に位置するシリコン基板100には、ゲート酸化膜103が熱酸化法により形成されており、ゲート酸化膜103上にはゲート電極104が形成されている。ゲート電極104の側壁はサイドウォール105によって覆われている。また、シリコン基板100には、低濃度不純物領域106a,106b、並びにソース及びドレインとなる不純物領域107a,107bそれぞれが形成されている。
素子分離膜102は、セミリセスLOCOS法によって形成される。すなわち、シリコン基板100上には、開口パターンを有する窒化シリコン膜(図示せず)が形成される。次いで、窒化シリコン膜をマスクとしてシリコン基板100をエッチングする。これにより、シリコン基板100には溝が形成される。次いで、シリコン基板100を熱酸化する。これにより、シリコン基板100のうち溝が形成された部分には、素子分離膜102が形成される。その後、窒化シリコン膜を除去する。
図10(A)は、従来の半導体装置の第2の例を説明する為の断面図である。本図に示す半導体装置の構造は、素子分離膜102の構造を除いて第1の例と同一である。本例において、素子分離膜102はSTI構造を有しており、シリコン基板100に形成された溝101に埋め込まれている(例えば特許文献1参照)。
特開2000−22141号公報(図6)
図10(B)は、図10(A)のA−A断面図である。溝101は、シリコン基板100を異方性エッチングすることにより形成されているため、側壁101aの傾斜は急である。このため、点線で囲んだ拡大図に示すように、ゲート酸化膜103のうち、溝101に隣接する部分である端部103aは、ゲート酸化膜103の他の部分と比べて薄くなりやすい。これは、ゲート酸化膜103の端部103aが側壁101aの上端部に位置するために、熱酸化反応時におけるシリコン供給量が、他の部分と比べて少なくなるからである。
半導体装置には、動作電圧が異なる複数種類のトランジスタが形成される場合が多い。低電圧で動作するトランジスタは高密度に集積することが望まれるため、このトランジスタの素子分離膜はSTI構造が望ましい。一方、高電圧で動作するトランジスタの素子分離膜をSTI構造にした場合、上記したようにゲート酸化膜の縁が他の部分より薄くなるため、トランジスタの動作電圧を十分に高くできない場合がある。
一方、高電圧で動作するトランジスタの素子分離膜をセミリセスLOCOS法で形成することも考えられるが、この場合、高電圧で動作するトランジスタの素子分離膜を、低電圧で動作するトランジスタの素子分離膜とは別工程で形成する必要がある。このため、工程数が増えてしまう。
本発明は上記のような事情を考慮してなされたものであり、その目的は、STI構造の素子分離膜を有するトランジスタにおいて、ゲート酸化膜が、素子分離膜に隣接する部分で薄膜化することを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は半導体基板に、側面の傾斜角度が70°以下である溝を形成する工程と、
前記溝に、トランジスタの素子分離膜を埋め込む工程と、
前記半導体基板を熱酸化することにより、前記トランジスタのゲート酸化膜を形成する工程とを具備する。
前記溝に、トランジスタの素子分離膜を埋め込む工程と、
前記半導体基板を熱酸化することにより、前記トランジスタのゲート酸化膜を形成する工程とを具備する。
この半導体装置の製造方法によれば、前記溝の側面は十分に傾斜しているために、熱酸化反応時における、ゲート酸化膜の端部に対するシリコン供給量が、従来と比べて増大する。このため、従来と比べて、ゲート酸化膜の端部が薄膜化することが抑制される。従って、トランジスタの動作電圧を十分に高く(例えば15V以上)することができる。なお、溝の傾斜角度は、更に好ましくは55°以下である。
前記溝を形成する工程は、前記半導体基板上に窒化シリコン膜を形成する工程と、前記窒化シリコン膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記窒化シリコン膜及び前記半導体基板を異方性エッチングすることにより、前記溝を形成する工程とを具備してもよい。
また、前記溝を形成する工程は、前記半導体基板上に、開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとして前記半導体基板を、エッチング条件を変更しながらエッチングすることにより、前記溝を形成する工程とを具備してもよい。
本発明に係る他の半導体装置の製造方法は、半導体基板に、側面の上部の傾斜が前記側面の他の部分より緩やかである溝を形成する工程と、前記溝にトランジスタの素子分離膜を埋め込む工程とを具備する。
前記溝を形成する工程は、前記半導体基板上に、開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとして前記半導体基板を、第1の条件でエッチングすることにより、前記溝の上部を形成する工程と、前記第1の条件とは異なる条件で、前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記溝の他の部分を形成する工程とを具備してもよい。
本発明に係る他の半導体装置の製造方法は、半導体基板上に、側面の傾斜角度が70°以下である第1の溝、及び第2の溝それぞれを形成する工程と、
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程とを具備する。
前記第2の溝の側面は、前記第1の溝の側面より傾斜が急であるのが好ましい。
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程とを具備する。
前記第2の溝の側面は、前記第1の溝の側面より傾斜が急であるのが好ましい。
前記第1の溝及び前記第2の溝を形成する工程は、前記半導体基板上に、第1の開口パターンを有する第1のマスク膜を形成する工程と、前記第1のマスク膜をマスクとして、前記半導体基板を第1のエッチング条件でエッチングすることにより、前記第1の溝を形成する工程と、前記第1のマスク膜上に、第2の開口パターンを有する第2のマスク膜を形成する工程と、前記第2のマスク膜をマスクとして、前記第1のマスク膜をエッチングする工程と、前記第2のマスク膜をマスクとして、前記半導体基板を第2のエッチング条件でエッチングすることにより、前記第2の溝を形成する工程と、前記第1のマスク膜及び前記第2のマスク膜を除去する工程とを具備してもよい。
本発明に係る他の半導体装置の製造方法は、半導体基板上に、側面の上部の傾斜角度が下部と比べて緩やかである第1の溝、及び第2の溝それぞれを形成する工程と、
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程とを具備する。
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程とを具備する。
前記第1の溝及び前記第2の溝を形成する工程は、前記半導体基板上に、第1の開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記第1の溝の上部を形成する工程と、前記マスク膜に第2の開口パターンを形成する工程と、前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、第1の溝の下部、及び前記第2の溝それぞれを形成する工程とを具備してもよい。
本発明に係る半導体装置は、半導体基板に形成され、側面の傾斜角度が70°以下である溝と、
前記溝に埋め込まれた、トランジスタの素子分離膜とを具備する。
前記溝に埋め込まれた、トランジスタの素子分離膜とを具備する。
本発明に係る他の半導体装置は、半導体基板に形成され、側面の上部の傾斜角度が下部と比べて緩やかである溝と、
前記溝に埋め込まれた、トランジスタの素子分離膜とを具備する。
前記溝に埋め込まれた、トランジスタの素子分離膜とを具備する。
以下、図面を参照して本発明の実施形態について説明する。図1及び図2は、第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態で製造される半導体装置は、素子分離膜がトレンチアイソレーション法により形成され、かつ、動作電圧が15V以上のトランジスタを有している。なお、図2(C)は図2(B)のA−A断面図である。
まず、図1(A)に示すように、シリコン基板1に、酸化窒化シリコン膜2をCVD法により形成し、さらに酸化窒化シリコン膜2上に窒化シリコン膜3を、CVD法により形成する。次いで、窒化シリコン膜3上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、窒化シリコン膜3上には、第1の開口パターンを有するレジストパターン50が形成される。次いで、レジストパターン50をマスクとして、窒化シリコン膜3及び酸化窒化シリコン膜2をエッチングする。これにより、窒化シリコン膜3及び酸化窒化シリコン膜2それぞれには、開口部3aが形成される。開口部3aは、トランジスタが形成される素子領域の周囲に位置している。
次いで、図1(B)に示すように、レジストパターン50、窒化シリコン膜3、及び酸化窒化シリコン膜2をマスクとして、シリコン基板1をエッチングする。これにより、シリコン基板1には、素子分離膜が埋め込まれる溝1aが形成される。
溝1aを形成するとき、開口部3aの側面及び溝1aの側面それぞれには、ポリマー50aが徐々に堆積する。このポリマーは、レジストパターン50の表面がエッチングされ、その後気相中で反応を起こすことにより生成したものである。本実施形態では、ポリマー50aが堆積しやすいように、エッチング条件を調節する。このため、開口部3a及び溝1aが徐々にポリマー50によって覆われていき、この結果、溝1aの側面が傾斜する。また、この傾斜角度を十分小さくするために、エッチング中に、徐々にエッチング条件を変更してもよい。なお、溝1aの側面の傾斜角度は、好ましくは70°以下、さらに好ましくは55°以下である。
その後、図1(C)に示すようにレジストパターン50及びポリマー50aを除去する。次いで、溝1aの中及び窒化シリコン膜3上に、酸化シリコン膜4をCVD法により形成する。
次いで、図1(D)に示すように、酸化シリコン膜4をCMP法により研磨する。これにより、窒化シリコン膜3上に位置する酸化シリコン膜4が除去される。次いで、窒化シリコン膜3を、所定の膜厚になるまでCMP法により研磨し、さらに、残留している窒化シリコン膜3及び酸化窒化シリコン膜2をエッチバックする。これにより、シリコン基板1の溝1aには素子分離膜4aが埋め込まれる。なお、溝1aの上端部に隣接する素子分離膜4aは、エッチバックの際に除去される。
次いで、図2(A)に示すように、シリコン基板1を熱酸化する。これにより、素子領域に位置するシリコン基板1には、ゲート酸化膜13が形成される。図2(A)の拡大図に示すように、ゲート酸化膜13の端部13aは溝1aの側面上端部に位置しているが、溝1aの側面上端部は十分に傾斜しているため、従来と比べて端部13aが薄膜化することが抑制される。これは、側面が十分に傾斜しているために、熱酸化反応時における、ゲート酸化膜13の端部13aに対するシリコン供給量が、従来と比べて増大するためである。
次いで、図2(B)及び図2(C)に示すように、ゲート酸化膜13上を含む全面上にポリシリコン膜を、例えばCVD法により形成する。次いで、このポリシリコン膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ゲート酸化膜13上及びその周囲に位置する素子分離膜4a上には、ゲート電極14が形成される。その後、レジストパターンを除去する。
次いで、ゲート電極14及び素子分離膜4aをマスクとして、シリコン基板1に不純物イオンを導入する。これにより、シリコン基板1には低濃度不純物領域16a,16bが形成される。
次いで、ゲート電極14上を含む全面上に酸化シリコン膜をCVD法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極14の側壁にはサイドウォール15が形成される。
次いで、ゲート電極14及び素子分離膜4aをマスクとして、シリコン基板1に不純物を導入する。これにより、シリコン基板1には、ソース及びドレインとなる不純物領域17a,17bが形成される。
このようにして、シリコン基板1には素子分離膜4a及びトランジスタが形成される。
このようにして、シリコン基板1には素子分離膜4a及びトランジスタが形成される。
以上、本発明の第1の実施形態によれば、素子分離膜4aが埋め込まれる溝1aは、側面が十分に傾斜している。このため、ゲート酸化膜13を熱酸化法によって形成するにあたり、溝1aの側面上端部に位置するゲート酸化膜13が薄膜化することが抑制される。従って、ゲート酸化膜13の耐圧性の低下が抑制され、トランジスタの動作電圧を高くすることができる。
図3の各図は、第2の実施形態に係る半導体装置の製造方法を説明するための断面図である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。なお、図3(E)は、図3(D)のA−A断面図である。
まず、図3(A)に示すように、シリコン基板1上に酸化窒化シリコン膜2、窒化シリコン膜3、レジストパターン50、及び開口部3aを形成する。これらの形成方法は第1の実施形態と同一である。
次いで、レジストパターン50をマスクとしてシリコン基板1をエッチングし、溝1aの上部を形成する。このとき、溝1aの側面が十分に傾斜するように、エッチング条件を調節する。なお、溝1aの側面が傾斜する理由は、第1の実施形態と同様である。
次いで、図3(B)に示すように、引き続きシリコン基板1のエッチングを行い、溝1aの下部を形成する。このとき、溝1aの下部の側面が上部と比べて傾斜が急になるように(例えば80°以上)、エッチング条件を変更する。
その後、図3(C)に示すように、レジストパターン50を除去する。次いで、溝1aに素子分離膜4aを埋め込む。素子分離膜4aの埋め込み方法は、第1の実施形態と同一である。
次いで、図3(D)及び(E)に示すように、シリコン基板1を熱酸化し、ゲート酸化膜13を形成する。溝1aの側面上端部は十分に傾斜しているため、第1の実施形態と同様の作用により、従来と比べてゲート酸化膜13の端部13aの薄膜化が抑制される。
次いで、ゲート電極14、低濃度不純物領域16a,16b、サイドウォール15、及び不純物領域17a,17bを形成する。これらの形成方法は、第1の実施形態と同一である。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。
図4及び図5の各図は、本発明の第3の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図4(A)に示すように、シリコン基板1上に酸化窒化シリコン膜2及び窒化シリコン膜3を形成する。これらの形成方法は第1の実施形態と同一である。次いで、窒化シリコン膜3上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、窒化シリコン膜3上には、第2の開口パターンを有するレジストパターン51が形成される。
次いで、レジストパターン51をマスクとして、窒化シリコン膜3及び酸化窒化シリコン膜2をエッチングする。これにより、窒化シリコン膜3及び酸化窒化シリコン膜2には開口部3bが形成される。開口部3bは、トランジスタの周囲となる領域上のほかに、シリコン基板1のうちソースが形成されるソース領域70bとチャネル領域70aの間、及びドレインが形成されるドレイン領域70cとチャネル領域70aの間それぞれ上に形成される。
次いで、レジストパターン51をマスクとして不純物イオンを注入する。これにより、シリコン基板1のうちチャネル領域70aとソース領域70bの間、及びチャネル領域70aとドレイン領域70cの間それぞれには、パンチスルーストッパー領域となる不純物領域26が形成される。
次いで、図4(B)に示すように、レジストパターン51、窒化シリコン膜3、及び酸化窒化シリコン膜2をマスクとして、シリコン基板1をエッチングする。このときのエッチング条件は、例えば第1の実施形態と同一である。これにより、シリコン基板1には、素子分離膜が埋め込まれる溝1bが形成される。第1の実施形態と同様の作用により、溝1bの側面は十分に傾斜する。なお、溝1bの底部及び側面に位置するシリコン基板1には、不純物領域26が配置されている。
その後、図4(C)に示すようにレジストパターン51を除去する。次いで、溝1bの中に素子分離膜4bを埋め込む。この工程は、第1の実施形態において素子分離膜4aを溝1aに埋め込む工程と同一である。このため、溝1bの上端部に隣接する素子分離膜4bは、エッチバックの際に除去される。なお、素子分離膜4bは、チャネル領域70aとソース領域70bの間、及びチャネル領域70aとドレイン領域70cの間それぞれにも形成される。
次いで、図5(A)に示すように、シリコン基板1を熱酸化する。これにより、チャネル領域70aに位置するシリコン基板1には、ゲート酸化膜23が形成される。ゲート酸化膜23の端部23aは、溝1bの側面上端部に位置しているが、第1の実施形態と同一の作用により、薄膜化することが抑制される。なお、ゲート酸化膜23を形成する工程において、ソース領域70b及びドレイン領域70cそれぞれに位置するシリコン基板1にも、熱酸化膜が形成される。
次いで、図5(B)に示すように、ゲート酸化膜23上を含む全面上に、ゲート電極24を形成する。ゲート電極24の形成方法は、第1の実施形態におけるゲート電極14の形成方法と同一である。次いで、ゲート電極24上に酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極24の側壁にはサイドウォール25が形成される。なお、この工程において、ソース領域70b及びドレイン領域70cそれぞれに位置する熱酸化膜も除去される。
次いで、ゲート電極24及び素子分離膜4bをマスクとして、シリコン基板1に不純物イオンを導入する。これにより、シリコン基板1には、ソース及びドレインとなる不純物領域27a,27bが形成される。
このようにして、シリコン基板1には素子分離膜4b及びトランジスタが形成される。本実施形態においても、ゲート酸化膜23を熱酸化法によって形成する際に、溝1bの側面上端部に位置するゲート酸化膜23が薄膜化することが抑制される。従って、ゲート酸化膜23の耐圧性の低下を抑制することができる。
図6及び図7の各図は、第4の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態で製造される半導体装置において、第1素子領域10aには、第1の実施形態で示したトランジスタが形成され、第2素子領域10bには他のトランジスタが形成される。また、第2素子領域10bに形成されるトランジスタの動作電圧は、第1素子領域10aに形成されるトランジスタの動作電圧(例えば15V)より低く、例えば1.5V以上5V以下である。また、第2素子領域10bに形成されるトランジスタは、第1素子領域10aに形成されるトランジスタより小型である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。なお、図7(C)は、図7(B)のA−A断面図である。
まず、図6(A)に示すように、第1素子領域10a及び第2素子領域10bそれぞれに位置するシリコン基板1上に、酸化窒化シリコン膜2、窒化シリコン膜3、及びレジストパターン50を形成する。これらの形成方法は、第1の実施形態と同一である。なお、第1素子領域10aに位置するレジストパターン50には第1の開口パターンが形成されるが、第2素子領域10bに位置するレジストパターン50には開口パターンが形成されない。
次いで、レジストパターン50をマスクとして酸化窒化シリコン膜2、窒化シリコン膜3、及びシリコン基板1をエッチングし、第1素子領域10aに開口部3a及び溝1aを形成する。溝1aを形成するときのエッチング条件は、第1の実施形態と同一である。このため、溝1aの側面は十分に傾斜する。
その後、図6(B)に示すように、レジストパターン50を除去する。次いで、第1素子領域10a及び第2素子領域10bの全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、窒化シリコン膜3上にはレジストパターン52が形成される。第2素子領域10bに位置するレジストパターン52には第3の開口パターンが形成されるが、第1素子領域10aに位置するレジストパターン52には開口パターンが形成されない。
次いで、レジストパターン52をマスクとして、窒化シリコン膜3及び酸化窒化シリコン膜2をエッチングする。これにより、窒化シリコン膜3及び酸化窒化シリコン膜2には開口部3cが形成される。次いで、レジストパターン52、窒化シリコン膜3、及び酸化窒化シリコン膜2をマスクとして、シリコン基板1をエッチングする。これにより、シリコン基板1には、素子分離膜が埋め込まれる溝1cが形成される。このとき、溝1aを形成するときとはエッチング条件を異ならせることにより、溝1cの側面の傾斜を、溝1aの側面の傾斜より急にする。
その後、図7(A)に示すように、レジストパターン52を除去する。次いで、溝1a,1cそれぞれの中及び窒化シリコン膜3上に、酸化シリコン膜をCVD法により形成する。次いで、窒化シリコン膜3上に位置する酸化シリコン膜をCMP法により除去し、さらに、窒化シリコン膜3を、所定の膜厚になるまでCMP法により研磨する。次いで、残留している窒化シリコン膜3及び酸化窒化シリコン膜2をエッチバックする。これにより、溝1a,1cそれぞれには素子分離膜4a,4cが埋め込まれる。
次いで、図7(B),(C)それぞれに示すように、シリコン基板1を熱酸化する。これにより、第1素子領域10aに位置するシリコン基板1には、ゲート酸化膜13が形成されるが、この状態において、ゲート酸化膜13の厚さは、第1素子領域10aに形成されるトランジスタの動作電圧に耐えるには不十分である。なお、第2素子領域10bにも酸化膜(図示せず)が形成される。
次いで、ゲート酸化膜13上を含む全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、レジストパターンが形成される。このレジストパターンは、ゲート酸化膜13を覆っているが、第2素子領域10bの酸化膜上には開口部を有している。次いで、このレジストパターンをマスクとしてエッチングを行うことにより、第2素子領域10bに位置する酸化膜を除去する。その後、レジストパターンを除去する。
次いで、シリコン基板1を再び熱酸化する。これにより、第2素子領域10bに位置するシリコン基板1にはゲート酸化膜33が形成される。また、ゲート酸化膜13は厚くなり、第1素子領域10aに形成されるトランジスタの動作電圧に耐える厚さになる。なお、ゲート酸化膜13の端部の薄膜化は、第1の実施形態と同様の作用により抑制される。
次いで、ゲート酸化膜13、及びゲート酸化膜33それぞれ上を含む全面上に、ポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜13上にはゲート電極14が形成され、ゲート酸化膜33上にはゲート電極34が形成される。
次いで、素子分離膜4a,4c、及びゲート電極14,34をマスクとして、シリコン基板1に不純物を注入する。これにより、第1素子領域10aに位置するシリコン基板1には低濃度不純物領域16a,16bが形成され、第2素子領域10bに位置するシリコン基板1には低濃度不純物領域36a,36bが形成される。
次いで、ゲート電極14,34上を含む全面上に酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極14,34それぞれの側壁にはサイドウォール15,35が形成される。次いで、素子分離膜4a,4c、ゲート電極14,34及びサイドウォール15,35をマスクとして、シリコン基板1に不純物を再び注入する。これにより、第1素子領域10aには不純物領域17a,17bが形成され、第2素子領域10bにはソース及びドレインとなる不純物領域37a,37bが形成される。
このようにして、第1素子領域10a及び第2素子領域10bそれぞれにはトランジスタが形成される。本実施形態においても、第1素子領域10aの溝1aの側壁は十分に傾斜しているため、第1の実施形態と同一の効果を得ることができる。また、第2素子領域10bにおいて、溝1cの側壁の傾斜は急であるため、溝1c及び素子分離膜4cの幅の増大を抑制できる。従って、第2素子領域10bにおけるトランジスタの集積率の低下を抑制することができる。
図8の各図は、第5の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態により製造される半導体装置は、溝1a及び素子分離膜4aの形状を除いて、第4の実施形態により製造される半導体装置と同一の構成を有する。以下、第4の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図8(A)に示すように、酸化窒化シリコン膜2、窒化シリコン膜3、及びレジストパターン50を形成する。次いで、第1素子領域10aに位置する酸化窒化シリコン膜2及び窒化シリコン膜3に、開口部3aを形成する。これらの形成方法は、第4の実施形態と同一である。
次いで、レジストパターン50、窒化シリコン膜3及び酸化窒化シリコン膜2をマスクとして、シリコン基板1をエッチングする。これにより、第1素子領域10aに位置するシリコン基板1には溝1aの上部が形成される。なお、シリコン基板1のエッチング条件は、例えばエッチング時間を除いて第4の実施形態と同一である。このため、溝1aの上部の側面は十分に傾斜する。
その後、図8(B)に示すように、レジストパターン50を除去する。次いで、レジストパターン52(図6(B)に示す)を形成し、レジストパターン52をマスクとしたエッチングを行うことにより、開口部3cを形成する。これらの形成方法は、第4の実施形態と同一である。その後、レジストパターン52を除去する。
次いで、窒化シリコン膜3及び酸化窒化シリコン膜2をマスクとして、シリコン基板1をエッチングする。これにより、溝1cが形成され、かつ溝1aの下部が形成される。なお、このときのエッチング条件を調節することにより、溝1c及び溝1aの下部それぞれの側面を、溝1aの上部の側面より傾斜を急にする。
その後、図8(C)に示すように、窒化シリコン膜3及び酸化窒化シリコン膜2を除去する。これらの除去方法は、第4の実施形態と同一である。次いで、溝1a,1cそれぞれに素子分離膜4a,4cを埋め込み、さらに、ゲート酸化膜13,33、ゲート電極14,34、サイドウォール15,35(図6(C)に図示)、低濃度不純物領域16a,16b,36a,36b(図6(C)に図示)、及び不純物領域17a,17b,37a,37b(図6(C)に図示)を形成する。これらの形成方法は、第4の実施形態と同一である。
本実施形態においても、溝1aの側面の上部は十分に傾斜しているため、第4の実施形態と同一の効果を得ることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
1,100…シリコン基板、1a,1b,1c…溝、2…酸化窒化シリコン膜、3…窒化シリコン膜、3a,3b,3c…開口部、4…酸化シリコン膜、4a,4b,4c,102…素子分離膜、10a…第1素子領域、10b…第2素子領域、13,23,33,103…ゲート酸化膜、13a,23a,103a…端部、14,24,34,104…ゲート電極、15,35,105…サイドウォール、16a,16b,36a,36b,106a,106b…低濃度不純物領域、17a,17b,26、27a,27b,37a,37b,107a,107b…不純物領域、50,51,52…レジストパターン、70a…チャネル領域、70b…ソース領域、70c…ドレイン領域
Claims (13)
- 半導体基板に、側面の傾斜角度が70°以下である溝を形成する工程と、
前記溝に、トランジスタの素子分離膜を埋め込む工程と、
前記半導体基板を熱酸化することにより、前記トランジスタのゲート酸化膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記溝を形成する工程は、
前記半導体基板上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記窒化シリコン膜及び前記半導体基板を異方性エッチングすることにより、前記溝を形成する工程と、
を具備する請求項1に記載の半導体装置の製造方法。 - 前記溝を形成する工程は、
前記半導体基板上に、開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板を、エッチング条件を変更しながらエッチングすることにより、前記溝を形成する工程と、
を具備する請求項1に記載の半導体装置の製造方法。 - 半導体基板に、側面の上部の傾斜が前記側面の他の部分より緩やかである溝を形成す工程と、
前記溝にトランジスタの素子分離膜を埋め込む工程と、
を具備する半導体装置の製造方法。 - 前記溝を形成する工程は、
前記半導体基板上に、開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板を、第1の条件でエッチングすることにより、前記溝の上部を形成する工程と、
前記第1の条件とは異なる条件で、前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記溝の他の部分を形成する工程と、
を具備する請求項4に記載の半導体装置の製造方法。 - 前記トランジスタの動作電圧は15V以上である請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
- 半導体基板上に、側面の傾斜角度が70°以下である第1の溝、及び第2の溝それぞれを形成する工程と、
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程と、
を具備する半導体装置の製造方法。 - 前記第2の溝の側面は、前記第1の溝の側面より傾斜が急である請求項7に記載の半導体装置の製造方法。
- 前記第1の溝及び前記第2の溝を形成する工程は、
前記半導体基板上に、第1の開口パターンを有する第1のマスク膜を形成する工程と、
前記第1のマスク膜をマスクとして、前記半導体基板を第1のエッチング条件でエッチングすることにより、前記第1の溝を形成する工程と、
前記第1のマスク膜上に、第2の開口パターンを有する第2のマスク膜を形成する工程と、
前記第2のマスク膜をマスクとして、前記第1のマスク膜をエッチングする工程と、
前記第2のマスク膜をマスクとして、前記半導体基板を第2のエッチング条件でエッチングすることにより、前記第2の溝を形成する工程と、
前記第1のマスク膜及び前記第2のマスク膜を除去する工程と、
を具備する請求項7又は8に記載の半導体装置の製造方法。 - 半導体基板上に、側面の上部の傾斜角度が下部と比べて緩やかである第1の溝、及び第2の溝それぞれを形成する工程と、
前記第1の溝に、第1のトランジスタの素子分離膜である第1の素子分離膜を埋め込むとともに、前記第2の溝に、第2のトランジスタの素子分離膜である第2の素子分離膜を埋め込む工程と、
を具備する半導体装置の製造方法。 - 前記第1の溝及び前記第2の溝を形成する工程は、
前記半導体基板上に、第1の開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記第1の溝の上部を形成する工程と、
前記マスク膜に第2の開口パターンを形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、第1の溝の下部、及び前記第2の溝それぞれを形成する工程と、
を具備する請求項10に記載の半導体装置の製造方法。 - 半導体基板に形成され、側面の傾斜角度が70°以下である溝と、
前記溝に埋め込まれた、トランジスタの素子分離膜と、
を具備する半導体装置。 - 半導体基板に形成され、側面の上部の傾斜角度が下部と比べて緩やかである溝と、
前記溝に埋め込まれた、トランジスタの素子分離膜と、
を具備する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097578A JP2006278852A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097578A JP2006278852A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278852A true JP2006278852A (ja) | 2006-10-12 |
Family
ID=37213266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005097578A Withdrawn JP2006278852A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278852A (ja) |
-
2005
- 2005-03-30 JP JP2005097578A patent/JP2006278852A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148527B2 (en) | Semiconductor devices with enlarged recessed gate electrodes | |
JP4827363B2 (ja) | トレンチ素子分離構造を有する半導体素子の製造方法 | |
KR100825796B1 (ko) | 매몰 게이트를 구비한 반도체 소자의 제조 방법 | |
JPH1174339A (ja) | 半導体装置及びその製造方法 | |
JP5420000B2 (ja) | 半導体装置の製造方法 | |
KR100598098B1 (ko) | 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법 | |
US9570339B2 (en) | Semiconductor structure and process thereof | |
US20070293045A1 (en) | Semiconductor device and method for fabricating the same | |
US7667266B2 (en) | Semiconductor device including active pattern with channel recess, and method of fabricating the same | |
KR100515181B1 (ko) | 반도체 장치의 제조 방법 | |
US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
JP2005328033A (ja) | 半導体装置及びその製造方法 | |
JP2006303004A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006202875A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006041397A (ja) | 半導体装置の製造方法 | |
JP2006278852A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006269744A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006024953A (ja) | 半導体装置およびその製造方法 | |
JP2004296754A (ja) | 半導体装置および半導体装置の製造方法 | |
US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
JP2006024605A (ja) | 半導体集積回路装置の製造方法 | |
JP2006269521A (ja) | 半導体記憶装置の製造方法 | |
KR101119739B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
JP2001274235A (ja) | トレンチ素子分離構造の形成方法 | |
JP2005167068A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |