JP2006276627A

JP2006276627A - 情報表示装置及び電極駆動回路

Info

Publication number: JP2006276627A
Application number: JP2005097574A
Authority: JP
Inventors: Munenori Sawada; 宗徳澤田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-03-30
Filing date: 2005-03-30
Publication date: 2006-10-12

Abstract

【課題】装置の故障時に、表示内容を消去できるようにすること。
【解決手段】通常作動用トランジスタ９とは別に、コレステリック液晶パネルの表示内容を書き換え可能な電圧を、コレステリック液晶パネルのデータ電極に印可する強制リセット用Ｐchトランジスタ１０をデータ電極駆動回路に設け、また、グラウンドを走査電極に印加する強制リセット用Ｎchトランジスタを設けた。そのため、通常作動用トランジスタ９（表示内容の書き換えのための回路）によらず、コレステリック液晶パネルの表示内容を書き換え可能な電圧を当該コレステリック液晶パネルに印可することができる。その結果、例えば、他人に見られては困る情報（例えば、会社の秘密情報等）を表示させていたときに、装置が故障し、書き換え動作ができなくなった場合にも、コレステリック液晶パネルに電圧を印加することができ、表示内容を消去させることができる。
【選択図】図３

Description

本発明は、記憶性表示パネルを駆動して所定の情報を表示させる情報表示装置、及び当該情報表示装置に好適な電極駆動回路に関する。

従来、この種の情報表示装置としては、コレステリック液晶表示パネル等の記憶性表示パネル（電力の供給を停止しても表示内容を維持し続ける表示パネル）と、その記憶性表示パネルの各画素に任意の電圧を印可する駆動回路とを備えたものがある（例えば、特許文献１参照）。そして、このような情報表示装置にあっては、記憶性表示体の各画素に所定の電圧を印加することで、任意の情報（画像）を表示させるようになっている。
特開平２−２７８２２９号公報

しかしながら、上記従来の技術にあっては、記憶性表示パネルに画像が一旦表示されると、表示内容を消す動作（他の画像に書き換える動作）がされない限り、表示内容が維持され続ける。そのため、例えば、情報表示装置が故障し、他の画像に書き換える動作ができなくなると、表示内容を消せなくなり、他人に見られてしまう恐れがあった。
そのため、他人に見られては困る情報を表示させていたときに、書き換え動作ができなくなった場合には、装置を修理に出すこともできず、また、そのまま廃棄してしまうこともできない。それゆえ、表示内容が他人に見られることがないように、表示層を破壊しなければならなくなってしまい、多くの費用や手間がかかってしまう恐れがあった。

本発明は、上記従来の技術の未解決の問題点の解決を目的とするものであって、装置の故障時に、表示内容を消去させることができる情報表示装置、及び当該情報表示装置に好適な電極駆動回路を提供することを課題とする。

上記課題を解決するために、本発明の情報表示装置は、記憶性表示パネルを駆動して所定の情報を表示させる情報表示装置であって、
前記情報の表示のための駆動手段とは別に、前記記憶性表示パネルを書き換え可能な電圧を、前記記憶性表示パネルのデータ電極あるいは走査電極に印可する印加手段を備え、
前記印加手段は、前記記憶性表示パネルの表示内容を書き換え可能な電圧が入力される第１の外部入力端子と、グラウンドが入力される第２の外部入力端子と、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続可能な第１の接続手段と、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続可能な第２の接続手段とを備え、前記第１の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印加されると、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続し、前記第２の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印可されると、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続することを特徴とする。

一方、上記課題を解決するために、本発明の電極駆動回路は、記憶性表示パネルのデータ電極あるいは走査電極を駆動する電極駆動回路であって、前記記憶性表示パネルの表示内容を書き換え可能な電圧が入力される第１の外部入力端子と、グラウンドが入力される第２の外部入力端子と、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続可能な第１の接続手段と、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続可能な第２の接続手段とを備え、前記第１の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印可されると、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続し、前記第２の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグランウンドが入力されると、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続することを特徴とする。

また、前記第１の接続手段は、ソースが前記第１の外部入力端子に接続され、ドレインが前記記憶性表示パネルのデータ電極及び走査電極のいずれか一方に接続され、さらに、ゲートが前記第２の外部入力端子に接続され、バックゲートが前記第１の外部入力端子に接続されたＰchトランジスタとしてもよい。
また、前記第２の接続手段は、ソースが前記第２の外部入力端子に接続され、ドレインが前記記憶性表示パネルのデータ電極及び走査電極のいずれか一方に接続され、さらに、ゲートが前記第１の外部入力端子に接続され、バックゲートが前記第２の外部入力端子に接続されたＮchトランジスタとしてもよい。

このような構成によれば、所定の情報の表示のための回路（表示内容の書き換えのための回路）によらず、記憶性表示パネルの表示内容を書き換え可能な電圧を当該記憶性表示パネルに印可することができる。そのため、例えば、他人に見られては困る情報を表示させていたときに、装置が故障し、書き換え動作ができなくなった場合にも、記憶性表示パネルに電圧を印加することができ、その結果、表示内容を消去させることができる。

また、前記所定の情報を表示させる電圧を印可するためのＰchトランジスタのＷサイズより、前記第１の接続手段のＰchトランジスタのＷサイズを小さくしてもよい。
さらに、前記所定の情報を表示させる電圧を印可するためのＮchトランジスタのＷサイズより、前記第２の接続手段のＮchトランジスタのＷサイズを小さくしてもよい。
このような構成によれば、第１の接続手段のＰchトランジスタ、あるいは第２の接続手段のＮchトランジスタを小さくすることができるため、表示駆動回路のＣｈｉｐ面積を小さくすることができ、その結果、製造コストを低減することができる。

以下、本発明の情報表示装置の一実施形態を図面に基づいて説明する。
＜情報表示装置の構成＞
図１は、本実施形態の情報表示装置の内部構成を示すブロック図である。この図１に示すように、情報表示装置１は、コレステリック液晶パネル２及び表示体駆動回路３を含んで構成される。

コレステリック液晶パネル２は、情報表示装置１の前面に配され、コレステリック液晶を含む液晶層（不図示）と、その液晶層の上面で平面視横方向に伸びている複数の走査電極（不図示）と、下面で平面視縦方向に伸びている複数のデータ電極（不図示）とを備える。そして、コレステリック液晶パネル２は、それら複数の走査電極とデータ電極との交点それぞれに画素が形成され、また、走査電極とデータ電極とに電圧が印可され、それらに挟まれた画素に所定電圧が印加されて、各画素の表示状態を書き換える。

表示体駆動回路３は、ＣＰＵ（不図示）からの指令に従い、コレステリック液晶パネル２の走査電極それぞれに所定電圧を印可する走査電極駆動回路４と、コレステリック液晶パネル２のデータ電極それぞれに所定電圧を印可するデータ電極駆動回路５とを備える。そして、表示体駆動回路３（走査電極駆動回路４及びデータ電極駆動回路５）は、前記ＣＰＵからの指令に応じた画像が表示面に表示されるように、走査電極とデータ電極とに所定電圧を印可する。

具体的には、走査電極駆動回路４及びデータ電極駆動回路５は、図２に示すように、コレステリック液晶パネル２の表示内容を閲覧不可能な状態とするための電圧（消去用電圧）を外部装置（不図示）から入力するための第１の外部入力端子６及びグラウンドを入力するための第２の外部入力端子７と、コレステリック液晶パネルのデータ電極それぞれに電圧を印可する複数の駆動ユニット８とを備える（例えば、２４０出力を持つデータ電極駆動回路の場合には２４０個）。データ電極駆動回路５側の駆動ユニット８は、図３に示すように、複数（データ電極に印可する電圧の種類に対応した数。例えば、８個）の通常作動用ＮchあるいはＰchトランジスタ９及び1個の強制リセット用Ｐchトランジスタ１０を含んで構成される。通常作動用トランジスタ９をＰchトランジスタとした場合、ソースがデータ電極に印可する電圧の供給源（不図示）に接続され、ドレインがデータ電極に接続される。また、通常作動用トランジスタ９は、ゲートがレベルシフタ（ローボルト系ロジック電源（例えば３Ｖ）からハイボルト系出力トランジスタ電源（例えば４０Ｖ）に変換する回路。即ち、指示された電圧がソースに印加されている通常作動用Ｐchトランジスタ９のゲートにローレベル（例えば０Ｖ）の信号を入力し、他の通常作動用Ｐchトランジスタ９にハイレベル（例えば４０Ｖ）の信号を入力する回路。不図示）に接続され、バックゲート（基板）がハイボルト系電源に接続される。そして、通常作動用Ｐchトランジスタ９は、レベルシフタからローレベルの電圧が入力されると、ソースとドレインとを電気的に接続し、指示された電圧をデータ電極に印可する。また、通常作動用Ｐchトランジスタ９は、レベルシフタからハイレベルの電圧が出力されると、ソースとドレインとを電気的に切断し、指示された電圧がデータ電極に印可されないようにする。

強制リセット用Ｐchトランジスタ１０は、ソースが第１の外部入力端子６に接続され、ドレインがデータ電極に接続される。また、強制リセット用Ｐchトランジスタ１０は、ゲートが第２の外部入力端子７に接続され、バックゲートが第１の外部入力端子６に接続される。そして、強制リセット用Ｐchトランジスタ１０は、第１の外部入力端子６にハイレベルの電圧ＶＤＤＨＲ（表示状態を書き換え可能な電圧）が入力され、第２の外部入力端子７にＧＮＤ電圧ＧＮＤＲが入力されると、ソースとドレインとを（第１の外部入力端子６とデータ電極とを）電気的に接続し、前記ハイレベルの電圧ＶＤＤＨＲをデータ電極に印可する。また、強制リセット用Ｐchトランジスタ１０は、第１の外部入力端子６と第２の外部入力端子７とが接地されていると、ソースとドレインとを（第１の外部入力端子６とデータ電極とを）電気的に切断する。なお、通常時にあっては、第１の外部入力端子６及び第２の外部入力端子７は接地状態とされる。

なお、通常作動用Ｐchトランジスタ９のＷサイズ（チャネルの領域）より、強制リセット用Ｐchトランジスタ１０のＷサイズを小さくしてもよい。そのようにすれば、強制リセット用Ｐchトランジスタ１０を小さくすることができるため、表示駆動回路のＣｈｉｐ面積を小さくすることができ、その結果、製造コストを低減することができる。その際、通常時にあっては、第１の外部入力端子６に想定外の電圧（トランジスタＶth以上の電圧）が印可されないように、第１の外部入力端子は接地状態とする。

また、走査電極駆動回路４側の駆動ユニット８は、図４に示すように、複数（走査電極に印可する電圧の種類に対応した数。例えば、８個）の通常作動用ＮchあるいはＰchトランジスタ９及び1個の強制リセット用Ｎchトランジスタを含んで構成される。通常作動用トランジスタ９をＮchトランジスタとした場合、ソースが走査電極に印可する電圧の供給源（不図示）に接続され、ドレインが走査電極に接続される。また、通常作動用トランジスタ９は、ゲートがレベルシフタ（指示された電圧がソースに接続されている通常作動用Ｎchトランジスタ１１のゲートにハイレベルの信号を入力し、他の通常作動用Ｎchトランジスタ１１にローレベルの信号を入力する回路。不図示）に接続され、バックゲート（基板）がローボルト系電源に接続される。そして、通常作動用Ｎchトランジスタ１１は、レベルシフタからハイレベルの電圧が入力されると、ソースとドレインとを電気的に接続し、指示された電圧を走査電極に印可する。また、通常作動用Ｎc hトランジスタ１１は、レベルシフタからローレベルの電圧が出力されると、ソースとドレインとを電気的に切断し、指示された電圧が走査電極に印可されないようにする。

強制リセット用Ｎchトランジスタ１２は、ソースが第２の外部入力端子７に接続され、ドレインが走査電極に接続される。また、強制リセット用Ｎchトランジスタ１２は、ゲートが第１の外部入力端子６に接続され、バックゲートが第２の外部入力端子７に接続される。そして、強制リセット用Ｎchトランジスタ１２は、第１の外部入力端子６にハイレベルの電圧ＶＤＤＨＲが入力され、第２の外部入力端子７にＧＮＤ電圧ＧＮＤＲが入力されると、ソースとドレインとを（第２の外部入力端子６と走査電極とを）電気的に接続し、前記ＧＮＤＲを走査電極に印可する。また、強制リセット用Ｎchトランジスタ１２は、第１の外部入力端子６と第２の外部入力端子７とが接地されていると、ソースとドレインとを（第１の外部入力端子６と走査電極とを）電気的に切断する。なお、通常時にあっては、第１の外部入力端子６及び第２の外部入力端子７は接地状態とされる。

なお、通常作動用Ｎchトランジスタ１１のＷサイズ（チャネルの領域）より、強制リセット用Ｎchトランジスタ１２のＷサイズを小さくしてもよい。そのようにすれば、強制リセット用Ｎchトランジスタ１２を小さくすることができるため、表示駆動回路のＣｈｉｐ面積を小さくすることができ、その結果、製造コストを低減することができる。その際、通常時にあっては、第１の外部入力端子６に想定外の電圧（トランジスタＶth以上の電圧）が印可されないように、第１の外部入力端子は接地状態とする。

＜情報表示装置の具体的動作＞
次に、本実施形態の情報表示装置１の動作を具体的状況に基づいて説明する。
まず、通常時、つまり、第１の外部入力端子６と第２の外部入力端子７とが接地されているときに（データ電極側の強制リセット用Ｐchトランジスタ１０によって、ソースとドレインと（第１の外部入力端子６とデータ電極と）が電気的に切断され、走査電極側の強制リセット用Ｎchトランジスタ１２によって、ソースとドレインと（第１の外部入力端子６と走査電極と）が電気的に切断されているときに）、コレステリック液晶パネル２の書き換え指令がＣＰＵから表示体駆動回路３（走査電極駆動回路４及びデータ電極駆動回路５）に出力されたとする。すると、走査電極駆動回路４及びデータ電極駆動回路５によって、走査電極とデータ電極とに所定電圧が印可され、コレステリック液晶パネル２の各画素に所定電圧が印加され、前記書き換え指令に応じた画像が表示面に表示される。

また、会社の秘密情報を表示させていたときに、情報表示装置１を落としてしまい、電源回路が破損したとする。そして、電源回路が動作しなくなり、コレステリック液晶パネル２の表示内容を他の画像に書き換えること（表示内容を消すこと）ができなくなってしまったとする。そして、その表示内容を消すために、走査電極駆動回路４及びデータ電極駆動回路５の第１の外部入力端子６にコレステリック液晶を書換え可能なハイレベルの電圧ＶＤＤＨＲを入力し、第２の外部入力端子７にグランウンドレベルの電圧ＧＮＤＲを入力したとする。すると、データ電極駆動回路５に含まれる各駆動ユニット８の強制リセット用Ｐchトランジスタ１０によって、ソースとドレインとが（第１の外部入力端子６とデータ電極とが）電気的に接続され、前記第１の外部入力端子６に入力されたハイレベルの電圧ＶＤＤＨＲが全データ電極に印可される。また、走査電極駆動回路４に含まれる各駆動ユニット８の強制リセット用Ｎchトランジスタ１２によって、ソースとドレインとが（第２の外部入力端子６とデータ電極とが）電気的に接続され、前記第２の外部入力端子７に入力されたグラウンドレベルの電圧ＧＮＤＲが全走査電極に印可される。

そして、データ電極に印可された電圧ＶＤＤＨＲと走査電極に印可されたグラウンドレベルＧＮＤＲとにより、コレステリック液晶パネル２の各画素に所定の書換え電圧が印加されて、表示面全体に同じ色が表示され、表示内容が閲覧不可能な状態とされる。
このように、本実施形態の情報表示装置１にあっては、通常作動用トランジスタ９とは別に、表示内容を書き換え可能な電圧を、コレステリック液晶パネル２のデータ電極に印可する強制リセット用Ｐchトランジスタ１０をデータ電極駆動回路５に設け、また、グラウンド信号をコレステリック液晶パネル２の走査電極に印可する強制リセット用Ｎchトランジスタ１２を走査電極駆動回路４に設けた。そのため、通常作動用トランジスタ９（表示内容の書き換えのための回路）によらず、コレステリック液晶パネル２の表示内容を書き換え可能な電圧を当該コレステリック液晶パネル２に印可することができる。

その結果、例えば、他人に見られては困る情報（例えば、会社の秘密情報等）を表示させていたときに、装置が故障し、書き換え動作ができなくなった場合にも、コレステリック液晶パネル２に電圧を印加することができ、表示内容を消去させることができる。
以上、図２及び図３の第１の外部入力端子７、図３の強制リセット用Ｐchトランジスタ１０、図４の強制リセット用Ｎchトランジスタ１２が特許請求の範囲の欄に記載の印加手段を構成し、以下同様に、図２、図３及び図４の第１の外部入力端子７が第１の外部入力端子を構成し、図２、図３及び図４の第２の外部入力端子７が第２の外部入力端子を構成し、図３の強制リセット用Ｐchトランジスタ１０及び図４の強制リセット用Ｎchトランジスタ１２が接続手段を構成する。

また、本発明の情報表示装置及び電極駆動回路は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
上記実施形態では、第１の外部入力端子７に入力された電圧ＶＤＤＨＲを全データ電極に印可する例を示したが、これに限られるものではない。例えば、前記電圧ＶＤＤＨＲをデータ電極に印可することで、表示内容を閲覧不可能な状態とすることができればよく、前記電圧ＶＤＤＨＲを一部のデータ電極にだけ印可するようにしてもよい。

また、前記電圧ＶＤＤＨＲをデータ電極に印加し、電圧ＧＮＤＲを走査電極に印加する例を示したが、これに限られるものではない。例えば、当該電圧ＶＤＤＨＲを走査電極に印可し、当該電圧ＧＮＤＲをデータ電極に印加するようにしてもよい。また、前記電圧ＶＤＤＨＲを印加するＰchトランジスタをデータ電極駆動回路５に実現し、ＧＮＤＲを印加するＮchトランジスタを走査電極駆動回路４に実現する例を示したが、これに限られるものではない。例えば、データ電極駆動回路５と走査電極駆動回路４を一つのＣｈｉｐで実現する場合には、上記強制リセット用Ｐchトランジスタ及び強制リセット用Ｎchトランジスタの両方を一つのＣｈｉｐに実現し、駆動回路が実装されている基板上の配線で走査電極側では、グラウンド信号を印加するＮchトランジスタを動作可能とし、データ電極側では、ＶＤＤＨＲを印加するＰchトランジスタを動作可能としてもよい。

本発明の情報表示装置の一実施形態の外観を示す斜視図である。データ電極駆動回路及び走査電極回路を拡大して示す概略構成図である。データ電極駆動回路の駆動ユニットの内部構成を示すブロック図である。走査電極駆動回路の駆動ユニットの内部構成を示すブロック図である。

符号の説明

１は情報表示装置、２はコレステリック液晶パネル、３は表示体駆動回路、４は走査電極駆動回路、５はデータ電極駆動回路、６は第１の外部入力端子、７は第２の外部入力端子、８は駆動ユニット、９は通常作動用トランジスタ、１０は強制リセット用Ｐchトランジスタ、１１は通常作動用トランジスタ、１２は強制リセット用Ｎchトランジスタ

Claims

記憶性表示パネルを駆動して所定の情報を表示させる情報表示装置であって、
前記情報の表示のための駆動手段とは別に、前記記憶性表示パネルを書き換え可能な電圧を、前記記憶性表示パネルのデータ電極あるいは走査電極に印可する印加手段を備え、
前記印加手段は、前記記憶性表示パネルの表示内容を書き換え可能な電圧が入力される第１の外部入力端子と、グラウンドが入力される第２の外部入力端子と、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続可能な第１の接続手段と、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続可能な第２の接続手段とを備え、
前記第１の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印加されると、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続し、
前記第２の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印可されると、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続することを特徴とする情報表示装置。
記憶性表示パネルのデータ電極あるいは走査電極を駆動する電極駆動回路であって、
前記記憶性表示パネルの表示内容を書き換え可能な電圧が入力される第１の外部入力端子と、グラウンドが入力される第２の外部入力端子と、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続可能な第１の接続手段と、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続可能な第２の接続手段とを備え、
前記第１の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグラウンドが印可されると、前記第１の外部入力端子と前記データ電極及び前記走査電極のいずれか一方とを電気的に接続し、
前記第２の接続手段は、前記第１の外部入力端子に前記電圧が印加され、且つ、前記第２の外部入力端子にグランウンドが入力されると、前記第２の外部入力端子と前記データ電極及び前記走査電極のいずれか他方とを電気的に接続することを特徴とする電極駆動回路。
前記第１の接続手段は、ソースが前記第１の外部入力端子に接続され、ドレインが前記記憶性表示パネルのデータ電極及び走査電極のいずれか一方に接続され、さらに、ゲートが前記第２の外部入力端子に接続され、バックゲートが前記第１の外部入力端子に接続されたＰchトランジスタであることを特徴とする請求項２に記載の電極駆動回路。
前記所定の情報を表示させる電圧を印可するためのＰchトランジスタのＷサイズより、前記第１の接続手段のＰchトランジスタのＷサイズを小さくしたことを特徴とする請求項３に記載の電極駆動回路。
前記第２の接続手段は、ソースが前記第２の外部入力端子に接続され、ドレインが前記記憶性表示パネルのデータ電極及び走査電極のいずれか一方に接続され、さらに、ゲートが前記第１の外部入力端子に接続され、バックゲートが前記第２の外部入力端子に接続されたＮchトランジスタであることを特徴とする請求項２から４のいずれか１項に記載の電極駆動回路。
前記所定の情報を表示させる電圧を印可するためのＮchトランジスタのＷサイズより、前記第２の接続手段のＮchトランジスタのＷサイズを小さくしたことを特徴とする請求項５に記載の電極駆動回路。