JP2006270080A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006270080A JP2006270080A JP2006047752A JP2006047752A JP2006270080A JP 2006270080 A JP2006270080 A JP 2006270080A JP 2006047752 A JP2006047752 A JP 2006047752A JP 2006047752 A JP2006047752 A JP 2006047752A JP 2006270080 A JP2006270080 A JP 2006270080A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- interlayer insulating
- insulating film
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ビアプラグとCu配線層間におけるボイドの発生を抑制し、配線層相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板11と、半導体基板11上に第1の層間絶縁膜12を介して形成され、Cuを主材料とする第1の配線層15と、第1の層間絶縁膜12及び第1の配線層15上に第2の層間絶縁膜21を介して形成された第2の配線層25と、第2の層間絶縁膜21を貫通して形成され、第1の配線層15と第2の配線層25間を電気接続するビアプラグ26とを有し、第1の配線層15に存在する複数のCuの結晶粒界の内、ビアプラグ26の真下に存在する結晶粒界(51の位置)に選択的に、Cuとは異なる第1の材料を含有する。
【選択図】 図1
【解決手段】 半導体基板11と、半導体基板11上に第1の層間絶縁膜12を介して形成され、Cuを主材料とする第1の配線層15と、第1の層間絶縁膜12及び第1の配線層15上に第2の層間絶縁膜21を介して形成された第2の配線層25と、第2の層間絶縁膜21を貫通して形成され、第1の配線層15と第2の配線層25間を電気接続するビアプラグ26とを有し、第1の配線層15に存在する複数のCuの結晶粒界の内、ビアプラグ26の真下に存在する結晶粒界(51の位置)に選択的に、Cuとは異なる第1の材料を含有する。
【選択図】 図1
Description
本発明は、複数の金属配線層及びこれらの金属配線層間を接続するビアプラグを有する半導体装置及びその製造方法に関する。
近年の半導体装置では、高集積化及び高性能化に伴って、配線層の微細化や配線層の多層化が進んでいる。また、高速動作のために伝達信号のRC遅延の抑制が必要とされている。このため、例えば、配線層材料としてAlよりも低い比抵抗を有するCuが使用されている(例えば、特許文献1参照。)。
この特許文献におけるCu配線構造では、第1の絶縁層(第1の層間絶縁膜)に第1の配線層用の配線溝を形成した後、バリアメタル層を介してCuを埋め込んで第1の配線層を形成する。この第1の層間絶縁膜及び第1の配線層上に第2の層間絶縁膜を形成する。その後、第2の配線層用の配線溝、及び第1の配線層と第2の配線層を相互接続するスルーホール(ビアホール)を形成する。バリアメタル層を介してCuを配線溝及びビアホールに埋め込むことにより、配線溝内に第2の配線層を形成し、ビアホール内に第1及び第2の配線層を相互接続するビアプラグが形成される。
しかし、上記Cu配線構造を有する半導体装置においては、以下のような問題がある。Cu配線層あるいはビアプラグのストレスマイグレーションによる接続不良により、結果的に半導体装置の信頼性低下につながっている。
ストレスマイグレーションは、例えば、非特許文献1に記載のように大別すれば2つのモードに分けることができる。
まず、第1モードのストレスマイグレーションについて説明する。ビアホール内部のバリアメタル層と第2の配線層及びビアプラグ間の界面の密着強度が弱いことに起因して、その後の熱処理あるいは半導体装置の動作温度などによってビアホール内部に埋め込まれたCuを上方に引っ張りあげ、第1の配線層とビアプラグとの間にボイドを発生する。その結果、第1の配線層とビアプラグ間の電気的接続が失われ、第1の配線層と第2の配線層との接続不良をもたらす。
次に、第2モードのストレスマイグレーションは、第2の層間絶縁膜に配線溝及びビアホールを形成する際、エッチングや温度の上昇などの種々の要因により、ビアホールの底部に第1の配線層の隆起部が形成される。この後、配線溝及びビアホール内にバリアメタル層を成膜し、配線溝及びビアホール内にCuを埋め込んで、配線溝内に第2の配線層及びビアホール内にビアプラグを形成した後、熱処理などを施すと、ビアプラグの真下に位置している部分を中心に第1の配線層が弾性変形あるいは塑性変形を起こし、歪や欠陥などの結晶乱れが発生する。そしてこの結晶乱れは、熱処理あるいは半導体装置の動作温度などによってボイドが成長する起点となり、その結果、ビアプラグの真下の第1の配線層部分にボイドを発生させるため、ビア抵抗は数十倍以上増加し、第1の配線層と第2の配線層との接続不良をもたらす。
上記第1モードのストレスマイグレーションに対する対処法としては、Cu配線層とバリアメタル層間の密着強度を向上させるために、例えばCuとの密着性の良好な金属からなるバリアメタル層を用いる方法、Cu配線層とバリアメタル層間にTiのような密着層を挿入する方法などがある。また、Cu配線構造においては、層間絶縁膜として配線間容量の低減のために低誘電率の層間絶縁膜(low−k膜)などがよく併用されているが、このlow−k膜は吸湿性が高いため、low−k膜から放出されたH2Oなどによりバリアメタル層が酸化し、Cu配線層とバリアメタル層間の密着強度が低下してしまう問題がある。これに対しては、ビアホールの形成工程とビアホール内部にバリアメタル層を成膜する工程の間に脱ガスのための熱処理工程を行う方法などが用いられる。
上記第2モードのストレスマイグレーションにおいては、特にビアプラグの真下に位置しているCu配線層部分の結晶粒界が、熱処理などによって結晶乱れを起こし、ボイド成長の起点になっている。しかもその熱処理などの温度が高温であればあるほど種々の変形が起こり易いために結晶が乱れ易い。更に、Cu配線層を構成するCuは多結晶構造であるために、ビアプラグの真下に位置している部分にはCuの結晶粒界が確率的に必ず存在する。
つまり、従来の製造方法による半導体装置では、第2モードのストレスマイグレーションに対して耐性の低い部分が必ず存在することになる。また、上述した第1モードのストレスマイグレーションに対する対処としてCu配線層とバリアメタル層間の密着強度を向上させるために脱ガスの熱処理工程を追加することや、また、ビアホール内に金属を成膜する時に高温で成膜することなどは、第2モードのストレスマイグレーションに対する耐性向上に高温が望ましくない点と相反してしまうので問題になる。
特開2003−257979号公報(第6頁、図6)
Stress Relaxation in Dual-damascene Cu interconnects to Suppress Stress-induced Voiding p210-p212、Proceedings of the 2003 International Interconnect Technology Conference、M. Kawano et al.
本発明の目的は、ビアプラグとCu配線層間におけるボイドの発生を抑制し、配線相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供することにある。
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板上に第1の層間絶縁膜を介して形成され、Cuを主材料とする第1の配線層と、前記第1の層間絶縁膜及び前記第1の配線層上に第2の層間絶縁膜を介して形成された第2の配線層と、前記第2の層間絶縁膜を貫通して形成され、前記第1の配線層と第2の配線層間を電気接続するビアプラグとを有し、前記第1の配線層に存在する複数のCuの結晶粒界の内、前記ビアプラグの真下に存在する結晶粒界に選択的に、Cuとは異なる第1の材料を含有することを特徴とする。
本発明の別の態様の半導体装置の製造方法は、半導体基板上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜内にCuを主材料とする第1の配線層を形成する工程と、前記第1の層間絶縁膜及び前記第1の配線層上に第2の層間絶縁膜を形成する工程と、前記第2の層間絶縁膜に配線溝及び前記配線溝と連接して前記第1の配線層表面に達するビアホールを形成する工程と、前記配線溝及びビアホールの内壁面、並びに前記ビアホール内に露出された前記第1の配線層の表面部分にCuと異なる第1の材料を含む薄膜を形成する工程と、前記第1の材料を前記ビアホール内に露出された前記第1の配線層部分に存在するCuの結晶粒界に拡散させる工程と、前記薄膜上にバリアメタル層を形成する工程と、前記配線溝内及びビアホール内に前記バリアメタル層を介して配線材料を埋め込んで前記配線溝部分に第2の配線層を形成し、前記ビアホール部分にビアプラグを形成する工程とを有することを特徴とする。
上述の本発明によれば、ビアプラグとCu配線層間におけるボイドの発生を抑制でき、配線相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供できる。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本実施例による半導体装置の要部を概略的に示す断面図であり、図2及び図3は、図1における第1のCu配線層とビアプラグの部分を拡大して示す拡大断面図及び拡大斜視図である。
図1に示すように、本実施例の半導体装置は、内部に回路素子が形成された半導体基板11上に、例えばSiOC膜からなる第1の層間絶縁膜12が設けられ、この第1の層間絶縁膜12の第1の配線層用の配線溝13内に例えばTaからなる下層バリアメタル層14を介してCuから成る第1の配線層15が埋め込み形成されている。この第1の配線層15は、図示しないが半導体基板11の回路素子と電気的に接続されている。
また、この第1の層間絶縁膜12及び第1の配線層15上には、例えばシリコン窒化(SiN)膜からなる第1の拡散防止絶縁膜20を介して例えばSiOC膜からなる第2の層間絶縁膜21が形成され、この第2の層間絶縁膜21には、第2配線層用の配線溝22並びに配線溝22と連接して第1の配線層15に達するビアホール23が形成されている。
この配線溝22及びビアホール23の内壁面には、後述する第1の配線層15の結晶粒界に拡散させる第1の材料を含む薄膜50が形成され、更にこの薄膜50上及びビアホール23の底面に露出された第1の配線層15の表面部には例えばTaからなるバリアメタル層24が形成されている。
また、配線溝22及びビアホール23内のバリアメタル層24上にCuが埋め込まれて、配線溝22内にCuから成る第2の配線層25が形成され、ビアホール23内に第1の配線層15と第2の配線層25を相互接続するための、Cuから成るビアプラグ26が形成されている。そして、第2の層間絶縁膜21及び第2の配線層25上に、適宜、拡散防止絶縁膜27を介して層間絶縁膜28を形成し、図示しないが第3、第4の配線層などが形成される。
上記第1の配線層15は、図2に示すように、多結晶構造であるため、結晶粒界15a、15bなどの複数の結晶粒界が存在しており、その中でも結晶粒界15aはビアホール23内のビアプラグ26真下に位置している。
本実施例では、この結晶粒界15aの結晶性が熱処理などにより乱れることによってボイドが成長し、第1の配線層15とビアプラグ26との接続不良が発生する問題を解決するために、ビアホール23内に露出された第1の配線層15部分に存在する結晶粒界15aに選択的に、配線層15、25の材料であるCuやバリアメタル層14、24の材料であるTa以外の第1の材料を含む薄膜50からの第1の材料を拡散(または含有)させ、ここでは、第1の配線層のCuと金属間化合物51を形成している。
この結晶粒界15aのみに含有される第1の材料としては、第1の配線層15の材料であるCuと金属間化合物51を形成できる材料が選択される。すなわち、第1の材料としては、通常のCu配線層の形成工程及びそれ以降の製造工程における熱処理温度、一般的には430℃以下において、Cuに対して固溶限界濃度を有し、固溶限界以上でCuと金属間化合物を形成するものが用いられる。このような条件を満たす第1の材料としては、例えばAl(Cuに対する固溶限界濃度は約19原子%)、Si(Cuに対する固溶限界濃度は約8原子%)、Mg(Cuに対する固溶限界濃度は約4原子%)などの材料が挙げられる。本実施例では、この第1の材料を含む薄膜50として、Al薄膜を用いており、以降の説明は、Alの例で説明する。
ビアホール23の真下に存在する第1の配線層15に含まれる第1の材料が固溶限界濃度以下であれば、結晶粒界15aに金属間化合物51を形成させた場合であっても、結晶粒内に金属間化合物は形成されない。ここで、この固溶限界濃度は結晶粒界15aに第1の材料を拡散させた430℃以下の所定の温度での固溶限界濃度とする。このため、まず、ビアホール23を介して供給されるAlの量は、以下のような関係式を満たすことが必要である。すなわち、
tAl≦tcu・(Ccu/CAl)・α/(100−α) ・・・(1)
ここで、tAlは第2の配線層25の底面におけるAl薄膜の膜厚、tcuは第1の配線層15のCuの膜厚、Ccu及びCAlはそれぞれ、Cu及びAlの固有の原子濃度(atomic density)、αは百分率表示をしたCuに対するAlの固溶限界濃度を表す。配線溝22はビアホール23よりも浅く形成されているため、第2の配線層25の底面におけるAl薄膜の膜厚tAlは、ビアホール23の底面に堆積され、その後、金属間化合物51の形成に供されるAl薄膜の膜厚と同一か或いはそれよりも厚い。従って、上記式(1)を満足すれば、結晶粒内に金属間化合物は形成されない。
tAl≦tcu・(Ccu/CAl)・α/(100−α) ・・・(1)
ここで、tAlは第2の配線層25の底面におけるAl薄膜の膜厚、tcuは第1の配線層15のCuの膜厚、Ccu及びCAlはそれぞれ、Cu及びAlの固有の原子濃度(atomic density)、αは百分率表示をしたCuに対するAlの固溶限界濃度を表す。配線溝22はビアホール23よりも浅く形成されているため、第2の配線層25の底面におけるAl薄膜の膜厚tAlは、ビアホール23の底面に堆積され、その後、金属間化合物51の形成に供されるAl薄膜の膜厚と同一か或いはそれよりも厚い。従って、上記式(1)を満足すれば、結晶粒内に金属間化合物は形成されない。
すなわち、図3に示すように、ビアホール23の底面の面積をSとし、ビアホール23の真下に存在する第1の配線層15部分のCuの体積をVcu=S・tcuとした場合に、tAlが上記の関係を満たすことによってビアホール23の底面に供給されるAlの原子数がVcu中のCuの原子数に対して固溶限界以下になることを意味する。例えば、ビアプラグ26の底面形状が直径10nmの円で、tcuが150nmの場合には、配線溝22の底面に供給されるAlの膜厚tAlは約50nm以下になる。
上述した範囲でAlを第1の配線層15上に供給することにより、ビアホール23の底面における結晶欠陥が存在するCuの結晶粒界15aはAlと選択的に結合して粒界エネルギーを下げ、結晶粒界15aにのみ安定してCu−Al金属間化合物51が形成される。しかも余剰のAlはCuに対する固溶限界濃度以下のため、結晶粒界15a以外の部分にCu−Al金属間化合物が形成されることはなく、第1の配線層15の実効的な抵抗率は上昇しなくなる。つまり、ビアプラグ26の真下に位置する結晶粒界15aが安定になるので、半導体装置の製造工程における熱処理工程や高温の動作時においても、結晶粒界15aの結晶乱れが発生せず、ボイドの成長を抑制でき、ストレスマイグレーションによる第1の配線層15と第2の配線層25との接続不良の問題点を解決できる。
本実施例では第1及び第2層間絶縁膜12、21としてSiOCを用いているが、SiOCに限らず、SiO2膜、ポリメチルシロキサン膜、ポリアリーレンエーテル膜などの有機膜、フッ素化有機膜、あるいはこれら絶縁膜に空孔を導入して誘電率を低減したいわゆるポーラスlow−k膜などの各種の層間絶縁膜材料を用いて良い。またこれらの層間絶縁膜材料を組み合わせて層間絶縁膜を形成することも可能である。その一例を図4に示す。図4において、図1と同一構成部分には同一符号を付す。図4に示すように、第1の層間絶縁膜12に有機膜61とSiO2膜62の積層膜を用い、第2の層間絶縁膜21にSiOC膜60、有機膜61、及びSiO2膜62の積層膜を用いても良い。
また、誘電率を低減するために、層間絶縁膜にlow−k膜などを使用した場合には高い吸湿性を有すること、更に密度の低い多孔質の絶縁膜(ポーラスlow−k膜)を使用した場合には膜内に水分が存在することにより、バリアメタル層を酸化させるため、配線層を構成するCu層とバリアメタル層間の界面の密着強度を弱化させ、上述した第1モードのストレスマイグレーションによる接続不良の問題を発生させる。
これに対し本実施例は、図1及び図2に示すように、配線溝22及びビアホール23の内壁面とバリアメタル層24との間に第1の材料を含む薄膜50を形成している。従って、この薄膜50によってバリアメタル層24の酸化が防止され、これにより配線層25及びビアプラグ26を構成するCuとバリアメタル層24間の界面の密着強度が維持され、脱ガスのための熱処理工程や密着層を挿入する工程などを追加することなく、容易に第1モードのストレスマイグレーションによる配線相互間の接続不良の問題を解決できる。
次に上記本実施例による半導体装置の製造方法について、図5乃至図7を参照して説明する。
まず、内部に回路素子が配置された半導体基板11上に図示しない絶縁膜を形成し回路素子に接続されたコンタクトプラグを形成した後、絶縁膜上にSiOCからなる第1の層間絶縁膜12を化学気相成長(CVD)法等の技術により全面に形成し、化学機械研磨(CMP)法等により平坦化する。続いて、第1の層間絶縁膜12にリソグラフィ技術及びエッチング技術を用いて第1の配線層用の配線溝13を形成する。その後、配線溝13表面を含む第1の層間絶縁膜12上の全面にTaからなるバリアメタル層14をスパッタ法により形成し、更にこのバリアメタル層14上の全面にCuの金属膜をめっき法等により堆積させる。配線溝13にCuを埋め込むようにCMP法により平坦化し、バリアメタル層14を介して配線溝13内に埋め込まれたCuから成る第1の配線層15を形成する(図5(a))。
次に、第1の層間絶縁膜12及び第1の配線層15上の全面にSiCNからなる第1の拡散防止絶縁膜20とSiOCからなる第2の層間絶縁膜21をCVD法等で順次堆積させる(図5(b))。
続いて、リソグラフィ技術及び異方性の反応性イオンエッチング(RIE)技術によって第1の配線層15上の第2の層間絶縁膜21及び第1の拡散防止絶縁膜20の積層膜に、配線溝22、並びにデュアルダマシン構造の第2の配線層用の配線溝22とビアホール23を形成する(図6(a))。
次に、ビアホール23の底面における膜厚が30nmとなるようにAl薄膜50をスパッタ法によりビアホール23の内壁面、ビアホール23内に露出された第1の配線層15の表面部分、配線溝22の内壁面及び第2の層間絶縁膜21上に成膜し(図6(b))、その後、半導体基板11を330℃に加熱してビアホール23の底面のAl薄膜50からAlを第1の配線層15内に拡散させる。そして半導体基板11を室温まで冷却し、ビアホール23の底面に露出した第1の配線層15部分に存在する結晶粒界15aにCu−Al金属間化合物51を析出させる(図7(a))。
続いてCuに対し拡散防止膜となるバリアメタル層24及び図示しないCu電解めっきの給電層となるCu膜をAl薄膜50上に順次スパッタ法により成膜する。更に電解めっき法により配線溝22及びビアホール23内にCuを埋め込み、CMP法を用いて配線溝22及びビアホール23内部以外のCu膜、バリアメタル膜24、Al薄膜50を除去すると共に平坦化し、配線溝22内にCuから成る第2の配線層25及びビアホール23内に第1の配線層15と第2の配線層25を相互接続するためのCuから成るビアプラグ26を形成する(図7(b))。
更に、この第2の層間絶縁膜21上に第2の拡散防止絶縁膜27、第3の層間絶縁膜28を形成することにより、図1に示す半導体装置を得る。なお、図6(a)乃至図7(b)の工程を所望の回数繰り返すことによって、任意の配線層数を有するCu多層配線を形成することができる。
上記実施例の半導体装置によれば、ビアプラグの真下の第1の配線層部分に存在する結晶粒界のみに選択的に、第1の材料を拡散し、その結晶粒界にCu−Al金属間化合物が形成させている。そのため、ビアプラグの真下の第1の配線層部分の結晶粒界が安定になり、熱処理などによっても結晶性が乱れないようにすることができ、更に、第1の材料を含む薄膜を配線溝及びビアホールの内壁面とバリアメタル層との間に形成することによって、配線層及びビアプラグとバリアメタル層との密着強度の劣化が防止され、別途の工程を必要とせずにバリアメタル層とCu配線層及びビアプラグ間の界面の密着強度が維持できるので、ストレスマイグレーションによるボイドの成長を抑制して配線相互間の接続不良を防止することができる。
また、ビアホールの真下の配線層部分の結晶粒界以外の配線層部分にはCu−Al金属間化合物が形成されないので、配線層の実効的な抵抗率の上昇は殆どない。
続いて上記第1の実施例の変形例である本発明の第2の実施例について、図8及び図9を参照して説明する。
図8及び図9は、本実施例による半導体装置の要部の断面構造を示す図である。上記第1の実施例と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる構成部分について説明する。
図8に示すように、本実施例の半導体装置では、第2の配線層75及びビアプラグ76を、Cuに代えてAlを主材料とした配線材料で形成している。また、第2の層間絶縁膜21にビアホール23を形成し、このビアホール23の内壁面に形成したAl薄膜50及びバリアメタル層24を介してビアホール23内にAlCu合金(5原子%のCuを含む)を埋め込んでビアプラグ76を形成している。また、このビアプラグ76上面を含む第2の層間絶縁膜21上にAl薄膜50及びバリアメタル層24を介してAlCu合金から成る第2の配線層75をビアプラグ76と一体的に形成している。そして第2の配線層75を含む第2の層間絶縁膜21上に第3の層間絶縁膜28が形成されている。
本実施例においても、図9に示すように、ストレスマイグレーションによるボイドの成長を防止するために第1の配線層15を構成するCuの結晶粒界15a、15bのうち、ビアホール23内のビアプラグ76の真下に存在する第1の配線層15部分の結晶粒界15aのみに選択的に、Al薄膜50を構成するAlが拡散され、上記第1の実施例と同様に結晶粒界15aにCu−Al金属間化合物51を形成させている。
次に本実施例の半導体装置の製造方法について図10乃至図13を参照して説明する。図10(b)までは第1の実施例の図5(b)までと同一の工程であるため説明を省略し、その以降の工程から説明する。
半導体基板11上の第1の層間絶縁膜12に形成された配線溝13内にバリアメタル層14を介してCuから成る第1の配線層15が埋め込み形成され、この第1の層間絶縁膜12及び第1の配線層15上に第1の拡散防止絶縁膜20及び第2の層間絶縁膜21が積層形成される(図10(a)、図10(b))。ここでは、第1の層間絶縁膜12及び第2の層間絶縁膜21にSiO2、第1の拡散防止絶縁膜20にSiNをそれぞれ用いた。
次に、リソグラフィ技術及びRIE技術によって第1の配線層15上の第2の層間絶縁膜21及び第1の拡散防止絶縁膜20の積層膜にビアホール23を形成する(図11(a))。
続いて、ビアホール23の底面における膜厚が30nmとなるようにAl薄膜50をスパッタ法によりビアホール23の内壁面、ビアホール23内に露出された第1の配線層15の表面部分、第2の層間絶縁膜21上に成膜し(図11(b))、その後、半導体基板11を330℃に加熱してビアホール23の底面のAl薄膜50からAlを第1の配線層15内に拡散させる。そして半導体基板11を室温まで冷却し、ビアホール23の底面に露出した第1の配線層15部分に存在する結晶粒界15aにCu−Al金属間化合物51を析出させる(図12(a))。
次に、AlとCuの相互拡散を防止するためにバリアメタル層24及びAlCu合金70を加熱スパッタ法により成膜する(図12(b))。この時、加熱温度は400℃にしてAlCu合金70を成膜する。次にリソグラフィ技術およびRIE技術を用いてAlCu合金層70、バリアメタル層24及びAl薄膜50をパターニングすることにより、第2の層間絶縁膜21上にAlCu合金から成る第2の配線層75を形成し、ビアホール23内に第1の配線層15と第2の配線層75との相互接続するためのAlCu合金から成るビアプラグ76を形成する(図13)。
更に、第2の配線層75を含む第2の層間絶縁膜21上にSiO2等の第3の層間絶縁膜28を形成することにより、図8に示す半導体装置を得る。
上記第2の実施例においても、上記第1の実施例と同様の効果が得られる。
なお、上記第2の実施例において、層間絶縁膜はSiO2に限らず、SiOC膜やポーラスlow−k膜などを用いることが可能であり、また図4に示したように複数の層間絶縁膜材料を組み合わせて形成することも可能である。
また、本発明の第1の実施例と第2の実施例ともに、例えばバリアメタルなどを成膜する時にスパッタ法を利用しているが、この他にもCVD法やCVD法の変形であるALD法などを利用することも可能である。
更に、バリアメタル層としてTaを例に挙げて説明したが、TaN、TiN、TiSiN、WNなどの金属または金属化合物材料あるいはこれらの積層構造のいずれを用いても同様の効果を得ることができる。
11 半導体基板
12 第1の層間絶縁膜
13、22 配線溝
14、24 バリアメタル層
15 第1の配線層
15a、15b 結晶粒界
20 第1の拡散防止絶縁膜
21 第2の層間絶縁膜
23 ビアホール
25、75 第2の配線層
26、76 ビアプラグ
27 第2の拡散防止絶縁膜
28 第3の層間絶縁膜
50 第1の材料を含む薄膜
51 金属間化合物
60 SiOC膜
61 有機膜
62 SiO2膜
70 AlCu合金
S ビアホール23の底面の面積
tcu 第1の配線層の膜厚
12 第1の層間絶縁膜
13、22 配線溝
14、24 バリアメタル層
15 第1の配線層
15a、15b 結晶粒界
20 第1の拡散防止絶縁膜
21 第2の層間絶縁膜
23 ビアホール
25、75 第2の配線層
26、76 ビアプラグ
27 第2の拡散防止絶縁膜
28 第3の層間絶縁膜
50 第1の材料を含む薄膜
51 金属間化合物
60 SiOC膜
61 有機膜
62 SiO2膜
70 AlCu合金
S ビアホール23の底面の面積
tcu 第1の配線層の膜厚
Claims (5)
- 半導体基板と、
前記半導体基板上に第1の層間絶縁膜を介して形成され、Cuを主材料とする第1の配線層と、
前記第1の層間絶縁膜及び前記第1の配線層上に第2の層間絶縁膜を介して形成された第2の配線層と、
前記第2の層間絶縁膜を貫通して形成され、前記第1の配線層と第2の配線層間を電気接続するビアプラグとを有し、
前記第1の配線層に存在する複数のCuの結晶粒界の内、前記ビアプラグの真下に存在する結晶粒界に選択的に、Cuとは異なる第1の材料を含有することを特徴とする半導体装置。 - 前記第2の配線層及び前記ビアプラグと前記第2の層間絶縁膜との間に形成されたバリアメタル層を更に有し、前記第1の材料を含む薄膜が、前記バリアメタル層と前記第2の層間絶縁膜の間に形成されることを特徴とする請求項1に記載の半導体装置。
- 前記第1の材料は、少なくとも430℃以下でCuに対する固溶限界濃度を有し、固溶限界以上で前記Cuと金属間化合物を形成するものであることを特徴とする請求項2に記載の半導体装置。
- 前記第1の配線層のCuの膜厚をtcu、前記第1の材料を含む前記薄膜の前記第2の配線層の下における膜厚をtA、Cuの原子濃度をCcu、前記第1の材料の原子濃度をCA、及び430℃以下でのCuに対する前記第1の材料の固溶限界原子濃度をα%とする時、前記膜厚tAが、
tA≦tcu・(Ccu/CA)・α/(100−α)
の関係を満たすことを特徴とする請求項3に記載の半導体装置。 - 半導体基板上に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜内にCuを主材料とする第1の配線層を形成する工程と、
前記第1の層間絶縁膜及び前記第1の配線層上に第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜に配線溝及び前記配線溝と連接して前記第1の配線層表面に達するビアホールを形成する工程と、
前記配線溝及びビアホールの内壁面、並びに前記ビアホール内に露出された前記第1の配線層の表面部分にCuと異なる第1の材料を含む薄膜を形成する工程と、
前記第1の材料を前記ビアホール内に露出された前記第1の配線層部分に存在するCuの結晶粒界に拡散させる工程と、
前記薄膜上にバリアメタル層を形成する工程と、
前記配線溝内及びビアホール内に前記バリアメタル層を介して配線材料を埋め込んで前記配線溝部分に第2の配線層を形成し、前記ビアホール部分にビアプラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006047752A JP2006270080A (ja) | 2005-02-25 | 2006-02-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051361 | 2005-02-25 | ||
JP2006047752A JP2006270080A (ja) | 2005-02-25 | 2006-02-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006270080A true JP2006270080A (ja) | 2006-10-05 |
Family
ID=37205638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006047752A Pending JP2006270080A (ja) | 2005-02-25 | 2006-02-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006270080A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150301A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | 半導体装置およびその製造方法 |
CN102208342A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 硅穿孔的形成方法 |
-
2006
- 2006-02-24 JP JP2006047752A patent/JP2006270080A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150301A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | 半導体装置およびその製造方法 |
CN102208342A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 硅穿孔的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4819501B2 (ja) | 配線構造およびその製造方法 | |
US8125085B2 (en) | Semiconductor device having wiring with oxide layer of impurity from the wiring | |
JP4224434B2 (ja) | 半導体装置及びその製造方法 | |
JP5089244B2 (ja) | 半導体装置 | |
JP2007142236A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005277390A (ja) | 半導体装置及びその製造方法 | |
JP2004063556A (ja) | 半導体装置の製造方法 | |
JP2009147137A (ja) | 半導体装置およびその製造方法 | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP5305599B2 (ja) | 半導体装置およびその製造方法 | |
KR100640535B1 (ko) | 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법 | |
JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
JP2007208170A (ja) | 半導体装置及びその製造方法 | |
JP2010045161A (ja) | 半導体装置およびその製造方法 | |
KR100782202B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007180408A (ja) | 半導体装置およびその製造方法 | |
JP2010123586A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2006270080A (ja) | 半導体装置及びその製造方法 | |
JP2008172051A (ja) | 半導体装置およびその製造方法 | |
JP2008060431A (ja) | 半導体装置の製造方法 | |
JP2007043018A (ja) | 半導体装置 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP2010141024A (ja) | 半導体装置の製造方法および半導体装置 | |
US7682967B2 (en) | Method of forming metal wire in semiconductor device | |
JP5310721B2 (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20080724 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081121 |